[go: up one dir, main page]

TWI518810B - 半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法 - Google Patents

半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法 Download PDF

Info

Publication number
TWI518810B
TWI518810B TW099114344A TW99114344A TWI518810B TW I518810 B TWI518810 B TW I518810B TW 099114344 A TW099114344 A TW 099114344A TW 99114344 A TW99114344 A TW 99114344A TW I518810 B TWI518810 B TW I518810B
Authority
TW
Taiwan
Prior art keywords
conductive
layer
semiconductor
interconnect structure
conductive layer
Prior art date
Application number
TW099114344A
Other languages
English (en)
Other versions
TW201101399A (en
Inventor
沈一權
鄒勝原
黃銳
林耀劍
Original Assignee
史達晶片有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/476,447 external-priority patent/US8072059B2/en
Application filed by 史達晶片有限公司 filed Critical 史達晶片有限公司
Publication of TW201101399A publication Critical patent/TW201101399A/zh
Application granted granted Critical
Publication of TWI518810B publication Critical patent/TWI518810B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法
本發明大體上關於半導體元件，且更特別地，關於一種半導體元件以及基於該半導體晶粒調準而形成與互連結構相對固定之固定凸塊下金屬化(UMB)層之方法。
半導體元件常見於現代電子產品中。半導體元件在電性構件之數量及密度上有所變化。分立式半導體元件大體上包含某類型電性構件，例如，發光二極體(LED)、小訊號電晶體、電阻器、電容器、電感器及功率式金氧半導體場效電晶體(MOSFET)。整合式半導體元件典型地包含成千上萬個電性構件。整合式半導體元件範例包含微控制器、微處理機、電荷耦合元件(CCD)、太陽能蓄電池及數位微型反射鏡元件(DMD)。
半導體元件執行廣泛功能，例如，高速計算、傳輸並接收電磁波訊號、控制電子元件、轉換光線成為電力及產生電視顯示器之視覺投影。半導體元件為見於娛樂、通訊、電力轉換、網路、電腦及消費產品領域中。半導體元件也見於軍事應用、航空、汽車、工業控制及辦公設備中。
半導體元件利用半導體材料之電特性。半導體材料之原子結構讓它的導電性可受到施加電場或透過摻雜製程來操控。摻雜技術將雜質引入該半導體材料內以操控該半導體元件之導電性。
一半導體元件包含主動及被動電性結構。包含二極體及場效電晶體之主動結構控制電流流動。藉由改變摻雜位準及施加電場或基極電流，該電晶體不是增加就是限制該電流流動。包含電阻器、電容器及電感器之被動結構在執行各種電性功能所需電壓與電流間產生某種關係。該些被動及主動結構被電性連接以執行高速計算和其它有用功能。
半導體元件大體上為使用二複合製程，也就是前端製程和後端製程來製造之，每一個製程可能涉及數百個步驟。前端製程涉及在一半導體晶圓表面上形成複數個晶粒。每一個晶粒典型地一模一樣且內含電性連接之主動及被動構件所形成之電路。後端製程涉及單粒化來自該已完成晶圓之個別晶粒並構裝該晶粒以提供結構支撐及環境隔離。
半導體製程之一目標為製造較小的半導體元件。較小的元件典型地消耗較少電力、具有較高執行效率且可更有效率地被製造。此外，較小的半導體元件具有一較小佔用空間，其可期待提供較小的終端產品。一較小晶粒尺寸可經由改善該前端製程以產生內含較小、較高密度主動和被動構件之晶粒而得。後端製程可經由改善電性連接和構裝材料而產生具有一較小佔用空間之半導體元件構裝。
在形成晶圓級晶片尺寸構裝(WLCSP)時，常需要在該些構裝內形成頂部及底部互連結構。該頂部及底部互連結構有助於將該些晶圓級晶片尺寸構裝安裝至主機板及其它印刷電路板(PCB)或基板上。經由在該構裝之頂部及底部表面上形成該些互連結構，多個晶圓級晶片尺寸構裝可被放置於彼此上以形成堆疊式構裝而於一小構裝體積內提供複雜功能。該頂部及底部互連結構通常包含導電直通矽晶穿孔(TSV)或導電貫穿導通孔(THV)。為了形成直通矽晶穿孔或導電通孔，一通孔被切割以貫穿該半導體材料或該半導體晶粒周邊區域。該些通孔接著例如透過一電鍍製程之銅沉積作用而被一導電材料填滿。然而，該半導體晶粒在晶粒黏接期間難以調準且在該封膠製程期間會移位，其導致元件失敗及較低的製造良率。
現存有在垂直互連結構間進行半導體晶粒安裝和調準而不使該晶粒移位之需求。有鑑於此，在一實施例中，本發明為一種半導體元件之製造方法，包括之步驟為提供一暫時載體、在該暫時載體上形成一第一導電層、及在該暫時載體上形成一凸塊下金屬化層。該凸塊下金屬化層為固定於該第一導電層的相對位置。該方法進一步包含之步驟為在該第一導電層上形成一導電柱、將一半導體晶粒安裝至該凸塊下金屬化層以將該半導體晶粒調準對應至該導電柱並在該半導體晶粒上和該導電柱四周沉積一封膠劑。該凸塊下金屬化層在沉積該封膠劑期間阻止該半導體晶粒移位。該方法進一步包含之步驟為移除該暫時載體、在該封膠劑第一表面上形成一第一互連結構及在與該第一互連結構相對之封膠劑第二表面上形成一第二互連結構。該第一及第二互連結構為透過該導電柱進行電性連接。
在另一實施例中，本發明為一種半導體元件之製造方法，包括之步驟為提供一暫時載體、在該暫時載體上形成一第一導電層及在該暫時載體上形成一凸塊下金屬化層。該凸塊下金屬化層固定於該第一導電層的相對位置。該方法進一步包含之步驟為在該第一導電層上形成一導電柱、將一半導體晶粒安裝至該凸塊下金屬化層以將該半導體晶粒調準對應至該導電柱、在該半導體晶粒上和該導電柱四周沉積一封膠劑、移除該暫時載體、在該封膠劑第一表面上形成一第一互連結構及在與該第一互連結構相對之封膠劑第二表面上形成一第二互連結構。該第一及第二互連結構為透過該導電柱進行電性連接。
在另一實施例中，本發明為一種半導體元件之製造方法，包括之步驟為形成包含可濕潤接觸墊片和固定於該些接觸墊片的相對位置之凸塊下金屬化層之一第一互連結構、在該第一互連結構之可濕潤接觸墊片上形成一導電柱、將一第一半導體構件安裝至該凸塊下金屬化層以將該半導體構件調準對應至該導電柱、在該半導體構件上和該導電柱四周沉積一封膠劑及在與該第一互連結構相對之封膠劑第二表面上形成一第二互連結構。該第一及第二互連結構為透過該導電柱進行電性連接。
在另一實施例中，本發明為一種半導體元件，包括一第一導電層和固定於該第一導電層的相對位置之凸塊下金屬化層。一導電柱形成於該第一導電層上。一半導體構件安裝至該導電柱。一半導體構件安裝至該凸塊下金屬化層以將該半導體晶粒調準對應至該導電柱。一封膠劑沉積於該半導體晶粒上和該導電柱四周。一第一互連結構形成於該封膠劑第一表面上。一第二互連結構形成於與該第一互連結構相對之封膠劑第二表面上。該第一及第二互連結構為透過該導電柱進行電性連接。
本發明參考圖形描述於下列說明之一或更多實施例中，其中類似編號代表相同或類似構件。雖然本發明以最佳模式來描述以達成本發明目的，然而那些熟知此項技術之人士應理解到本發明要涵蓋下列揭示及圖式所支持附上之申請專利範圍及它們等效例所定義之本發明精神及範圍所包含之替代例、修改例、和等效例。
半導體元件大體上為使用二複合製程：前端製程和後端製程來製造之。前端製程涉及在一半導體晶圓表面上形成複數個晶粒。在該晶圓上之每一個晶粒內含主動及被動電性構件，其為電性連接以形成功能性電性電路。例如電晶體之主動電性構件具有控制電流流動之能力。例如電容器、電感器、電阻器和變壓器之被動電性構件產生用以執行電性電路功能所需之電壓和電流間的關係。
被動及主動構件為經由包含摻雜、沉積、微影成像、蝕刻及平坦化之一系列製程而形成於該半導體晶圓表面上。摻雜技術經由例如離子植入或熱擴散類之技術將雜質引入該半導體材料中。該摻雜製程改變主動元件內部半導體材料之導電性，以轉換該半導體材料成為一絕緣體、導體，或動態地改變該半導體材料導電性以回應一電場或基極電流。電晶體內含依需求安排之各種摻雜類型與程度之區域以使該電晶體可依據該電場或基極電流來增進或限制電流流動。
主動及被動構件為由具有不同電特性之材料層所形成。該些材料層可由欲沉積之材料類型所部分決定之各類沉積技術來形成之。例如，薄膜沉積技術可包含化學氣相沉積(CVD)、物理氣相沉積(PVD)、電鍍及無電鍍各製程。每一層大體上經由圖案化而形成主動構件、被動構件或構件間之電性連接部分。
該些材料層可使用微影成像技術來圖案化之，其包含將例如光阻劑之感光性材料沉積於欲圖案化之材料層上。使用光將一圖案自一光罩轉印至該光阻劑。該光阻劑圖案中遇到光的部分為使用一溶劑來移除之，以露出下層中欲圖案化的部分。該光阻劑其餘部分被移除，留下一圖案化層。替代性地，一些材料類型為經由直接沉積材料於使用例如無電鍍及電鍍類技術之先前沉積/蝕刻製程所形成之區域或孔隙中而進行圖案化。
將一薄膜材料沉積於一現成圖案上可擴大該下層圖案並產生一不均勻平坦表面。一均勻平坦表面被需要以產生較小且更密集封裝之主動及被動構件。平坦化技術可被使用以移除該晶圓表面之材料並產生一均勻平坦表面。平坦化技術涉及以一拋光墊片來拋光該晶圓表面。一研磨材料及腐蝕性化學藥品於拋光期間被添加至該晶圓表面。結合研磨之機械性動作及化學藥品之腐蝕性動作可移除任何不規則拓樸，產生一均勻平坦表面。
後端製程指切割或單粒化該已完成晶圓成為該個別晶粒並接著構裝該晶粒以提供結構支撐及環境隔離。為了單粒化該晶粒，將該晶圓沿著所謂割鋸道或劃線之晶圓無功能區域做記號並切開。使用一雷射切割工具或鋸片切割該晶圓成晶粒。單粒化後，個別晶粒被安裝至包含接腳或接觸墊片以與其它系統構件互相連接之構裝基板上。該半導體晶粒上所形成之接觸墊片接著被連接至該構裝內之接觸墊片。該電性連接可搭配錫球凸塊、短柱凸塊、導電膏或接線來進行之。一封膠劑或其它封膠材料被沉積在該構裝上以提供實體支撐及電性隔離。該已完成構裝接著被插入一電性系統中，且該半導體元件功能對於其它系統構件是有用的。
圖1說明具有在表面上安裝有複數個半導體構裝之晶片載體基板或印刷電路板52之電子元件50。電子元件50可具有某半導體構裝類型或多種半導體構裝類型，視應用而定。基於說明目的，不同半導體構裝類型示於圖1中。
電子元件50可為使用該些半導體構裝來執行一或更多電性功能之獨立系統。替代性地，電子元件50可為一較大型系統之子構件。例如，電子元件50可為能夠插入一電腦內之繪圖卡、網路界面卡或其它訊號處理卡。該半導體構裝可包含微處理器、記憶體、特殊用途積體電路(ASIC)、邏輯電路、類比電路、射頻電路、離散元件或其它半導體晶粒或電性構件。
在圖1中，為了安裝在該印刷電路板上之半導體構裝之結構支撐及電性互連，印刷電路板52提供一總基板。傳導訊號軌跡線54使用蒸鍍製程、電鍍製程、無電鍍製程、網印製程或其它合適金屬沉積製程來形成於印刷電路板52之某一表面上或多層內。訊號軌跡線54提供該些半導體構裝、安裝構件及其它外部系統構件中每一個間之電性通訊。軌跡線54也提供至該些半導體構裝中每一個之電力及接地連接。
在一些實施例中，一半導體元件具有二構裝級。第一級構裝為用以機械性和電性地黏結該半導體晶粒至一中介載體之技術。第二級構裝涉及機械性和電性地黏結該中介載體至該印刷電路板。在其它實施例中，一半導體元件可以只具有該第一級構裝，其中，該晶粒經由機械性和電性方式直接安裝至該印刷電路板。
基於說明目的，包含打線接合構裝56及覆晶構裝58之一些第一級構裝類型被示於印刷電路板52上。此外，包含錫球陣列(BGA)構裝60、凸塊晶片載體(BCC)62、雙列式構裝(DIP)、平面陣列(LGA)構裝66、多晶片模組(MCM)構裝68、四邊扁平無引腳構裝(QFN)70及四邊扁平構裝72之一些第二級構裝類型顯示安裝於印刷電路板52上。依據該些系統需求，搭配第一及第二級構裝型式之任意結合以及其它電子構件所建構之半導體構裝之任意結合可被連接至印刷電路板52。在一些實施例中，電子元件50包含一單黏結半導體構裝，而其它實施例需要多個連接構裝。經由結合單一基板上之一或更多半導體構裝，製造商可整合預製構件至電子元件及系統中。因為該些半導體構裝包含複雜功能，故可使用較便宜構件及一現代化製程來製造電子元件。所產元件較不可能失敗，且對於消費者而言製造成本較低而使所產元件較便宜。
圖2a-2c顯示示範性半導體構裝。圖2a說明安裝在印刷電路板52上之雙列式構裝64之進一部細部。半導體晶粒74包含一內含類比或數位電路之作用區域，該些電路被配置為形成於該晶粒內並根據該晶粒之電性設計進行電性互連之主動元件、被動元件、導電層和介電層。例如，該電路可包含一或更多電晶體、二極體、電感器、電容器、電阻器和形成於該半導體晶粒74之作用區域內之其它電路構件。接觸墊片76為例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)中之一或更多導電材料層，且被電性連接至形成於半導體晶粒74內之電路構件。在組合雙列式構裝64期間，半導體晶粒74為使用一金矽合金層或例如熱環氧樹脂類之黏接材料來安裝至一中介載體78。該構裝主體包含例如聚合物或陶瓷類之絕緣構裝材料。導線80及接線82提供半導體晶粒74及印刷電路板52間之電性互連。封膠劑84被沉積在該構裝上以阻止濕氣和微粒進入該構裝並污染晶粒74或接線82而提供環境保護。
圖2b說明安裝於印刷電路板52上之凸塊晶片載體62之進一步細部。半導體晶粒88為使用一底部填膠或環氧樹脂黏接材料92來安裝於載體90上。接線94提供接觸墊片96及98間之第一級封裝互連。封膠化合物或封膠劑100被沉積於半導體晶粒88及接線94上以提供該元件實體支撐和電性隔離。接觸墊片102使用例如電鍍或無電鍍之合適金屬沉積製程來形成於印刷電路板52之表面上以阻止氧化作用。接觸墊片102被電性連接至印刷電路板52之傳導訊號軌跡線54。焊料凸塊沉積於凸塊晶片載體62之接觸墊片98及印刷電路板52之接觸墊片102之間並被回焊以形成凸塊104，其於凸塊晶片載體62及印刷電路板52之間形成一機械和電性連接。
在圖2c中，半導體晶粒58為面向下安裝至具有一覆晶式第一級構裝之中介載體106。半導體晶粒58之作用區域108包含根據該晶粒電性設計所形成做為主動元件、被動元件、導電層和介電層而配置之類比或數位電路。例如，該電路可包含一或更多電晶體、二極體、電感器、電容器、電阻器及作用區域108內之其它電路構件。半導體晶粒58為透過焊料凸塊或圓球110電性及機械性地連接至載體106。
錫球陣列構裝60使用焊料凸塊或圓球112以電性及機械性地連接至具有一錫球陣列式第二級構裝之印刷電路板52。半導體晶粒58透過焊料凸塊110、訊號線114和焊料凸塊112來電性連接至印刷電路板52之傳導訊號軌跡線54。一封膠化合物或封膠劑116被沉積於半導體晶粒58及載體106上以提供該元件實體支撐和電性隔離。該覆晶半導體元件提供自半導體晶粒58上之主動元件至印刷電路板52上之傳導軌跡線之一短導電路徑，用以減少訊號傳送距離、降低電容、並改進整體電路執行效率。在另一實施例中，可不用中介載體106而使用覆晶式第一級構裝方式將該半導體晶粒58機械性及電性地直接連接至印刷電路板52。
圖3a-3h說明一種形成具有導電柱和基於該半導體晶粒調準而與互連結構相對固定之凸塊下金屬化(UMB)層之垂直互連結構之方法。在圖3a中，一暫時或犧牲基板或載體120包含例如矽、聚合物、聚合物複合材料、金屬薄片、陶瓷、玻璃、玻璃環氧化物、氧化鈹、卷帶或用於結構支撐之其它合適低成本硬式材料之底材。一選擇性晶種層122可形成於載體120上以供後續電鍍製程。一導電層124使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於載體120上。導電層124可為鋁、銅、錫、鎳、金、銀、鎢、多晶矽或其它合適導電材料中其中一層或更多層。導電層124包含用於稍後形成導電柱之可濕潤接觸墊片。在一實施例中，導電層124之可濕潤接觸墊片為預先電鍍於載體120上。
一導電層126使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於晶種層122上。導電層126可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。導電層126與導電層124共平面。導電層126為一固定於導電層124的相對位置之凸塊下金屬化層。凸塊下金屬化層126可為具有黏接層、阻障層及晶種或濕潤層之多金屬堆疊。該黏接層可為鈦、氮化鈦(TiN)、鈦鎢(TiW)、鋁或鉻(Cr)。該阻障層為形成於該黏接層上且可由鎳、鎳釩(NiV)、鉑(Pt)、鈀(Pd)、鈦鎢或鉻銅(CrCu)所構成。該阻障層禁止銅擴散進入該晶粒作用區域內。該晶種層可為銅、鎳、鎳釩、金或鋁。該晶種層形成於該阻障層上。凸塊下金屬化層126提供一低電阻互連以及對焊料擴散和提供焊料濕潤能力之晶種層之阻障。
在圖3b中，複數個導電柱或杆128形成於導電層124之可濕潤接觸墊片上。在一實施例中，導電柱128為藉由將一或更多光阻層沉積於晶種層122或載體120上而形成。導電層124上的部分光阻層為經由一蝕刻顯影製程而被露出並移除。導電材料使用一選擇性電鍍製程來沉積於該光阻層之移除部分內。該光阻層被剝除而留下各個導電柱128。導電柱128可為銅、鋁、鎢(W)、金、焊錫或其它合適導電材料。導電柱128具有2-120微米(μm)範圍之高度。在另一實施例中，形成之導電柱128可為短柱凸塊或堆疊凸塊。在任何例子中，導電柱128具有以焊料或內含銅、銀、鉍或錫之介金屬化合物(IMC)所產生之一至凸塊下金屬化層126之堅固又緊密金屬至金屬黏結。
在圖3c中，複數個半導體晶粒或構件130為以金屬凸塊134朝下定位在載體120上方之覆晶安排方式來安裝至凸塊下金屬化層126。半導體晶粒130包含一內含類比或數位電路之作用區域136，該些電路為配置為形成於該晶粒內並根據該晶粒之電性設計及功能進行電性互連之主動元件、被動元件、導電層和介電層。例如，該電路可包含一或更多電晶體、二極體和形成於作用表面126內之其它電路構件以配置例如數位訊號處理器(DSP)、特殊用途積體電路、記憶體或其它訊號處理電路之基頻類比電路或數位電路。半導體晶粒122也可包含用於射頻訊號處理之整合被動元件，例如電感器、電容器和電阻器。在另一實施例中，一分立式半導體構件可被安裝至載體120上。
凸塊下金屬化層126固定於導電層124的相對位置。導電柱128安裝在半導體晶粒130四周之導電層124上。據此，凸塊下金屬化層126固定於導電柱128的相對位置。藉由配對金屬凸塊134與凸塊下金屬化層126，半導體晶粒130自我調準至導電柱128。
第3d圖顯示使用一錫膏印刷、壓縮成型、轉注成型、液體封膠成型、真空疊合或其它合適塗抹器來沉積於半導體晶粒130和導電柱128上之封膠劑或封膠化合物138。封膠劑138可為聚合物複合材料，例如，具有填充劑之環氧樹脂、具有填充劑之環氧丙烯酯或具有正確填充劑之聚合物。封膠劑138為無導電性且在環境上保護該半導體元件隔離外部構件及污染。利用牢牢安裝至固定凸塊下金屬化層126之半導體晶粒130之金屬凸塊134，該晶粒在該封膠製程期間為對準著導電柱128並未移位。
在圖3e中，封膠劑138進行研磨或電漿蝕刻以平坦化該表面而形成一頂側增層式互連結構。在一實施例中，研磨器139露出導電柱128頂部表面及半導體晶粒130背部表面。替代性地，研磨器139露出導電柱128頂部表面並保留內嵌於封膠劑138中之半導體晶粒130。
在圖3f中，一頂側增層式互連結構140形成於導電柱128、封膠劑138第一表面和半導體晶粒130背部表面上。一絕緣或保護層142使用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或熱氧化製程形成之。該保護層142可為二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、氧化鋁(Al2O3)或具有類似絕緣和結構特性之其它材料中其中一層或更多層。以一蝕刻製程移除部分保護層142而露出導電柱128。
一導電層144為使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於保護層142及導電柱128上。導電層144可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。一部分導電層144為電性連接至導電柱128。導電層144中的其它部分可依據該半導體元件之設計和功能而為共電性或電性隔離。
一絕緣或保護層146使用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或熱氧化製程來形成於保護層142及導電層144上。該保護層146可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有類似絕緣和結構特性之其它材料中其中一層或更多層。以一蝕刻製程移除部分保護層146而露出導電層144。
在圖3g中，載體120經由化學濕式蝕刻、電漿乾式蝕刻、機械脫落、化學機械拋光、機械研磨、熱烘烤、雷射掃描或濕式剝離移除之。在載體120移除後，封膠劑138提供半導體晶粒130結構支撐。載體120移除後接著露出導電層124及凸塊下金屬化層126。
在圖3h中，一底側增層式互連結構150形成於與頂側增層式互連結構140相對之導電柱128和封膠劑第二表面上。一導電層152使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於導電層124及凸塊下金屬化層126上。導電層152可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。部分導電層152為電性連接至導電柱128、導電層124及凸塊下金屬化層126。導電層152中的其它部分可依據該半導體元件之設計和功能而為共電性或電性隔離。
一絕緣或保護層154使用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或熱氧化製程來形成於導電層152和封膠劑138第二表面上。該保護層154可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有類似絕緣和結構特性之其它材料中其中一層或更多層。以一蝕刻製程移除部分保護層154而露出導電層152。
一導電凸塊材料為使用蒸鍍、電鍍、無電鍍、錫球滴落或網印製程來沉積於導電層152上。該凸塊材料可為鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫及上述之結合，加上一選擇性助焊劑材料。例如，該凸塊材料可為共晶錫/鉛、高鉛焊錫或無鉛焊錫。使用一合適黏接或黏結製程將該凸塊材料黏結至導電層152。在一實施例中，該凸塊材料經由將該材料加熱超過它的熔點而進行回焊以形成圓球或凸塊156。在一些應用中，凸塊156被回焊一第二時間以改進對導電層152之電性接觸。該些凸塊也可被壓縮黏結至導電層152。凸塊156代表可被形成於導電層152上之某類型互連結構。該互連結構也可使用接線、導電膏、短柱凸塊、微小凸塊或其它電性互連。
該半導體晶粒130利用鋸片或雷射切割工具164進行單粒化而成為個別半導體元件160。單粒化後，該些個別半導體元件160可如圖4所示地進行堆疊。導電柱128在頂側增層式互連層140及底側增層式互連層150之間提供垂直z方向互連。導電層144為透過導電柱128電性連接至每一個半導體元件160之導電層152及金屬凸塊134。
圖5具有形成於該頂側互連結構中之多個整合被動元件之垂直互連結構。類似於圖3a-3h所述方法，半導體元件162使用具有一選擇性晶種層之犧牲或暫時基板或載體。一導電層164使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於該載體上。導電層164可為鋁、銅、錫、鎳、金、銀、鎢、多晶矽或其它合適導電材料中其中一層或更多層。導電層164包含用於稍後形成導電柱之可濕潤接觸墊片。
一導電層166使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於絯晶種層或載體上。導電層166可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。導電層166為與導電層164共平面。導電層166為一固定於導電層164的相對位置之凸塊下金屬化層。
複數個導電柱或杆168形成於導電層164之可濕潤接觸墊片上。在一實施例中，導電柱168藉由將一或更多光阻層沉積於晶種層或載體上而形成。導電層164上的部分光阻層為經由一蝕刻顯影製程而被露出並移除。導電材料使用一選擇性電鍍製程來沉積於該光阻層之移除部分內。該光阻層被剝除而留下各個導電柱168。導電柱168可為銅、鋁、鎢、金、焊錫或其它合適導電材料。導電柱168具有2-120微米範圍之高度。在另一實施例中，形成之導電柱168可為短柱凸塊或堆疊凸塊。在任何例子中，導電柱168具有以焊料或內含銅、銀、鉍或錫之介金屬化合物所產生之一至凸塊下金屬化層166之堅固又緊密金屬至金屬黏結。
複數個半導體晶粒或構件170為以金屬凸塊174朝下定位在該載體上方之覆晶安排方式來安裝至凸塊下金屬化層166。半導體晶粒170包含一內含類比或數位電路之作用區域176，該些電路配置為形成於該晶粒內並根據該晶粒之電性設計及功能進行電性互連之主動元件、被動元件、導電層和介電層。例如，該電路可包含一或更多電晶體、二極體和形成於作用表面176內之其它電路構件以配置例如數位訊號處理器、特殊用途積體電路、記憶體或其它訊號處理電路之基頻類比電路或數位電路。半導體晶粒170也可包含用於射頻訊號處理之整合被動元件，例如電感器、電容器和電阻器。
凸塊下金屬化層166固定於導電層164的相對位置。導電柱168安裝在半導體晶粒170四周之導電層164上。據此，凸塊下金屬化層166固定於導電柱168的相對位置。藉由配對金屬凸塊174與凸塊下金屬化層166，半導體晶粒170自我調準至導電柱168。
一封膠劑或封膠化合物178使用一錫膏印刷、壓縮成型、轉注成型、液體封膠成型、真空疊合或其它合適塗抹器來沉積於半導體晶粒170和導電柱168上。封膠劑178可為聚合物複合材料，例如，具有填充劑之環氧樹脂、具有填充劑之環氧丙烯酯或具有正確填充劑之聚合物。封膠劑178為無導電性且在環境上保護該半導體元件隔離外部構件及污染。利用牢牢安裝至固定凸塊下金屬化層166之半導體晶粒170之金屬凸塊174，該晶粒在該封膠製程期間對準著導電柱168並未移位。
該封膠劑178進行研磨或電漿蝕刻以平坦化該表面而形成一頂側增層式互連結構。該研磨操作露出導電柱168頂部表面及半導體晶粒170背部表面。該頂側增層式互連結構180形成於導電柱168、封膠劑178第一表面和半導體晶粒170背部表面上。一絕緣或保護層182使用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或熱氧化製程形成之。該保護層182可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有類似絕緣和結構特性之其它材料中其中一層或更多層。以一蝕刻製程移除部分保護層182而露出導電柱168。
一導電層184使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於保護層182及導電柱168上。導電層184可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。一部分導電層184為電性連接至導電柱168。導電層184中的其它部分可依據該半導體元件之設計和功能而為共電性或電性隔離。
一電阻層186a-186b為使用物理氣相沉積或化學氣相沉積來分別圖案化並沉積於導電層184和絕緣層182上。電阻層186為TaxSiy或其它金屬矽化物、氮化鉭、鎳鉻、鈦、氮化鈦、鈦鎢或具有5至100歐姆/平方電阻率之摻雜多晶矽。一絕緣層188使用物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程進行圖案化來形成於導電層186a上。該絕緣層188可為氮化矽、二氧化矽、氮氧化矽、五氧化二鉭、氧化鋅、氧化鋯、氧化鋁、聚醯亞胺、苯環丁烯、聚苯噁唑或其它合適介電材料中其中一層或更多層。電阻層186及絕緣層188可以相同遮罩形成並同時進行蝕刻。替代性地，電阻層186及絕緣層188可以不同遮罩進行圖案化及蝕刻。
一絕緣或保護層190使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程來形成於保護層182、導電層184、電阻層186及絕緣層188上。該保護層190可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有合適絕緣特性之其它材料中其中一層或更多層。部分保護層190被移除而露出導電層184、電阻層186及絕緣層188。
一導電層192使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化並沉積於保護層190、導電層184、電阻層186及絕緣層188上以形成個別部分或區段以供進一步互連性。導電層192中之個別部分可依據該個別半導體晶粒之連接性而為共電性或電性隔離。導電層192可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。
一絕緣或保護層194使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程來形成於導電層192和保護層190上。該保護層194可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有合適絕緣特性之其它材料中其中一層或更多層。一部分保護層194被移除而露出導電層192。
增層式互連結構180中所述結構構成一或更多被動電路構件或整合被動元件。在一實施例中，導電層184、電阻層186a、絕緣層188及導電層192為一金屬層-絕緣層-金屬層(MIM)電容器。電阻層186b為該被動電路中之電阻器構件。導電層192中之個別區段在平面視野上可被捲繞或盤繞以產生或展示想要之電感器特性。
該整合被動元件結構提供例如共振器、高通濾波器、低通濾波器、帶通濾波器、對稱性高品質因數共振變壓器、匹配網路及調諧電容器般之高頻應用所需之電性特徵曲線。該些整合被動元件可充當前端無線射頻構件使用，其可被定位在該天線及收發器之間。該電感器可為一以高達100千兆赫操作之高品質因數平衡-不平衡變換器、變壓器或線圈。在一些應用中，多個平衡-不平衡變換器為形成於同一基板上以進行多頻段操作。例如，二或更多平衡-不平衡變換器被使用於行動電話或其它全球行動通訊系統(GSM)之四頻段中，每一個平衡-不平衡變換器專門提供該四頻元件中之一頻段操作。一典型射頻系統在一或更多半導體構裝中需要多個整合被動元件及其它高頻電路以執行所需之電性功能。
該載體經由化學濕式蝕刻、電漿乾式蝕刻、機械脫落、化學機械拋光、機械研磨、熱烘烤、雷射掃描或濕式剝離移除之。在該載體移除後，封膠劑178提供半導體晶粒170結構支撐。該載體移除後接著露出導電層164及凸塊下金屬化層166。
一底側增層式互連結構200形成於與頂側增層式互連結構180相對之導電柱168和封膠劑178第二表面上。一導電層202使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於導電層164及凸塊下金屬化層166上。導電層202可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。部分導電層202為電性連接至導電柱168、導電層164及凸塊下金屬化層166。導電層202中的其它部分可依據該半導體元件之設計和功能而為共電性或電性隔離。
一絕緣或保護層204使用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或熱氧化製程來形成於導電層202和封膠劑178第二表面上。該保護層204可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有類似絕緣和結構特性之其它材料中其中一層或更多層。以一蝕刻製程移除一部分保護層204而露出導電層202。
一導電凸塊材料使用蒸鍍、電鍍、無電鍍、錫球滴落或網印製程來沉積於導電層202上。該凸塊材料可為鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫及上述之結合，加上一選擇性助焊劑材料。例如，該凸塊材料可為共晶錫/鉛、高鉛焊錫或無鉛焊錫。使用一合適黏接或黏結製程將該凸塊材料黏結至導電層202。在一實施例中，該凸塊材料經由將該材料加熱超過它的熔點而進行回焊以形成圓球或凸塊206。在一些應用中，凸塊206被回焊一第二時間以改進對導電層202之電性接觸。該些凸塊也可被壓縮黏結至導電層202。凸塊206代表可被形成於導電層202上之某類型互連結構。該互連結構也可使用接線、導電膏、短柱凸塊、微小凸塊或其它電性互連。
導電柱168在頂側增層式互連層180及底側增層式互連層200之間提供垂直z方向互連。導電層184為透過導電柱168電性連接至導電層202及半導體晶粒170之金屬凸塊174。
圖6說明具有形成於底側互連結構中之多個整合被動元件之垂直互連結構實施例。類似於圖3a-3h所述方法，半導體元件212使用具有一選擇性晶種層之犧牲或暫時基板或載體。一導電層214使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於該載體上。導電層214可為鋁、銅、錫、鎳、金、銀、鎢、多晶矽或其它合適導電材料中其中一層或更多層。導電層214包含用於稍後形成導電柱之可濕潤接觸墊片。
一導電層216使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於絯晶種層或載體上。導電層216可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。導電層216為與導電層214共平面。導電層216為一固定於導電層214的相對位置之凸塊下金屬化層。
複數個導電柱或杆218形成於導電層214之可濕潤接觸墊片上。在一實施例中，導電柱218為藉由將一或更多光阻層沉積於晶種層或載體上而形成。導電層214上的部分光阻層為經由一蝕刻顯影製程而被露出並移除。導電材料使用一選擇性電鍍製程來沉積於該光阻層之移除部分內。該光阻層被剝除而留下各個導電柱218。導電柱218可為銅、鋁、鎢、金、焊錫或其它合適導電材料。導電柱218具有2-120微米範圍之高度。在另一實施例中，形成之導電柱218可為短柱凸塊或堆疊凸塊。在任何例子中，導電柱218具有以焊料或內含銅、銀、鉍或錫之介金屬化合物所產生之一至凸塊下金屬化層216之堅固又緊密金屬至金屬黏結。
複數個半導體晶粒或構件220為以金屬凸塊224朝下定位在該載體上方之覆晶安排方式來安裝至凸塊下金屬化層216。半導體晶粒220包含一內含類比或數位電路之作用區域226，該些電路配置為形成於該晶粒內並根據該晶粒之電性設計及功能進行電性互連之主動元件、被動元件、導電層和介電層。例如，該電路可包含一或更多電晶體、二極體和形成於作用表面226內之其它電路構件以配置例如數位訊號處理器、特殊用途積體電路、記憶體或其它訊號處理電路之基頻類比電路或數位電路。半導體晶粒220也可包含用於射頻訊號處理之整合被動元件，例如電感器、電容器和電阻器。
凸塊下金屬化層216固定於導電層214的相對位置。導電柱218安裝在半導體晶粒220四周之導電層214上。據此，凸塊下金屬化層216固定於導電柱218的相對位置。藉由配對金屬凸塊224與凸塊下金屬化層216，半導體晶粒220自我調準至導電柱218。
一封膠劑或封膠化合物228使用一錫膏印刷、壓縮成型、轉注成型、液體封膠成型、真空疊合或其它合適塗抹器來沉積於半導體晶粒220和導電柱218上。封膠劑228可為聚合物複合材料，例如，具有填充劑之環氧樹脂、具有填充劑之環氧丙烯酯或具有正確填充劑之聚合物。封膠劑228為無導電性且在環境上保護該半導體元件隔離外部構件及污染。利用牢牢安裝至固定凸塊下金屬化層216之半導體晶粒220之金屬凸塊224，該晶粒在該封膠製程期間對準著導電柱218並未移位。
該封膠劑228進行研磨或電漿蝕刻以平坦化該表面而形成一頂側增層式互連結構。該研磨操作露出導電柱218頂部表面及半導體晶粒220背部表面。該頂側增層式互連結構230形成於導電柱218、封膠劑228第一表面、和半導體晶粒220背部表面上。一絕緣或保護層232使用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或熱氧化製程形成之。該保護層232可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有類似絕緣和結構特性之其它材料中其中一層或更多層。以一蝕刻製程移除一部分保護層232而露出導電柱218。
一導電層234使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於保護層232及導電柱218上。導電層234可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。一部分導電層234為電性連接至導電柱218。導電層234中的其它部分可依據該半導體元件之設計和功能而為共電性或電性隔離。
一絕緣或保護層236使用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或熱氧化製程來形成於絕緣層232及導電層234上。該保護層236可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有合適絕緣特性之其它材料中其中一層或更多層。以一蝕刻製程移除一部分保護層236而露出導電層234。
該載體經由化學濕式蝕刻、電漿乾式蝕刻、機械脫落、化學機械拋光、機械研磨、熱烘烤、雷射掃描或濕式剝離移除之。在該載體移除後，封膠劑228提供半導體晶粒220結構支撐。該載體移除後接著露出導電層214及凸塊下金屬化層216。
一底側增層式互連結構240形成於與頂側增層式互連結構230相對之導電柱218和封膠劑228第二表面上。一導電層242使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於導電層214及凸塊下金屬化層216上。導電層242可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。部分導電層242為電性連接至導電柱218、導電層214及凸塊下金屬化層216。導電層242中的其它部分可依據該半導體元件之設計和功能而為共電性或電性隔離。
一電阻層244使用物理氣相沉積或化學氣相沉積進行圖案化及沉積。電阻層244TaxSiy或其它金屬矽化物、氮化鉭、鎳鉻、氮化鈦或具有5至100歐姆/平方電阻率之摻雜多晶矽。一絕緣層246使用物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程來形成於導電層242上。該絕緣層246可為氮化矽、二氧化矽、氮氧化矽、五氧化二鉭、氧化鋅、氧化鋯、氧化鋁、聚醯亞胺、苯環丁烯、聚苯噁唑或其它合適介電材料中其中一層或更多層。電阻層244及絕緣層246可以相同遮罩形成並同時進行蝕刻。替代性地，電阻層244及絕緣層246可以不同遮罩進行圖案化及蝕刻。
一絕緣或保護層248使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程來形成於導電層242、電阻層244及絕緣層246上。該保護層248可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有合適絕緣特性之其它材料中其中一層或更多層。一部分保護層248被移除而露出導電層242、電阻層244及絕緣層246。
一導電層250使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化並沉積於保護層248、導電層242、電阻層244及絕緣層246上以形成個別部分或區段以供進一步互連性。導電層250中之個別部分可依據個別半導體晶粒之連接性而為共電性或電性隔離。導電層250可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。
一絕緣或保護層252使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程來形成於導電層250和保護層248上。該保護層252可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有合適絕緣特性之其它材料中其中一層或更多層。一部分保護層252被移除而露出導電層250。
增層式互連結構240中所述結構構成一或更多被動電路構件或整合被動元件。在一實施例中，導電層242、絕緣層246及導電層250為一金屬層-絕緣層-金屬層電容器。電阻層244為該被動電路中之電阻器構件。導電層250中之個別區段在平面視野上可被捲繞或盤繞以產生或展示想要之電感器特性。
一導電凸塊材料使用蒸鍍、電鍍、無電鍍、錫球滴落或網印製程來沉積於導電層250上。該凸塊材料可為鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫及上述之結合，加上一選擇性助焊劑材料。例如，該凸塊材料可為共晶錫/鉛、高鉛焊錫或無鉛焊錫。使用一合適黏接或黏結製程將該凸塊材料黏結至導電層250。在一實施例中，該凸塊材料經由將該材料加熱超過它的熔點而進行回焊以形成圓球或凸塊254。在一些應用中，凸塊254被回焊一第二時間以改進對導電層250之電性接觸。該些凸塊也可被壓縮黏結至導電層250。凸塊254代表可被形成於導電層250上之某類型互連結構。該互連結構也可使用接線、導電膏、短柱凸塊、微小凸塊或其它電性互連。
導電柱218在頂側增層式互連層230及底側增層式互連層240之間提供垂直z方向互連。導電層234為透過導電柱218電性連接至導電層242和250及半導體晶粒220之金屬凸塊224。
圖7說明具有形成於該底側互連結構中之多個整合被動元件之垂直互連結構之實施例。半導體元件260使用具有一犧牲或暫時基板或載體。一底側互連結構形成於該載體上。一導電層264使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化而得以形成個別部分或區段264a-264h。導電層264可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。部分導電層264為電性連接至導電柱168。導電層184中的其它部分可依據該半導體元件之設計和功能而為共電性或電性隔離。
一電阻層266a-266b使用物理氣相沉積或化學氣相沉積來分別圖案化並沉積於導電層264和該載體上。電阻層266為TaxSiy或其它金屬矽化物、氮化鉭、鎳鉻、氮化鈦或具有5至100歐姆/平方電阻率之摻雜多晶矽。一絕緣層268使用物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程來形成於導電層266a上。該絕緣層268可為氮化矽、二氧化矽、氮氧化矽、五氧化二鉭、氧化鋅、氧化鋯、氧化鋁、聚醯亞胺、苯環丁烯、聚苯噁唑或其它合適介電材料中其中一層或更多層。
一絕緣或保護層270使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程來形成於導電層264、電阻層266及絕緣層268上。該保護層270可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有合適絕緣特性之其它材料中其中一層或更多層。一部分保護層270被移除而露出導電層264、電阻層266及絕緣層268。
一導電層272使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化並沉積於保護層270、導電層264、電阻層266及絕緣層268上以形成個別部分或區段以供進一步互連性。導電層272中之個別部分可依據個別半導體晶粒之連接性而為共電性或電性隔離。導電層272可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。導電層272包含用於稍後形成導電柱之可濕潤接觸墊片以及基於該半導體晶粒調準而與該些導電柱相對固定之凸塊下金屬化層。
一絕緣或保護層274使用旋塗、物理氣相沉積、化學氣相沉積、印刷、燒結或熱氧化製程來形成於導電層272和保護層270上。該保護層274可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有合適絕緣特性之其它材料中其中一層或更多層。一部分保護層274被移除而露出導電層272。
增層式互連結構262中所述結構構成一或更多被動電路構件或整合被動元件。在一實施例中，導電層264b、電阻層266a、絕緣層268及導電層272為一金屬層-絕緣層-金屬層電容器。電阻層266b為該被動電路中之電阻器構件。導電層272中之其它個別區段在平面視野上可被捲繞或盤繞以產生或展示想要之電感器特性。
複數個導電柱或杆278形成於導電層272之可濕潤接觸墊片上。在一實施例中，導電柱278為藉由將一或更多光阻層沉積於互連結構262上而形成。導電層272上的部分光阻層為經由一蝕刻顯影製程而被露出並移除。導電材料使用一選擇性電鍍製程來沉積於該光阻層之移除部分內。該光阻層被剝除而留下各個導電柱278。導電柱278可為銅、鋁、鎢、金、焊錫或其它合適導電材料。導電柱278具有2-120微米範圍之高度。在另一實施例中，形成之導電柱278可為短柱凸塊或堆疊凸塊。在任何例子中，導電柱278具有以焊料或內含銅、銀、鉍或錫之介金屬化合物所產生之一至凸塊下金屬化層126之堅固又緊密金屬至金屬黏結。
複數個半導體晶粒或構件280為以金屬凸塊284朝下定位在互連結構262上方之覆晶安排方式來安裝至導電層272。半導體晶粒280包含一內含類比或數位電路之作用區域136，該些電路配置為形成於該晶粒內並根據該晶粒之電性設計及功能進行電性互連之主動元件、被動元件、導電層和介電層。例如，該電路可包含一或更多電晶體、二極體和形成於作用表面126內之其它電路構件以配置例如數位訊號處理器、特殊用途積體電路、記憶體或其它訊號處理電路之基頻類比電路或數位電路。半導體晶粒280也可包含用於射頻訊號處理之整合被動元件，例如電感器、電容器和電阻器。
一封膠劑或封膠化合物288使用一錫膏印刷、壓縮成型、轉注成型、液體封膠成型、真空疊合或其它合適塗抹器來沉積於半導體晶粒280和導電柱278上。封膠劑288可為聚合物複合材料，例如，具有填充劑之環氧樹脂、具有填充劑之環氧丙烯酯或具有正確填充劑之聚合物。封膠劑288為無導電性且在環境上保護該半導體元件隔離外部構件及污染。利用牢牢安裝至導電層272之半導體晶粒280之金屬凸塊284，該晶粒在該封膠製程期間為對準著導電柱278並未移位。
該封膠劑288進行研磨或電漿蝕刻以平坦化該表面而形成一頂側增層式互連結構。在一實施例中，該研磨操作露出導電柱278頂部表面及半導體晶粒280背部表面。替代性地，該研磨操作露出導電柱278頂部表面並保留內嵌於封膠劑288之半導體晶粒280。該頂側增層式互連結構290形成於導電柱278、封膠劑288第一表面和半導體晶粒280背部表面上。一絕緣或保護層292使用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或熱氧化製程形成之。該保護層292可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有類似絕緣和結構特性之其它材料中其中一層或更多層。以一蝕刻製程移除一部分保護層292而露出導電柱278。
一導電層294使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於保護層292及導電柱278上。導電層294可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。一部分導電層294為電性連接至導電柱278。導電層294中的其它部分可依據該半導體元件之設計和功能而為共電性或電性隔離。
一絕緣或保護層296使用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或熱氧化製程來形成於絕緣層292和導電層294上。該保護層296可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有類似絕緣和結構特性之其它材料中其中一層或更多層。以一蝕刻製程移除一部分保護層296而露出導電層294。
該暫時載體經由化學濕式蝕刻、電漿乾式蝕刻、機械脫落、化學機械拋光、機械研磨、熱烘烤、雷射掃描或濕式剝離移除之。在該載體移除後，封膠劑288提供半導體晶粒260結構支撐。該載體移除後接著露出導電層264。
一絕緣或保護層300使用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或熱氧化製程來形成於導電層272和絕緣層274上。該保護層300可為二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁或具有類似絕緣和結構特性之其它材料中其中一層或更多層。以一蝕刻製程移除一部分保護層300而露出導電層272。
一導電層298使用物理氣相沉積、化學氣相沉積、濺鍍、電鍍、無電鍍製程或其它合適金屬沉積製程進行圖案化來形成於導電層272上。導電層298可為鋁、銅、錫、鎳、金、銀或其它合適導電材料中其中一層或更多層。部分導電層298為電性連接至導電柱278及導電層272。導電層298中的其它部分可依據該半導體元件之設計和功能而為共電性或電性隔離。
一導電凸塊材料使用蒸鍍、電鍍、無電鍍、錫球滴落或網印製程來沉積於導電層298上。該凸塊材料可為鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫及上述之結合，加上一選擇性助焊劑材料。例如，該凸塊材料可為共晶錫/鉛、高鉛焊錫或無鉛焊錫。使用一合適黏接或黏結製程將該凸塊材料黏結至導電層298。在一實施例中，該凸塊材料經由將該材料加熱超過它的熔點而進行回焊以形成圓球或凸塊302。在一些應用中，凸塊302被回焊一第二時間以改進對導電層298之電性接觸。該些凸塊也可被壓縮黏結至導電層298。凸塊302代表可被形成於導電層298上之某類型互連結構。該互連結構也可使用接線、導電膏、短柱凸塊、微小凸塊或其它電性互連。
一半導體晶粒或構件304為以金屬凸塊306電性連接至導電層298之覆晶安排方式來安裝至半導體元件260背面。半導體晶粒304包含一內含類比或數位電路之作用表面，該些電路配置為形成於該晶粒內並根據該晶粒之電性設計及功能進行電性互連之主動元件、被動元件、導電層和介電層。例如，該電路可包含一或更多電晶體、二極體和形成於作用表面226內之其它電路構件以配置例如數位訊號處理器、特殊用途積體電路、記憶體或其它訊號處理電路之基頻類比電路或數位電路。半導體晶粒304也可包含用於射頻訊號處理之整合被動元件，例如電感器、電容器和電阻器。一底部填膠材料308被沉積於半導體晶粒304下。
導電柱278在底側增層式互連層262及頂側增層式互連層290之間提供垂直z方向互連。導電層294為透過導電柱278電性連接至導電層272和半導體晶粒280之金屬凸塊284，以及導電層264、半導體晶粒304之金屬凸塊306和互連層262中的整合被動元件。
如上所述，該整合被動元件結構可被形成於該頂側增層式互連層和底側增層式互連層中之任一者或兩者。此外，二或更多半導體晶粒可被堆疊或一起安裝於該些導電柱之間。其它半導體晶粒、分立式構件及構裝可使用二級互連來安裝至該頂側增層式互連層和底側增層式互連層。
儘管本發明一或更多實施例已被詳加說明，熟知此項技術之人士會理解到對那些實施例之修正和改寫可被進行而不偏離下列申請專利範圍所提之本發明範圍。
50．．．電子元件
52．．．印刷電路板
54．．．軌跡線
56．．．打線接合構裝
58．．．覆晶構裝
60．．．錫球陣列構裝
62．．．凸塊晶片載體
64．．．雙列式構裝
66．．．平面陣列構裝
68．．．多晶片模組構裝
70．．．四邊扁平無引腳構裝
72．．．四邊扁平構裝
74．．．半導體晶粒
76．．．接觸墊片
78．．．中介載體
80．．．導線
82．．．接線
84．．．封膠劑
88．．．半導體晶粒
90．．．載體
92．．．底部填膠或環氧樹脂黏接材料
94．．．接線
96．．．接觸墊片
98．．．接觸墊片
100．．．封膠化合物或封膠劑
102．．．接觸墊片
104．．．凸塊
106．．．載體
108．．．作用區域
110．．．焊料凸塊或圓球
112．．．焊料凸塊或圓球
114．．．訊號線
116．．．封膠化合物或封膠劑
120．．．載體
122．．．晶種層
124．．．導電層
126．．．凸塊下金屬化層
128．．．導電柱或杆
130．．．半導體晶粒或構件
134．．．金屬凸塊
136．．．作用表面
138．．．封膠劑或封膠化合物
139．．．研磨器
140．．．頂側增層式互連結構
142．．．絕緣或保護層
144．．．導電層
146．．．絕緣或保護層
150．．．底側增層式互連結構
152．．．導電層
154．．．絕緣或保護層
156．．．圓球或凸塊
160．．．半導體元件
162．．．半導體元件
164．．．導電層
166．．．導電層
168．．．導電柱
170．．．半導體晶粒或構件
174．．．金屬凸塊
176．．．作用表面
178．．．封膠劑或封膠化合物
180．．．頂側增層式互連結構
182．．．絕緣或保護層
184．．．導電層
186．．．電阻層
188．．．絕緣層
190．．．絕緣或保護層
192．．．導電層
194．．．絕緣或保護層
200．．．底側增層式互連結構
202．．．導電層
204．．．絕緣或保護層
206．．．圓球或凸塊
212．．．半導體元件
214．．．導電層
216．．．導電層
218．．．導電柱
220．．．半導體晶粒或構件
224．．．金屬凸塊
226．．．作用表面
228．．．封膠劑或封膠化合物
230．．．頂側增層式互連結構
232．．．絕緣或保護層
234．．．導電層
236．．．絕緣或保護層
240．．．底側增層式互連結構
242．．．導電層
244．．．電阻層
246．．．絕緣層
248．．．絕緣或保護層
250．．．導電層
252．．．絕緣或保護層
254．．．圓球或凸塊
260．．．半導體元件
262．．．底側增層式互連結構
264．．．導電層
266．．．電阻層
268．．．絕緣層
270．．．保護層
272．．．導電層
274．．．絕緣或保護層
278．．．導電柱或杆
280．．．半導體晶粒或構件
284．．．金屬凸塊
288．．．封膠劑或封膠化合物
290．．．頂側增層式互連結構
292．．．絕緣或保護層
294．．．導電層
296．．．絕緣或保護層
298．．．導電層
300．．．絕緣或保護層
302．．．圓球或凸塊
304．．．半導體晶粒或構件
306．．．金屬凸塊
308．．．底部填膠材料
圖1說明在表面上安裝有各類型構裝之印刷電路板。
圖2a-2c說明安裝至該印刷電路板之代表性半導體構裝之進一步細部。
圖3a-3h說明一種使用導電柱和基於該半導體晶粒調準而與該些導電柱相對固定之凸塊下金屬化層來形成一垂直互連結構之方法。
圖4說明利用該些導電柱進行電性互連之堆疊半導體元件。
圖5說明具有形成於一頂側互連結構中之整合被動元件之半導體元件。
圖6說明具有形成於一底側互連結構中之整合被動元件之半導體元件。
圖7說明具有形成於一底側互連結構中之整合被動元件之半導體元件之另一實施例。
124．．．導電層
126．．．凸塊下金屬化層
128．．．導電柱或杆
130．．．半導體晶粒或構件
134．．．金屬凸塊
136．．．作用表面
138．．．封膠劑或封膠化合物
140．．．頂側增層式互連結構
142．．．絕緣或保護層
144．．．導電層
146．．．絕緣或保護層
150．．．底側增層式互連結構
152．．．導電層
154．．．絕緣或保護層
156．．．圓球或凸塊
160．．．半導體元件

Claims (15)

  1. 一種製造半導體元件之方法，包括：提供一第一導電墊片及一第二導電墊片；在該等第一及第二導電墊片之間形成一凸塊下金屬化(UBM)層；在該第一導電墊片上形成一第一導電柱；在該第二導電墊片上形成一第二導電柱；將一半導體構件沉積於該凸塊下金屬化層上以將該半導體構件調準對應至該等第一及第二導電柱；在該半導體構件上和該等導電柱四周況積一封膠劑；在該封膠劑的第一表面上形成一第一互連結構；及在與該第一互連結構相對之封膠劑的第二表面上形成一第二互連結構，該第一及第二互連結構為透過該等導電柱進行電性連接。
  2. 如申請專利範圍第1項之方法，其中，該凸塊下金屬化層在況積該封膠劑期間阻止該半導體構件移位。
  3. 如申請專利範圍第1項之方法，進一步包含：移除部分封膠劑以形成用於該第一互連結構之平面。
  4. 如申請專利範圍第3項之方法，其中，移除部分封膠劑露出該等導電柱而保留內嵌於該封膠劑中之半導體構件。
  5. 如申請專利範圍第1項之方法，進一步包含：堆疊複數個半導體元件；及透過該等導電柱來電性連接該些半導體元件。
  6. 如申請專利範圍第1項之方法，其中，形成該第一互連結構包含：形成電性連接至該等導電柱之一第一導電層；在該等第一及第二導電墊片上形成一絕緣層；及在該第一導電層上形成一第二導電層，該第二導電層為電性連接至該等導電柱。
  7. 一種製造半導體元件之方法，包括：提供一可濕潤接觸墊片；形成固定於該可濕潤接觸墊片的相對位置之一凸塊下金屬化層(UBM)；在該可濕潤接觸墊片上形成一導電柱；將一第一半導體構件沉積於該凸塊下金屬化層上以將該半導體構件調準對應至該導電柱；在該半導體構件上和該導電柱四周沉積一封膠劑；及在與該可濕潤接觸墊片相對之封膠劑的第一表面上形成一第一互連結構。
  8. 如申請專利範圍第7項之方法，進一步包含形成相對於該第一互連結構之一第二互連結構，該第一互連結構包含電性連接至該導電柱之一整合被動元件。
  9. 如申請專利範圍第8項之方法，其中，該整合被動元件包含一電容器、電阻器或電感器。
  10. 如申請專利範圍第8項之方法，進一步包含沉積於與該第一半導體構件相對之第二互連結構上之一第二半導體構件。
  11. 如申請專利範圍第7項之方法，進一步包含：堆疊複數個半導體元件；及透過該導電柱來電性連接該些半導體元件。
  12. 一種半導體元件，包括：一第一導電層；一凸塊下金屬化(UBM)層，固定於該第一導電層的相對位置；一導電柱，形成於該第一導電層上；一半導體構件，沉積於該凸塊下金屬化層之一表面上以將該半導體構件調準對應至該導電柱；一凸塊，其接觸該UBM層之該表面；一封膠劑，沉積於該半導體構件上和該導電柱四周；一第一互連結構，形成於該封膠劑的第一表面上；及一第二互連結構，形成於與該第一互連結構相對之封膠劑的第二表面上，該第一及第二互連結構為透過該導電柱進行電性連接。
  13. 如申請專利範圍第12項之半導體元件，其中，該凸塊下金屬化層在沉積該封膠劑期間阻止該半導體構件移位。
  14. 如申請專利範圍第12項之半導體元件，其中，該第二互連結構包含電性連接至該導電柱之一整合被動元件。
  15. 如申請專利範圍第12項之半導體元件，進一步包含透過該導電柱進行電性連接之複數個堆疊半導體元件。
TW099114344A 2009-06-02 2010-05-05 半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法 TWI518810B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/476,447 US8072059B2 (en) 2006-04-19 2009-06-02 Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die

Publications (2)

Publication Number Publication Date
TW201101399A TW201101399A (en) 2011-01-01
TWI518810B true TWI518810B (zh) 2016-01-21

Family

ID=44837011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099114344A TWI518810B (zh) 2009-06-02 2010-05-05 半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法

Country Status (1)

Country Link
TW (1) TWI518810B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6750228B2 (ja) * 2015-01-13 2020-09-02 デクセリアルズ株式会社 バンプ形成用フィルム、半導体装置及びその製造方法、並びに接続構造体
US9881902B2 (en) 2015-08-05 2018-01-30 Mediatek Inc. Semiconductor package, semiconductor device using the same and manufacturing method thereof
US20240105631A1 (en) * 2022-09-28 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Three-Dimensional Semiconductor Device and Method

Also Published As

Publication number Publication date
TW201101399A (en) 2011-01-01

Similar Documents

Publication Publication Date Title
TWI567866B (zh) 半導體元件以及使用提供結構支撐之封膠劑來形成具有直通矽晶穿孔的互連結構之方法
TWI515810B (zh) 半導體元件以及在垂直互連結構附近形成非流動的底部填充材料的方法
TWI508199B (zh) 半導體元件以及提供具有內部聚合物核心的ｚ互連傳導柱的方法
US8072059B2 (en) Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
TWI488261B (zh) 半導體元件和形成三維垂直指向之整合電容器的方法
TWI508202B (zh) 雙重模造晶粒形成於增進互連結構之對邊上之半導體裝置和方法
US10083916B2 (en) Semiconductor device and method of forming stress relief layer between die and interconnect structure
TWI570820B (zh) 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法
US7741148B1 (en) Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support
US9263361B2 (en) Semiconductor device having a vertical interconnect structure using stud bumps
TWI531011B (zh) 使用相同的載體在ｗｌｃｓｐ中形成ｔｍｖ和ｔｓｖ的半導體裝置及方法
US8790962B2 (en) Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
TWI488264B (zh) 半導體元件以及形成無載體的薄晶圓的方法
CN102024684B (zh) 半导体器件以及形成集成无源器件的方法
TWI495038B (zh) 半導體元件以及使用平滑導電層和底側導電層形成整合被動元件結構之方法
US8241952B2 (en) Semiconductor device and method of forming IPD in fan-out level chip scale package
TWI518811B (zh) 半導體裝置及以多層凸塊底層金屬形成凸塊結構於凸塊形成區周圍之方法
TWI520287B (zh) 半導體裝置以及形成沿著第一軸較寬於接觸墊並且沿著第二軸較窄於接觸墊之重新分配層的方法
US20100140736A1 (en) Semiconductor Device and Method of Embedding Integrated Passive Devices into the Package Electrically Interconnected Using Conductive Pillars
TWI610375B (zh) 在密封劑上透過絕緣層形成開口以供互連結構的強化黏著度之半導體裝置和方法
TWI518810B (zh) 半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法
TWI524439B (zh) 半導體元件和使用凸塊形成垂直互連結構之方法