TWI517466B

TWI517466B - 電阻式記憶體感測元件

Info

Publication number: TWI517466B
Application number: TW102113038A
Authority: TW
Inventors: 賴朝松; 王哲麒; 葉毓仁
Original assignee: 長庚大學
Priority date: 2013-04-12
Filing date: 2013-04-12
Publication date: 2016-01-11
Also published as: TW201440273A

Description

電阻式記憶體感測元件

本發明係有關於一種記憶體元件，特別是電阻式記憶體多離子感測元件，藉由電阻轉換達到多離子選擇性及高感測度。

隨著醫療的日趨進步與優生教育的觀念普及，全球已逐漸邁入高齡化的社會形態，老年人口之比例大幅增加，有鑑於此，醫療保健與照顧已然成為現今21世紀最重要之課題之一，其中尤其以「居家照顧(Home care)」即時監控系統的建置，最具發展潛力與市場價值。所謂的醫療即時監控，是精確的觀察人類身體中之細微變化，藉此提早預防疾病之發生或及早進行疾病之治療。其中可觀察細微變化之部份有很多，包含汗水、尿液、口水中之酸鹼值與成分…等。而要實現此目標，必須建立一個可接受人體訊息轉換成精確的電子訊號之感測平台，此平台可稱之為轉換器(Transducer)。

目前已有許多感測元件的研究，其中開發之轉換器平台包括：離子選擇性電極(ISE,ion selective electrode)、離子感測場效電晶體(ISFET,ion sensitivefield-effect transistor)、光定址電位感測器(LAPS,light addressable potentiometric sensor)、離子感測有機場效電晶體(ISOFET,ion sensitive organic field effect transistor)、以及三五族電晶體(GaN FET)等感測平台。然而，目前這些感測平台，仍有待改善的部分，例如非理想效應，如時漂、遲滯、溫度等，以及封裝技術和參考電極整合等。在眾多種類的感測器中，又以離子感測場效電晶體(ISFET)最受注目和重視。

離子感測元件(ISFET)於1970年由P.Bergveld所提出，經過數十年先進們的研究與改良，已具備有體積小、反應速度快、壽命長且可與先進製程互相匹配等優點，而離子感測元件之其結構近似於金氧半導體場效電晶體(MOSFET,metal oxide semiconductor field effect transistor)，只將金屬閘極的部份取代為待測溶液與參考電極。離子感測元件的感測機制主要是在不同待測溶液中，會有數量不同的酸、鹼或中性離子和感測薄膜表面進行反應和鍵結，在感測薄膜表面上產生一鍵結層，所形成的表面電位會造成平帶電壓(V_fb)變化，因此也造成其臨界電壓(V_th)發生變化，藉由在不同濃度的溶液中，經由表面電位變化來計算出其感測度。在離子感測元件中，EIS(Electrolyte Insulator Semiconductor)為其核心感測部分，其製程較ISFET離子感測元件更為簡易。由於離子感測場效電晶體具有較廣的應用範圍，可利用半導體技術進行大量生產與微型化，且反應快速而且構造堅硬，因此應用於生物感測器上有較大之商機與發展。

離子感測場效電晶體的感測機制主要是在不同待測溶液中，會有數量不同之酸、鹼或中性離子和感測薄膜表面進行反應和鍵結，使表面產生一鍵結層形成之電位，再利用此電位在不同濃度溶液中之變化來計算出感測度，而此感測模型又稱為吸附鍵結模型(Site Binding Model)。離子感測場效電晶體目前可應用之領域範圍相當廣泛，舉凡食品檢測、工業廢棄物、醫學醫療檢測、環境、農業、飲用水檢測…等。而目前離子感測電晶體感測器發展所遭遇到的瓶頸，主要可歸納為三點：1.參考電極難以微型化、2.封裝之穩定性、以及3.感測薄膜之非理想效應。以第一點參考電極難以微型化來看，一個完整之感測系統必須包含許多部份，除了感測度高之感測元件及良好之訊號處理接線外，穩定且堅固之參考電極(Reference Electrode,RE)是相當必要的。因此，參考電極之微小化一直以來均是許多學者極力探討之研究，但確也是感測器微縮技術中最難解決之問題。而就目前所發展之感測系統而言，最普遍之參考電極為氯化銀電極(Ag/AgCl)，但此電極卻有生存期短，且難以微小化與感測元件整合於同一晶片上的缺點。

因此，目前已有參考電極場效電晶體(Reference electrode field-effect transistor,REFET)元件設計出以取代傳統參考電極。其主要概念是利用一敏感性低的感測元件，搭配可提供系統電壓的準參考電極(qRE)。敏感性高的ISFET與敏感性低的ISFET分別由qRE得到輸出訊號，經過差動放大電路，所得到的輸出，便是扣掉雜訊所得到單純的離子濃度。

本發明的主要目的是提供一種電阻式記憶體感測元件，係利用此電阻式記憶體感測元件具有高低電阻轉換的特性，使得感測電晶體施加電場變化時，可以增加對不同離子感測之選擇性。

根據上述目的，本發明揭露一種電阻式記憶體感測元件之形成方法，包括：提供矽基板；形成第一氧化層在基板上；形成第一圖案化光阻層在第一氧化層上以定義出電阻式記憶體元件面積；蝕刻以移除部份第一氧化層以形成第一凹槽在基板上、且曝露出基板之部份表面；形成第二氧化層在第一氧化層之表面上且在第一凹槽之內表面以形成第二凹槽；沉積金屬層在第一氧化層上且填滿第二凹槽；形成一第三氧化層在金屬層上；形成一第二圖案化光阻層在第三氧化層上，使得在第三氧化層上定義該電阻式記憶體之一電極區域；蝕刻以移除部份第三氧化層且曝露出金屬層之部份表面；以及形成第三圖案化光阻層在第三氧化層上以定義一感測元件面積，且曝露出第三氧化層之部份表面以及曝露出金屬層之部份表面。

另外，根據上述之形成方法，本發明還揭露一種電阻式記憶體感測元件，包含：第一電極；絕緣層，具有第一凹槽設置在第一電極上；電阻轉換層，設置在絕緣層之一表面及在第一凹槽之一內表面上以形成一第二凹槽；第二電極，設置在絕緣層及第二凹槽內；感測薄膜，設置在第二電極上且具有一第三凹槽以曝露出第二電極之部份表面；以及一光阻層，設置在該感測薄膜上且具有第四凹槽以曝露出該感測薄膜之部份表面且對準第二凹槽以及第五凹槽係對準於該第三凹槽以曝露出該第二電極之部份表面。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

10‧‧‧基板

12‧‧‧第一氧化層

14‧‧‧第一凹槽

16‧‧‧第二氧化層

18‧‧‧第二凹槽

20‧‧‧金屬層

22‧‧‧第三氧化層

24‧‧‧圖案化第二光阻層

26‧‧‧第三凹槽

28‧‧‧圖案化第三光阻層

30‧‧‧第四凹槽

32‧‧‧第五凹槽

第1圖係根據本發明所揭露之技術，表示在一基板上具有一電阻轉換層之示意圖；第2圖係根據本發明所揭露之技術，表示在第二氧化層及第二凹槽內形成一金屬閘極之示意圖；第3圖係根據本發明所揭露之技術，表示在金屬層上形成一電阻轉換層之示意圖；第4圖係根據本發明所揭露之技術，表示在第三氧化層上形成具有圖案化之第二光阻層之示意圖；第5圖係根據本發明所揭露之技術，表示利用蝕刻方式移除部份第三氧化層之示意圖；第6圖係根據本發明所揭露之技術，表示在第三氧化層上形成第三光阻層之示意圖；第7A圖係表示利用不同pH值下之CV曲線來計算此感測薄膜對於氫離子的感測度；以及第7B圖係表示量測曲線示意圖。

本發明在此所探討的方向為一種電阻式記憶體感測元件結構及其形成方法。為了能徹底地瞭解本發明，將在下列的描述中提出詳盡的感測元件及其製造步驟。顯然地，本發明的實行並未限定此感測元件之技藝者所熟習的特殊細節，然而，對於本發明的較佳實施例，則會詳細描述如下。除了這些詳細描述之外，本發明還可以廣泛地施行在其他的實施例中，且本發明的範圍不受限定，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。

第1圖至第6圖係為本發明所揭露之電阻式記憶體感測元件之形成步驟流程圖；而第7A圖係表示利用不同pH值下之CV曲線來計算此感測薄膜對於氫離子的感測度；以及第7B圖係表示量測曲線示意圖。

首先請參考第1圖，係根據本發明所揭露之技術，表示在一基板上具有一電阻轉換層之示意圖。在第1圖中，係先提供一基板10，基板10的材料可以是矽基板，用來做為電阻式記憶體感測元件之下電極(或第一電極)。接著，係利用一般沉積的方式，例如低壓化學氣相沉積法(LPCVD,low pressure chemical vapor deposition)形成一第一氧化層12在基板10上。接下來，利用半導體技術，先在第一氧化層12上形成一第一圖案化光阻層(未在圖中表示)，其目的是為了在第一氧化層12上定義出電阻式記憶體元件面積。接著，利用蝕刻的方式、並且以基板10之表面做為蝕刻終止層(etching stop layer)，蝕刻以移除部份的第一氧化層12，且在第一氧化層12內形成一第一凹槽14並且曝露出基板10的部份表面。

緊接著，請繼續參考第1圖，同樣是利用沉積的方式，將厚度較薄的第二氧化層16以毯覆(blanket)的方式形成在第一氧化層12的表面以及在已曝露之基板10的表面上，此時在第一氧化層12及在第二氧化層16之間係形成一第二凹槽18，且此第二凹槽18對準於第一凹槽14。

接著，請參考第2圖，係表示在第二氧化層及第二凹槽內形成一金屬閘極之示意圖。在第2圖中，當第一氧化層16形成之後，係將一金屬層20，其材料例如鉑、鎢以沉積的方式形成在第二氧化層16上以及將第二凹槽18填滿，此金屬層20係做為此電阻式記憶體感測元件之金屬閘極。在此要說明的是，在本發明所述之實施例中，此金屬層20係做為此電阻式記憶體感測元件之上電極(或第二電極)。

接著，請參考第3圖，表示在金屬層上形成一電阻轉換層之示意圖。在第3圖中，同樣是利用沉積的方式，將第三氧化層22沉積在金屬層20上，在此第三氧化層22係做為電阻式記憶體感測元件之感測薄膜，此感測薄膜(第三氧化層)22的目的主要是在於：在不同的待測溶液中會有數量不同之酸性離子、鹼性離子或者中性離子和此感測薄膜22的表面進行反應和鍵結，使表面產生一鍵結層形成之電位，再利用此電位在不同濃度溶液中之變化來計算出感測度。

接下來，請參考第4圖，係表示在第三氧化層上形成具有圖案化之第二光阻層之示意圖。在第4圖中，係將一具有圖案化之第二光阻層24形成在第三氧化層22上，其目的係用以定義電阻式記憶體之上電極區域。在此要說明的是，第一氧化層12、第二氧化層16及第三氧化層22可以是具有高介電常數約為20~200之氧化層，例如氧化鍺(Ge₂O₃)層或者是二氧化矽(SiO₂)層。

接著，請參考第5圖，係表示利用蝕刻方式移除部份第三氧化層之示意圖。在第5圖中，係根據第4圖中所揭露之具有圖案化第二光阻層24，以金屬層20做為蝕刻終止層，蝕刻以移除部份第三氧化層22，以形成一第三凹槽26在第三氧化層22內且將做為金屬閘極的金屬層20曝露出來。在本發明所述之實施例中，第三凹槽26設置的位置沒有對準於第二凹槽16。

接著請參考第6圖，表示在第三氧化層上形成第三光阻層之示意圖。在第6圖中，係將具有圖案第三光阻層28形成在第三氧化層22，用以定義出感測元件面積。接著，同樣參考第6圖，係利用蝕刻製程，移除部份第三光阻層28以形成第四凹槽30及第五凹槽32，其中第四凹槽30係曝露出第三氧化層22之部份表面且對準於第二凹槽18，而第五凹槽32係對準於第三凹槽26且同樣將金屬層20之部份表面曝露出來，且保留其他未移除之第三光阻層28以形成一電阻式記憶體感測元件。

根據本發明所揭露之技術可以得知，一般的離子感測元件都是利用電容-電壓曲線(CV)在不同離子濃度下造成CV曲線的漂移來計算離子感測度(sensitivity)，如第7A圖之氫離子感測，利用不同pH值下之CV曲線來計算此感測薄膜對於氫離子的感測度，然而，由IMIM結構無法量測其CV曲線，因此我們將利用電流-電壓曲線(JV)在不同離子濃度下造成JV曲線的漂移來計算離子感測度。

如第7B圖之量測曲線示意圖所示，當氫離子的濃度變化時，會造成電極的功函數漂移，而使得JV曲線產生變化，藉此來算出此感測薄膜對於氫離子的感測度。由於IMIS元件中含有MIS電阻式記憶體部分，當電阻式記憶體操作的時候，MIS元件會有高阻抗(HRS)與低阻抗(LRS)兩個狀態(未在圖中表示)。當電阻式記憶體設定成低阻抗時，供給電壓跨在MIS電阻式記憶體的壓降較小，相對的IMIS元件的等效電場(effective-field)較大；如果電阻式記憶體重設(Reset)成高阻抗時，供給電壓跨在MIM電阻式記憶體的壓降很大，相對的IMIM元件的等效電場會變的很小，藉著改變跨在IMIM元件的等效電場，我們將可以調整IMIM離子感測元件對於不同離子感測的狀況。因此可以利用此電阻式記憶體感測元件具有高低電阻轉換的特性，使得感測電晶體施加電場變化時，可以增加對不同離子感測之選擇性。