TWI514755B - 低切換誤差、小電容器、自動歸零偏差緩衝放大器 - Google Patents

Description

低切換誤差、小電容器、自動歸零偏差緩衝放大器

本發明係關於緩衝放大器，且更特定言之，本發明係關於自動歸零偏差緩衝放大器。

此申請案主張2011年3月30日申請的Gabriel Rosca之題名為「低切換誤差、小電容器、自動歸零偏差緩衝」(「Low Switching Error,Small Capacitors,Auto-Zero Offset Buffer」)之美國臨時專利申請案第61/469,472號共同擁有的權利，出於所有目的該案以引用方式併入本文中。

自動歸零偏差運算(緩衝)放大器係引起非常低輸入參考DC偏差及雜訊之組合類比及數位(切換)電路之一種類之類比電路。此等運算放大器通常用在需要高增益以解決非常小電壓之精確應用中。實例包含RTD、熱耦合、電阻電流測量及其他感測應用。一自動歸零偏差運算放大器之使用可緩和A/D轉換器、節省成本之準確要求。現今的自動歸零偏差運算放大器承擔與用於減小平均偏差之早期斬波方案之很少相似性。該等電路非常簡單，使用離散放大器及開關以使用一時脈斬波該放大器之輸入及輸出。需要重濾波以實現低偏差且濾除切換雜訊。斬波器放大器具有受大安定時間常數限制之一低頻率頻帶寬(通常幾赫茲)。

參考圖1，其描繪一先前技術自動歸零偏差運算放大器之一示意方塊圖。該先前技術自動歸零偏差運算放大器(通常由數字100表示)可包括經組合以產生最終信號輸出 Vout之至少兩個放大器102及104。一習知寬頻帶寬「主要」放大器102自輸入直接連接至輸出且繼續處理進入信號。並聯連接一第二非常高增益「零位(null)」放大器104用於偏差校正。該零位放大器104被歸零以使其之自身偏差於零位且消除低頻率1/f雜訊(在時脈振盪器110之時脈頻率之下)。歸零涉及一起短路該放大器104之兩個輸入與開關108及將所得偏差儲存至一電容器112上。在一補償循環期間，透過一輔助埠116將此校正電壓施加至該零位放大器104。當該零位放大器104在其之歸零循環期間藉由開關106與該主要放大器102斷開時，該校正電壓藉由一儲存電容器114保持在一主要放大器輔助埠118上。此校正電壓接著用於使該主要放大器102之偏差透過其之輔助埠118於零位。

早期自動歸零偏差放大器組合一寬頻帶「主要」放大器與一單「零位」放大器。該單零位放大器具有一取樣及保持以校正其之自身偏差且以減小該主要放大器之偏差。早期實施需要外部電容器且具有數百赫茲之取樣頻率。近些年已在最先進技術中做出很大改良。現代自動歸零偏差運算放大器現在能夠利用非常低溫度漂移實現數微伏之DC偏差。

然而，由於該零位放大器中之內部時脈切換，一些切換雜訊將出現在輸出處。此在取樣時脈頻率周圍將最主導。若此雜訊不對稱(即，產生實質上相等量的正及負頻率突變)，則可在系統中引起一平均DC偏差。因此，此等頻率 突變之減小對於良好DC效能係必要的。

具有太小自動歸零電容之一自動歸零偏差緩衝放大器促進高切換誤差。為使切換誤差減小至一較小值，在自動歸零電路中需要較高值電容(較大面積電容器)。然而，增加電容需要更多積體電路矽面積用於該等電容器。舉例而言，利用+/- 5毫伏最大切換誤差之一特定要求，該等電容器將係十(10)倍大且積體電路晶粒上之整體模組將係至少兩倍大。

因此，存在對於藉由控制切換時脈之振幅使用小電容器提供低切換誤差之一技術及電路之一需要。

根據一實施例，一自動歸零偏差緩衝放大器可包括：一主要放大器，其具有差分輸入、一輔助零位輸入及一輸出；一零位放大器，其具有差分輸入、一輔助零位輸入及一輸出；一第一場效應電晶體(FET)開關，其耦合至該主要放大器及該零位放大器之該等差分輸入；一第二FET開關，其耦合至該零位放大器之輸出及該主要放大器及該零位放大器之該等輔助零位輸入；一第一儲存電容器，其耦合至該第二FET開關及該零位放大器之該輔助零位輸入；一第二儲存電容器，其耦合至該第二FET開關及該主要放大器之該輔助零位輸入；一振盪器，其具有一時脈輸出；一位準偏移電路，其具有耦合至該振盪器之該時脈輸出之一輸入及耦合至且控制該第一開關及該第二開關之一輸出；及一電壓調節器，其耦合至該位準偏移電路；該位準 偏移電路提供一控制信號至該第一FET開關及該第二FET開關，其中該控制信號具有稍微大於該第一FET開關及該第二FET開關之一閘極-源極導通電壓之一電壓振幅。

根據又一實施例，該電壓調節器可包括：一誤差放大器；一回饋網路，其耦合至該誤差放大器之一第一輸入及一輸出；及一電壓參考，其耦合至該誤差放大器之一第二輸入；其中該電壓調節器提供稍微較高之一電壓接著需要用於完全導通該第一FET開關及該第二FET開關。根據又一實施例，該位準偏移電路允許一類比接地與一數位接地之間之一電位差。根據又一實施例，該主要放大器進一步包括一緩衝放大器以增加可用輸出電流。根據又一實施例，該第一FET開關及該第二FET開關係單極雙投FET開關。

根據又一實施例，該第一FET開關及該第二FET開關之每一者可包括：一第一n通道FET；一第二n通道FET；一第一p通道FET；及一第二p通道FET；其中該第一p通道FET及該第二n通道FET之閘極耦合至來自該位準偏移電路之該控制信號，該第二p通道FET及該第一n通道FET之閘極耦合至來自該位準偏移電路之一反相控制信號，該第一p通道FET之一汲極及該第一n通道FET之一源極耦合至一共同節點；該第一p通道FET之一源極及該第一n通道FET之一汲極耦合至一常態閉合節點；且該第二p通道FET之一源極及該第二n通道FET之一汲極耦合至一常態斷開節點。

根據又一實施例，該第一p通道FET及該第二p通道FET 之n井耦合至一類比電壓源，且該第一n通道FET及該第二n通道FET之p井耦合至該類比電壓源之一共同端。根據又一實施例，一n基板耦合至該類比電壓源之共同端。根據又一實施例，該類比電壓源之該共同端實質上係接地電位。

根據另一實施例，用於一緩衝放大器中之自動歸零偏差校正之一方法可包括下列步驟：提供具有差分輸入、一輔助零位輸入及一輸出之一主要放大器；提供具有差分輸入、一輔助零位輸入及一輸出之一零位放大器；提供耦合至該主要放大器及該零位放大器之該等差分輸入之一第一場效應電晶體(FET)開關；提供耦合至該零位放大器之輸出及該主要放大器及該零位放大器之該等輔助零位輸入之一第二FET開關；提供耦合至該第二FET開關及該零位放大器之該輔助零位輸入之一第一儲存電容器；提供耦合至該第二FET開關及該主要放大器之該輔助零位輸入之一第二儲存電容器；提供來自一振盪器之一時脈輸出；利用具有耦合至該振盪器之該時脈輸出之一輸入之一位準偏移電路控制該第一開關及該第二開關；及將一電壓調節器耦合至該位準偏移電路；及將來自該位準偏移電路之一控制信號提供至該第一FET開關及該第二FET開關，該控制信號具有稍微大於該第一FET開關及該第二FET開關之一閘極-源極導通電壓之一電壓振幅。

根據該方法之又一實施例，該電壓調節器可包括提供一稍微較高電壓至該位準偏移電路之步驟接著需要用於完全導通該第一FET開關及該第二FET開關。根據該方法之又 一實施例，減小切換偏差補償誤差之步驟可包括增加該第一儲存電容器及該第二儲存電容器之電容值之步驟。根據該方法之又一實施例，該電壓調節器可包括：一誤差放大器；一回饋網路，其耦合至該誤差放大器之一第一輸入及一輸出；及一電壓參考，其耦合至該誤差放大器之一第二輸入；其中該電壓調節器提供稍微較高之一電壓接著需要用於完全導通該第一FET開關及該第二FET開關。

根據該方法之又一實施例，該位準偏移電路允許一類比接地與一數位接地之間之一電位差。根據該方法之又一實施例，該主要放大器進一步包括一緩衝放大器以增加可用輸出電流。根據該方法之又一實施例，該第一FET開關及該第二FET開關可係單極雙投FET開關。根據該方法之又一實施例，該第一p通道FET及該第二p通道FET之n井耦合至一類比電壓源；且該第一n通道FET及該第二n通道FET之p井耦合至該類比電壓源之一共同端。根據該方法之又一實施例，一n基板耦合至一類比電壓源之一共同端。

可藉由參考結合隨附圖式之以下描述獲取本發明之一更完整理解。

雖然本揭示內容易經受各種修改及替代形式，但其之特定實例實施例已在圖式中展示且在本文中詳細描述。然而，應瞭解特定實例實施例之本文描述並不意欲使揭示內容限制於本文揭示的特定形式，相反，此揭示內容涵蓋如由隨附申請專利範圍定義的所有修改及等效物。

一自動歸零偏差放大器中之切換誤差與電容成反比且直接與引起產生僅可由增加電容減小的動態誤差之暫態之高時脈電壓位準與低時脈電壓位準之間的差成正比。因此，藉由減小切換時脈之振幅取代增加切換電容器之面積，在未禁止的情況下由靜態及動態組件造成的可接受低切換誤差增加不存在時脈振幅控制時需要的電容量(可藉由使電容增加許多倍(~10倍)實現相同效應)。藉由增加該等切換電容器之電容(增加之面積)且限制該切換時脈之振幅，更好切換誤差係可能的。藉由使用用於對自動歸零開關之時脈控制之一位準偏移電路及供應一經調節電壓至該位準偏移電路之一本端電壓調節器，該時脈振幅可保持在確保該自動歸零偏差緩衝放大器之切換器件之完整切換(源極-汲極電阻於一最小值，例如，線性操作模式中之電晶體-導通狀態)之最低位準處。該等切換器件係基於場效應電晶體(FET)的且該本端調節器及其之控制迴路之目的係確保此等FET開關在所有時間得到適當電壓位準以便在該自動歸零偏差放大器之操作中最佳執行。

參考圖2，其描繪根據此揭示內容之一特定實例實施例之具有一時脈位準偏移電路及耦合至該位準偏移電路之一電壓調節器之一自動歸零偏差運算放大器之一示意圖。一自動歸零偏差放大器(通常由數字200表示)可包括經組合以產生最終信號輸出Vout之至少兩個放大器102及104。一習知寬頻帶寬「主要」放大器102自輸入直接連接至輸出且繼續處理進入信號。並聯連接一第二非常高增益「零位」 放大器104用於偏差校正。該零位放大器104被歸零以使其之自身偏差於零位且消除低頻率1/f雜訊(在該時脈振盪器110之時脈頻率之下)。歸零涉及一起短路該放大器104之兩個輸入與開關108及將所得偏差儲存至一電容器212上。 在一補償循環期間，透過一輔助埠116將此校正電壓施加至該零位放大器104。當該零位放大器104在其之歸零循環期間藉由開關106與該主要放大器102斷開時，藉由一儲存電容器214使該校正電壓保持在一主要放大器輔助埠118上。此校正電壓接著用於使該主要放大器102透過其之輔助埠118之偏差於零位。一緩衝放大器可併入於該主要放大器102以提供較高輸出電流性能。如圖3中展示且下文更完全描述該等開關106及108由n通道及p通道FET開關組成。

該等電容器212及214可小於圖1之該等電容器112及114以藉由使用一位準偏移電路220結合包括一誤差放大器224、一回饋網路222及一電壓參考226之一本端電壓調節器來實現相同切換誤差。該本端電壓調節器(誤差放大器224及回饋網路222)提供一低電壓至該位準偏移電路220。不管來自該時脈振盪器210的時脈之振幅如何，在該位準偏移電路220之輸出處，時脈ck之振幅將限制於恰好足以合適切換該自動歸零偏差緩衝放大器200之該等FET開關106及108(參見圖3)之此一值。

該位準偏移電路220提供隨著如該等FET開關106及108中使用之一n通道電晶體之Vgs上升或下降之一適應性振幅 時脈。該電壓調節器之該誤差放大器224係有意不均衡以確保一稍微較高電壓，接著需要用於完全導通(汲極-源極於最小電阻)該FET開關之n通道部分。該位準偏移電路220亦可允許該類比接地與該數位接地(例如，該時脈振盪器及該等開關106及108之一控制部分分別對其等耦合之類比域與數位域)之間之一電壓電位差。一積體電路之不同電壓域之間的位準偏移之一更詳細描述可在共同擁有美國專利第7,852,118 B2號中找到，出於所有目的該案以引用方式併入本文中。

使用此技術及電路大大增強該自動歸零偏差緩衝放大器之效能同時保持其之矽面積在一合理位準處。因此在不需要使該等偏差零儲存電容器更大情況下使所得切換誤差落在一所要範圍內。在維持該電路之效能同時可獲得一50%矽面積之節約。此外，藉由使用此電路，若電容面積未改變(未減小)，則切換誤差可降低至1/8。

參考圖3，其描繪用於根據此揭示內容之教示之該自動歸零偏差運算放大器中之該等單極雙投開關之一示意圖。該等開關106及108之每一者由如圖3中展示之耦合在一起的兩個n通道FET 332與336及兩個p通道FET 330與334組成。該等p通道FET 330及334之n井354耦合至類比源電壓AVdd，該等n通道FET 332及336之p井352耦合至該類比源電壓之共同端(接地)Agnd，且該n基板356耦合至該類比源電壓AVdd。開關共同(c)節點342耦合至該等p通道FET 330及334之汲極及該等n通道FET 332及336之源極。常態斷開 (no)節點340耦合至FET 334之源極及FET 336之汲極。常態閉合(nc)節點338耦合至FET 330之源極及FET 332之汲極。 來自該位準偏移電路220之時脈輸出ck施加至該等FET 330及336之閘極(+ck)，且反相時脈輸出(-ck)施加至FET 334及332之閘極。因此當該時脈ck改變邏輯位準時，共同(c)節點342亦連接至該常態斷開(no)節點340或該常態閉合(nc)節點338。該時脈ck之振幅經位準偏移且維持在稍微大於主動FET開關對之Vgs之一電壓振幅恰好足以確保其之飽和(每一者之源極與汲極之間之最小電阻)。

雖然已參考本揭示內容之實例實施例描繪、描述且定義此揭示內容之實施例，但此等參考並不暗示對本揭示內容之一限制，且推斷沒有此限制。如熟習此項技術者及具有本發明之利益者將想到，揭示的主旨能夠在形式及功能上之大幅修改、更改及等效物。此揭示內容之描繪及描述的實施例僅係實例且未詳盡本揭示內容之範疇。

100‧‧‧自動歸零偏差運算放大器

102‧‧‧放大器/主要放大器

104‧‧‧放大器/零位放大器

106‧‧‧開關

108‧‧‧開關

110‧‧‧時脈振盪器

112‧‧‧電容器

114‧‧‧儲存電容器

116‧‧‧輔助埠

118‧‧‧主要放大器輔助埠

200‧‧‧自動歸零偏差放大器

210‧‧‧時脈振盪器

212‧‧‧電容器

214‧‧‧儲存電容器

220‧‧‧位準偏移電路

222‧‧‧回饋網路

224‧‧‧誤差放大器

226‧‧‧電壓參考

330‧‧‧p通道FET

332‧‧‧n通道FET

334‧‧‧p通道FET

336‧‧‧n通道FET

338‧‧‧常態閉合(nc)節點

340‧‧‧常態斷開(no)節點

342‧‧‧共同(c)節點

352‧‧‧p井

354‧‧‧n井

356‧‧‧n基板

AVdd‧‧‧類比電壓源

Agnd‧‧‧共同端(接地)

圖1繪示一先前技術自動歸零偏差運算放大器之一示意圖；圖2繪示根據此揭示內容之一特定實例實施例之具有一時脈位準偏移電路及耦合至該位準偏移電路之一電壓調節器之一自動歸零偏差運算放大器之一示意圖；及圖3繪示用於根據此揭示內容之教示之自動歸零偏差運算放大器中之單極雙投開關之一示意圖。

102‧‧‧放大器/主要放大器

104‧‧‧放大器/零位放大器

106‧‧‧開關

108‧‧‧開關

116‧‧‧輔助埠

118‧‧‧主要放大器輔助埠

200‧‧‧自動歸零偏差放大器

210‧‧‧時脈振盪器

212‧‧‧電容器

214‧‧‧儲存電容器

220‧‧‧位準偏移電路

222‧‧‧回饋網路

224‧‧‧誤差放大器

226‧‧‧電壓參考

Claims (18)

1. 一種自動歸零偏差緩衝放大器，其包括：一主要放大器，其具有差分輸入、一輔助零位輸入及一輸出；一零位放大器，其具有差分輸入、一輔助零位輸入及一輸出；一第一場效應電晶體(FET)開關，其耦合至該主要放大器及該零位放大器之該等差分輸入；一第二FET開關，其耦合至該零位放大器之該輸出及該主要放大器及該零位放大器之該等輔助零位輸入；一第一儲存電容器，其耦合至該第二FET開關及該零位放大器之該輔助零位輸入；一第二儲存電容器，其耦合至該第二FET開關及該主要放大器之該輔助零位輸入；一振盪器，其具有一時脈輸出；一位準偏移電路，其具有耦合至該振盪器之該時脈輸出之一輸入及耦合至且控制該第一開關及該第二開關之一輸出；及一電壓調節器，其耦合至該位準偏移電路；該位準偏移電路提供一控制信號至該第一FET開關及該第二FET開關，其中該控制信號具有稍微大於該第一FET開關及該第二FET開關之一閘極-源極導通電壓之一電壓振幅。
2. 如請求項1之自動歸零偏差緩衝放大器，其中該電壓調 節器包括：一誤差放大器；一回饋網路，其耦合至該誤差放大器之一第一輸入及一輸出；及一電壓參考，其耦合至該誤差放大器之一第二輸入；其中該電壓調節器提供稍微較高之一電壓，接著需要用於完全導通該第一FET開關及該第二FET開關。
3. 如請求項1之自動歸零偏差緩衝放大器，其中該位準偏移電路允許一類比接地與一數位接地之間之一電位差。
4. 如請求項1之自動歸零偏差緩衝放大器，其中該主要放大器進一步包括一緩衝放大器以增加可用輸出電流。
5. 如請求項1之自動歸零偏差緩衝放大器，其中該第一FET開關及該第二FET開關係單極雙投FET開關。
6. 如請求項5之自動歸零偏差緩衝放大器，其中該第一FET開關及該第二FET開關之每一者包括：一第一n通道FET；一第二n通道FET；一第一p通道FET；及一第二p通道FET；其中該第一n通道FET及該第二p通道FET之閘極耦合至來自該位準偏移電路之該控制信號，該第二n通道FET及該第一p通道FET之閘極耦合至來自該位準偏移電路之一反相控制信號， 該第一n通道FET之一汲極及該第一p通道FET之一源極耦合至一共同節點；該第一n通道FET之一源極及該第一p通道FET之一汲極耦合至一常態閉合節點；且該第二n通道FET之一源極及該第二p通道FET之一汲極耦合至一常態斷開節點。
7. 如請求項6之自動歸零偏差緩衝放大器，其中該第一p通道FET及該第二p通道FET之n井耦合至一類比電壓源，且該第一n通道FET及該第二n通道FET之p井耦合至該類比電壓源之一共同端。
8. 如請求項7之自動歸零偏差緩衝放大器，一n基板耦合至該類比電壓源。
9. 如請求項7之自動歸零偏差緩衝放大器，其中該類比電壓源之該共同端實質上處於接地電位。
10. 一種用於一緩衝放大器中之自動歸零偏差校正之方法，該方法包括下列步驟：提供具有差分輸入、一輔助零位輸入及一輸出之一主要放大器；提供具有差分輸入、一輔助零位輸入及一輸出之一零位放大器；提供耦合至該主要放大器及該零位放大器之該等差分輸入之一第一場效應電晶體(FET)開關；提供耦合至該零位放大器之該輸出及該主要放大器及該零位放大器之該等輔助零位輸入之一第二FET開關； 提供耦合至該第二FET開關及該零位放大器之該輔助零位輸入之一第一儲存電容器；提供耦合至該第二FET開關及該主要放大器之該輔助零位輸入之一第二儲存電容器；提供來自一振盪器之一時脈輸出；利用具有耦合至該振盪器之該時脈輸出之一輸入之一位準偏移電路控制該第一開關及該第二開關；及將一電壓調節器耦合至該位準偏移電路；及將來自該位準偏移電路之一控制信號提供至該第一FET開關及該第二FET開關，該控制信號具有稍微大於該第一FET開關及該第二FET開關之一閘極-源極導通電壓之一電壓振幅。
11. 如請求項10之方法，其中該電壓調節器係不均衡的以將一稍微較高電壓提供至該位準偏移電路，接著需要用於完全導通該第一FET開關及該第二FET開關。
12. 如請求項10之方法，其進一步包括藉由增加該第一儲存電容器及該第二儲存電容器之電容值而減小切換偏差補償誤差之步驟。
13. 如請求項10之方法，其中該電壓調節器包括：一誤差放大器；一回饋網路，其耦合至該誤差放大器之一第一輸入及一輸出；及一電壓參考，其耦合至該誤差放大器之一第二輸入；其中該電壓調節器提供稍微較完全導通該第一FET開 關及該第二FET開關所需的電壓高之一電壓。
14. 如請求項10之方法，其中該位準偏移電路允許一類比接地與一數位接地之間之一電位差。
15. 如請求項10之方法，其中該主要放大器進一步包括一緩衝放大器以增加可用輸出電流。
16. 如請求項10之方法，其中該第一FET開關及該第二FET開關係單極雙投FET開關。
17. 如請求項10之方法，其進一步包括下列步驟：將該第一p通道FET及該第二p通道FET之n井耦合至一類比電壓源；及將該第一n通道FET及該第二n通道FET之p井耦合至該類比電壓源之一共同端。
18. 如請求項17之方法，其進一步包括將一n基板耦合至該類比電壓源。