[go: up one dir, main page]

TWI504195B - 網路裝置與其致能方法 - Google Patents

網路裝置與其致能方法 Download PDF

Info

Publication number
TWI504195B
TWI504195B TW099128323A TW99128323A TWI504195B TW I504195 B TWI504195 B TW I504195B TW 099128323 A TW099128323 A TW 099128323A TW 99128323 A TW99128323 A TW 99128323A TW I504195 B TWI504195 B TW I504195B
Authority
TW
Taiwan
Prior art keywords
signal
enable
network device
enable signal
internal
Prior art date
Application number
TW099128323A
Other languages
English (en)
Other versions
TW201210242A (en
Inventor
Chih Fu Tsai
Jia Ching Shen
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW099128323A priority Critical patent/TWI504195B/zh
Priority to US13/213,280 priority patent/US9195469B2/en
Publication of TW201210242A publication Critical patent/TW201210242A/zh
Application granted granted Critical
Publication of TWI504195B publication Critical patent/TWI504195B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)

Description

網路裝置與其致能方法
本發明提供一種網路裝置，尤其是一種網路裝置之致能或禁能的方法。
在現代用電設備中，在環境保護的前提下，省電的要求日益增加。相對於主裝置，早期的系統都會保留一個腳位當成晶片致能(Chip Enable/Power Down)的功能，讓晶片在禁能(Disable/PowerDown)的狀態下僅留下晶片致能電路而達到省電。但在主裝置(host)開機時或晶片開始有偏壓時必須先使這個腳位是使晶片致能的狀態，才能使用這個晶片或進行晶片設定，常常造成主裝置開機設定上的困擾，因此，如何在不增加主裝置作業系統的負擔又能讓系統設定有彈性而達到晶片節能的目的，即成為目前值得研究的課題。
後來，由於主裝置軟體(或作業系統OS)與系統的模組硬體的配合業界進一步發展了所謂的“插拔”(Plug and Play)晶片，即一種可即插即用的晶片。而在應用上，插拔晶片是沒有致能(Chip Enable/Power Down)腳位的，因此，倘若插拔晶片欲進入省電模式，需藉由主裝置藉由軟體的方式下指令來控制。然而，透過軟體的方式下指令來控制晶片的省電模式，其省電效能相較具有致能腳位的晶片，仍嫌不足。
本發明的目的之一在於，不增加主裝置作業系統開機設定的負擔下，提供一種裝置或方法，可於降低插拔模組所需功耗。
本發明的目的之一在於，在於降低插拔模組所需功耗的同時，可提供插拔模組的致能信號的彈性。
本發明係揭露一種網路裝置，設置於一電腦系統中，該電腦系統係操作於一開機時段或一工作時段，該網路裝置包含：一通訊介面；一致能電路，耦接至該通訊介面，用以產生一內部致能信號；一應用電路，耦接至該致能電路，用以依據該內部致能信號進行電路的運作；其中，於該開機時段，該致能電路預先地產生該內部致能信號以致能該應用電路；以及，於該工作時段，該致能電路係藉由該通訊介面所輸入之一外部致能指示信號產生該內部致能信號，以決定是否禁能或致能該應用電路。
本發明亦係揭露應用於網路裝置的方法，其包含以下步驟：產生一內部致能信號；若該網路裝置於該開機時段，則根據預先產生的內部致能信號，致能一應用電路的運作；以及若網路裝置於該工作時段，則藉由所輸入之一外部致能指示信號產生該內部致能信號，以決定是否禁能或致能該應用電路。
為使　貴審查委員對於本發明之結構目的和功效有更進一步之了解與認同，茲配合圖示範例詳細說明如後。
圖一之方塊圖係揭露根據本發明之一態樣之一電腦系統10。電腦系統10係操作於一開機時段或一工作時段，其包括一主裝置10a與耦接主裝置10a之一網路裝置10b。設置於電腦系統10中之網路裝置10b更包括：一通訊介面101、一致能電路102，耦接至該通訊介面101，用以產生一內部致能信號ICE、一應用電路103，耦接至該致能電路102，用以依據該內部致能信號ICE進行電路的運作。其中，於該開機時段，該致能電路102預先地產生內部致能信號ICE以致能該應用電路103以及於該工作時段，該致能電路102係藉由該通訊介面101所輸入之一外部致能指示信號OCE產生該內部致能信號ICE，以決定是否禁能或致能該應用電路103。應用電路103依據一實施例，可為實體層電路(PHY)或是媒體存取電路(MAC)。
以網路裝置10b為一乙太網路模組為例，資料連結(data connection)泛指網路裝置10b與該主(host)裝置10a完成交握(hand shaking)後，可正式傳遞及接收資料。以網路裝置10b為工業標準架構匯流排(ISA)模組為例，當該工業標準架構匯流排(ISA)模組中通訊介面101的線性回授位移暫存器(LFSR)(未圖示)輸出為致能(enable active)時，此時網路裝置10b與主(host)裝置10a開始資料連結(data connection)。通訊介面101亦包含一解碼器(未圖示)，可解碼由主裝置10a而來之地址信號及控制信號。
網路裝置10b亦可為萬用串列匯流排(USB)裝置，前述之乙太網路模組或工業標準架構匯流排(ISA)為使用冷插拔，而萬用串列匯流排(USB)為熱插拔；萬用串列匯流排的資料連結定義為網路裝置10b與該主(host)裝置10a相耦接而主(host)裝置10a經由該通信介面101開始供電給網路裝置10b後，主(host)裝置10a與網路裝置10b可正式傳遞及接收資料時。上述之預定腳位可由通訊介面101中的通用目的輸出入(GPI0)腳位中選擇。
市面上，網路裝置10b之致能腳位的腳位位置及極性不見得會統一，故常常造成主(host)裝置10a設定上的困擾。因此，本發明的一態樣進一步關於致能電路102經由該通訊介面101通知該主裝置10a所述預定腳位(pin)的資訊且致能電路102依該主裝置10a之指令設定內部致能信號ICE的致能極性為低電壓致能或高電壓致能或預定脈衝致能。
預定脈衝致能的優點在於，網路裝置10b與主裝置10a做資料連結(data connection)時往往有一些預定脈衝信號在該通訊介面101是保留的(reserved)，在節省網路裝置10b腳位的考量下，主裝置10a可以從該通訊介面101傳送一保留信號給該網路裝置10b，該網路裝置10b即可由該通訊介面101中的一腳位得知致能或禁能而不需設定一額外致能腳位。
圖二係揭露關於本發明之致能電路之一態樣，其包括一第一多工器201，用以依據一致能選擇信號S1選擇性的輸出一第一致能信號CE1或一第二致能信號CE2以作為該內部致能信號ICE，其中，第一致能信號CE1獨立於該外部致能指示信號OCE，以及第二致能信號CE2相關於該外部致能指示信號OCE；一極性控制單元202，用以依據一極性控制信號S2以決定內部致能信號ICE之極性；以及一第二多工器203，耦接至通訊介面101中之複數個接腳，用以依據一接腳選擇信號S3自該些個接腳決定一接腳，以輸出外部致能指示信號OCE至極性控制單元202。
致能電路102更包括一第一暫存器R1，用以儲存一第一暫存值以控制該致能選擇信號S1，其中，於開機時段，該第一暫存值控制致能選擇信號S1使該第一致能信號CE1作為該內部致能信號ICE；以及於工作時段，該第一暫存值控制致能選擇信號S1使該第二致能信號CE2作為該內部致能信號ICE。
致能電路102更包括一第二暫存器R2，用以儲存一第二暫存值以控制該極性控制信號S2以及一第三暫存器，用以儲存一第三暫存值以控制該接腳選擇信號S3。
圖三係關於一種應用於網路裝置方法，其包含以下步驟：s301：產生一內部致能信號ICE；s302：若該網路裝置10b於該開機時段，則根據預先產生的內部致能信號ICE，致能一應用電路103的運作；s303：否則，若網路裝置10b於該工作時段，則藉由所輸入之一外部致能指示信號OCE產生該內部致能信號ICE，以決定是否禁能或致能該應用電路103。較佳地，依據一致能選擇信號S3選擇性的輸出一第一致能信號CE1或一第二致能信號CE2以作為該內部致能信號ICE，其中，該第一致能信號CE1獨立於該外部致能指示信號OCE，以及該第二致能信號CE2相關於該外部致能指示信號OCE，且儲存一第一暫存值以控制該致能選擇信號S1，其中，於該開機時段，該第一暫存值控制該致能選擇信號S1使該第一致能信號CE1作為該內部致能信號ICE1；以及於該工作時段，該第一暫存值控制該致能選擇信號S1使該第二致能信號CE2作為該內部致能信號ICE，且其中依據一極性控制信號S2以決定該內部致能信號ICE之極性。
由上述之實施例，可清楚的了解，當網路裝置10b於開機時，致能電路102可藉由參考第一的暫存器R1的預設值，以預先地產生內部致能信號ICE至應用電路103，可使得網路裝置10b不用等待外部致能指示信號OCE即可被啟動。當開機完成，當網路裝置10b再依據外部致能指示信號OCE透過一致能腳位以進行省電的控制。
另外，為防止致能腳位與主裝置10a在電路板的繞線出現困難，在本實施例中，致能腳位的決定可由第三暫存器R3來控制，如此一來，可增加腳位應用上的彈性。
再者，對於訊號的極性，本發明亦可借由透過第二暫存器R2來控制，防止網路裝置10b與主裝置10a在信號的極性上發生衝突時，而造成誤動作的產生。
唯以上所述者，僅為本發明之範例實施態樣爾，當不能以之限定本發明所實施之範圍。即大凡依本發明申請專利範圍所作之均等變化與修飾，皆應仍屬於本發明專利涵蓋之範圍內，謹請　貴審查委員明鑑，並祈惠准，是所至禱。
10．．．電腦系統
10a．．．主裝置
10b．．．網路裝置
101．．．通訊介面
102．．．致能電路
103．．．應用電路
201．．．第一多工器
202．．．極性控制單元
203．．．第二多工器
s301~s303．．．步驟
R1．．．第一暫存器
R2．．．第二暫存器
R3．．．第三暫存器
OCE．．．外部致能指示信號
ICE．．．內部致能信號
CS．．．控制信號
CE1．．．第一致能信號
CE2．．．第二致能信號
S1．．．致能選擇信號
S2．．．極性控制信號
S3．．．接腳選擇信號
圖一係為本發明之電腦系統10之示意圖；
圖二係為本發明的致能電路102之一態樣示意圖；以及
圖三係為用於本發明之網路裝置的方法流程圖。
10．．．插拔模組
10a．．．主裝置
10b．．．網路裝置
101．．．通訊介面
102．．．致能電路
103．．．應用電路

Claims (14)

  1. 一種網路裝置，設置於一電腦系統中，該電腦系統係操作於一開機時段或一工作時段，該網路裝置包含：一通訊介面；一致能電路，耦接至該通訊介面，用以產生一內部致能信號；一應用電路，耦接至該致能電路，用以依據該內部致能信號進行電路的運作；其中，於該開機時段，該致能電路預先地產生該內部致能信號以致能該應用電路；以及，於該工作時段，該致能電路係藉由該通訊介面所輸入之一外部致能指示信號產生該內部致能信號，以決定是否禁能或致能該應用電路，藉此使該網路裝置能在該工作時段中，並於該外部致能指示信號輸入前被致能，並於該工作時段中根據該外部致能指示信號執行省電控制。
  2. 如申請專利範圍第1項所述之網路裝置，其中，該致能電路包含：一第一多工器，用以依據一致能選擇信號選擇性的輸出一第一致能信號或一第二致能信號以作為該內部致能信號；其中，該第一致能信號獨立於該外部致能指示信號，以及該第二致能信號相關於該外部致能指示信號。
  3. 如申請專利範圍第2項所述之網路裝置，其中，該致能電路包含：一第一暫存器，用以儲存一第一暫存值以控制該致能選擇信號；其中，於該開機時段，該第一暫存值控制該致能選擇信號使該第一致能信號作為該內部致能信號；以及於該工作時段，該第一暫存值控制該致能選擇信號使該第二致能信號作為該內部致能信號。
  4. 如申請專利範圍第1項所述之網路裝置，其中，該致能電路包含：一極性控制單元，用以依據一極性控制信號以決定該內部致能信號之極性。
  5. 如申請專利範圍第4項所述之網路裝置，其中，該致能電路包含：一第二暫存器，用以儲存一第二暫存值以控制該極性控制信號。
  6. 如申請專利範圍第1項所述之網路裝置，其中，該致能電路包含：一第二多工器，耦接至該通訊介面中之複數個接腳，用以依據一接腳選擇信號自該些個接腳決定一接腳，以輸出該外部致能指示信號。
  7. 如申請專利範圍第6項所述之網路裝置，其中，該致能電路包含： 一第三暫存器，用以儲存一第三暫存值以控制該接腳選擇信號。
  8. 一種應用於網路裝置的方法，其包含：產生一內部致能信號；若該網路裝置於該開機時段，則根據預先產生的內部致能信號，致能一應用電路的運作；以及若網路裝置於該工作時段，則藉由所輸入之一外部致能指示信號產生該內部致能信號，以決定是否禁能或致能該應用電路，藉此使該網路裝置能在該工作時段中，並於該外部致能指示信號輸入前被致能，並於該工作時段中根據該外部致能指示信號執行省電控制。
  9. 如申請專利範圍第8項所述之方法，更包含：依據一致能選擇信號選擇性的輸出一第一致能信號或一第二致能信號以作為該內部致能信號，其中，該第一致能信號獨立於該外部致能指示信號，以及該第二致能信號相關於該外部致能指示信號。
  10. 如申請專利範圍第9項所述之方法，更包含：儲存一第一暫存值以控制該致能選擇信號，其中，於該開機時段，該第一暫存值控制該致能選擇信號使該第一致能信號作為該內部致能信號；以及於該工作時段，該第一暫存值控制該致能選擇信號使該第二致能信號作為該內部致能信號。
  11. 如申請專利範圍第8項所述之方法，更包含： 依據一極性控制信號以決定該內部致能信號之極性。
  12. 如申請專利範圍第11項所述之方法，更包含：儲存一第二暫存值以控制該極性控制信號。
  13. 如申請專利範圍第8項所述之方法，更包含：依據一接腳選擇信號自該些個接腳決定一接腳，以輸出該外部致能指示信號。
  14. 如申請專利範圍第13項所述之方法，更包含：儲存一第三暫存值以控制該接腳選擇信號。
TW099128323A 2010-08-24 2010-08-24 網路裝置與其致能方法 TWI504195B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099128323A TWI504195B (zh) 2010-08-24 2010-08-24 網路裝置與其致能方法
US13/213,280 US9195469B2 (en) 2010-08-24 2011-08-19 Network apparatus and method in a computer system operating a boot-strap or a work period

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099128323A TWI504195B (zh) 2010-08-24 2010-08-24 網路裝置與其致能方法

Publications (2)

Publication Number Publication Date
TW201210242A TW201210242A (en) 2012-03-01
TWI504195B true TWI504195B (zh) 2015-10-11

Family

ID=45698707

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099128323A TWI504195B (zh) 2010-08-24 2010-08-24 網路裝置與其致能方法

Country Status (2)

Country Link
US (1) US9195469B2 (zh)
TW (1) TWI504195B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212645B1 (en) * 1998-10-09 2001-04-03 Mediaq Inc. Programmable and flexible power management unit
US20080244108A1 (en) * 2007-03-29 2008-10-02 Abramson Darren L Per-port universal serial bus disable
TW200910193A (en) * 2007-05-03 2009-03-01 Marvell World Trade Ltd Device with IC, SOC or SIP having one or more remotely enabled module and methods for selling the device
US20090313492A1 (en) * 2008-06-12 2009-12-17 Advanced Micro Devices Inc. Sleep Processor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6138240A (en) * 1998-06-19 2000-10-24 Compaq Computer Corporation Secure general purpose input/output pins for protecting computer system resources
US20020078118A1 (en) * 2000-12-19 2002-06-20 Cone Robert W. Network interface application specific integrated circuit to allow direct attachment for an appliance,such as a printer device
US20080005415A1 (en) * 2006-06-06 2008-01-03 Lopez Fernando A Disabling a Universal Serial Bus Port
JP5033162B2 (ja) * 2009-06-10 2012-09-26 株式会社バッファロー ネットワーク装置
US8621195B2 (en) * 2011-04-27 2013-12-31 Hewlett-Packard Development Company, L.P. Disabling communication ports

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212645B1 (en) * 1998-10-09 2001-04-03 Mediaq Inc. Programmable and flexible power management unit
US20080244108A1 (en) * 2007-03-29 2008-10-02 Abramson Darren L Per-port universal serial bus disable
TW200910193A (en) * 2007-05-03 2009-03-01 Marvell World Trade Ltd Device with IC, SOC or SIP having one or more remotely enabled module and methods for selling the device
US20090313492A1 (en) * 2008-06-12 2009-12-17 Advanced Micro Devices Inc. Sleep Processor

Also Published As

Publication number Publication date
US20120054482A1 (en) 2012-03-01
US9195469B2 (en) 2015-11-24
TW201210242A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
TWI582780B (zh) 用於記憶體裝置之極深度省電模式
US10891062B2 (en) Managing host communication with a regulator in a low power mode
JP4164073B2 (ja) 多機能電源ボタンを有するコンピューター及び関連方法
US20130254431A1 (en) Method and apparatus for mode switching of interface ports
TW200941208A (en) Integrated circuit device core power down independent of peripheral device operation
TWI553506B (zh) 具有語音控制功能之電腦系統以及語音控制方法
TW201319798A (zh) 於圖形子系統中進入和退出休眠模式的系統和方法
CN103870429A (zh) 基于嵌入式gpu的高速信号处理板
TWI475364B (zh) 電腦裝置及其即時時脈信號的重置方法
TWI591479B (zh) 用於初始化電子裝置的埠之設備和方法
TWI489296B (zh) 電腦
JP2003054091A5 (zh)
JP4846862B2 (ja) 情報処理装置および省電力制御方法
TW201520769A (zh) 周邊設備控制裝置及資訊處理裝置
KR101872245B1 (ko) Me 테스트 포트 신호를 활용한 에너지 절감 방법
US20110320686A1 (en) Frdy pull-up resistor activation
JP2014021807A (ja) 電子機器及びその起動制御方法
TWI504195B (zh) 網路裝置與其致能方法
TWI482090B (zh) 可經由通用序列匯流排裝置開機的系統及其方法
CN105988542A (zh) 计算机棒扩充系统以及其电量管理方法
TWI413335B (zh) 電腦裝置及其對可攜式電子裝置的充電方法
TWI587150B (zh) 具有多個連接介面的可攜式電子裝置
JP7656004B1 (ja) 情報処理装置、及び制御方法
TWI865321B (zh) 用於網路喚醒計算機裝置的方法、計算機裝置及電腦可讀取記錄媒體
TWI420296B (zh) 具有待機組態的電子裝置及其操作方法