[go: up one dir, main page]

TWI458052B - 佈線板及其製造方法 - Google Patents

佈線板及其製造方法 Download PDF

Info

Publication number
TWI458052B
TWI458052B TW097119820A TW97119820A TWI458052B TW I458052 B TWI458052 B TW I458052B TW 097119820 A TW097119820 A TW 097119820A TW 97119820 A TW97119820 A TW 97119820A TW I458052 B TWI458052 B TW I458052B
Authority
TW
Taiwan
Prior art keywords
external connection
connection pad
plating layer
wiring board
insulating layer
Prior art date
Application number
TW097119820A
Other languages
English (en)
Other versions
TW200847348A (en
Inventor
Kaneko Kentaro
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40087916&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI458052(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200847348A publication Critical patent/TW200847348A/zh
Application granted granted Critical
Publication of TWI458052B publication Critical patent/TWI458052B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49224—Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

佈線板及其製造方法
本申請案主張2007年5月30日向日本專利局申請的日本專利申請案第2007－143340號的優先權。日本專利申請案第2007－143340號之全文以引用的方式併入本文中。
本揭示案係關於佈線板及其製造方法。更特定言之，本揭示案係關於具備用於將半導體元件或類似物安裝於一面上之襯墊且具備用於連接至另一面上之其他安裝板之襯墊的佈線板。
用於在封裝上形成半導體元件、其他電子零件或類似物之佈線板具備用於將半導體元件、電子零件或類似物安裝於一面上之襯墊且具備用於連接至另一面上之其他安裝板之襯墊。外部連接襯墊之表面具備用於連接至半導體元件或類似物且接合至用於連接至安裝板之焊料凸塊的表面電鍍層。自襯墊側面由薄電鍍鎳(Ni)、金(Au)或類似物形成表面電鍍層。
圖13展示在由正常增層技術所製造之佈線板中之外部連接襯墊的實施例。圖式之外部連接襯墊101由銅(Cu)或類似物之導電材料在佈線板最外側上之絕緣層102上形成，且經由在與外部連接襯墊101相對應之位置處穿透絕緣層102之通道105連接至形成於下層之佈線103之一端處的襯墊104。佈線板之最上表面具備阻焊層106，且阻焊層106配置有用於曝露外部連接襯墊101之頂面之一 部分的開口部分107。表面電鍍層108配置於外部連接襯墊101之曝露頂面處。
存在一種製造佈線板而不需要使用用於藉由增層技術在核心基板之兩面上交替形成佈線層及絕緣層之核心基板的方法。此方法包括首先在銅板或類似物之支撐構件上與表面電鍍層一起形成第一外部連接襯墊(其將為在佈線板之一面上的襯墊)，在其上藉由增層技術形成必要數目的絕緣層及佈線層，接連形成第二外部連接襯墊(其將為佈線板之另一面上的襯墊)，此後移除支撐構件(例如，專利參考1)。
圖14展示在由該方法所製造之佈線板之一面上(首先形成於支撐構件上)之外部連接襯墊的實施例。外部連接襯墊121之一側由表面電鍍層122覆蓋，且表面電鍍層122之表面曝露至最外側上之絕緣層123的表面。外部連接襯墊121經由穿透絕緣層123之通道124而連接至提供於下層之佈線125之一端處的襯墊126。在佈線板之另一面上的外部連接襯墊類似於關於圖13所說明之該外部連接襯墊。
[專利參考1]JP－T－2003/039219
根據關於圖13所說明相關技術之佈線板的外部連接襯墊101，於藉由在形成外部連接襯墊101之後覆蓋佈線板之整個面所形成的阻焊層106處形成開口部分107，以曝露用於連接至半導體元件或外部電路之外部連接襯墊101之一部分。因此，外部連接襯墊101需要形成大於阻焊層 106之開口部分107以阻礙佈線之小型化。
此外，由於外部連接襯墊101形成為較大的，因此存在於外部連接襯墊101與下層佈線的襯墊104之間的樹脂(詳細地，存在於垂直虛線，襯墊101之底面、襯墊104之頂面與通道105之側面之間的樹脂)量為大的，且通道之連接可靠性可由於加熱且收縮樹脂所引起的應力而惡化。
在關於圖14所說明的相關技術之佈線板之外部連接襯墊121的狀況下，以上所述之問題可被解決。然而，表面電鍍層122及其下的襯墊121具備相同大小，且因此，如由圖15所示，由在表面電鍍層122與絕緣層123之間的應力所產生之裂痕131易於沿襯墊121之側面滲透到絕緣層123之內部部分，從而易於引起佈線板功能之惡化。
本發明之示範性具體例提供一種具有在一面上之外部連接襯墊的佈線板，其不阻礙佈線之小型化，能夠維持通道之連接可靠性且難以引起佈線板功能之惡化。
本發明之佈線板為包含以下各物之佈線板：一絕緣層；一佈線層，其提供於該絕緣層之一面上；一外部連接襯墊，其提供於該絕緣層之另一面上；一表面電鍍層，其形成於該外部連接襯墊上，用於連接至一外部電路；其中，該外部連接襯墊之面積小於該表面電鍍層之面 積。
本發明之佈線板可藉由製造佈線板之方法來製造，其包含以下步驟：在一支撐構件上形成一表面電鍍層且在形成於該支撐構件上之該表面電鍍層上形成一外部連接襯墊；處理該外部連接襯墊以使該外部連接襯墊之面積小於該表面電鍍層之面積；在該支撐構件形成該外部連接襯墊之處的表面上形成一絕緣層及一佈線層；及藉由蝕刻移除支撐構件之步驟。
較佳地，使該外部連接襯墊之面積小於該表面電鍍層之面積的處理係藉由蝕刻來進行。
根據本發明，可提供一種包括在一面上之外部連接襯墊的佈線板，其有利於佈線之小型化，能夠維持通道之連接可靠性且亦用於抑制佈線板功能之惡化。
其他特徵及優點自以下實施方式、隨附圖式及申請專利範圍而顯而易見。
本發明之佈線板之特徵在於佈線板之一面處之外部連接襯墊的面積小於其表面電鍍層之面積。
圖1展示本發明之外部連接襯墊1。襯墊1包括在側面上之表面電鍍層2，用於連接至外部電路，且襯墊1經形成使得其大小(面積)小於表面電鍍層2之大小(面積)。對於本發明之目標，襯墊1之大小越小越好。然而，襯墊1 之大小的下限視製造步驟之準確度而定，該製造步驟為確保與在佈線板內部連接至佈線4之通道3的接合所必需的。另一方面，安裝至襯墊1之表面電鍍層2的大小視連接至該處之凸塊(未圖示)的大小而定。襯墊1之實際大小需要在考慮之後判定。舉例而言，在標準板中，在水平方向上在襯墊1之外周邊部分與表面電鍍層2之外周邊部分之間的間隔(由圖1之符號A所指定之尺寸)可由約0.1 μm至約5 μm，較佳約1 μm至約3 μm構成。在圖1中，通道3實際上安置於與襯墊1相對應的位置處且經由連接至佈線4之一端的襯墊5連接至佈線4。除表面電鍍層2之頂面以外，外部連接襯墊1、表面電鍍層2、通道3、佈線4及連接至佈線4之襯墊5存在於絕緣層7之內部。
在關於圖13先前所說明的相關技術之狀況下，與用於連接至外部電路之襯墊101連通之阻焊層106之開口部分107的大小改正安置於該處之電鍍層108的大小且視連接至該處之凸塊的大小而定。自形成覆蓋襯墊101之阻焊層106且此後在層處形成開口部分107的必要性而言，襯墊101需要形成大於開口部分107，亦即大於表面電鍍層。
與此相反，在本發明之狀況下，使外部連接襯墊1小於表面電鍍層2。因此，根據本發明之佈線板，可使佈線小型化且使存在於外部連接襯墊1與襯墊5之間的樹脂量(亦即，存在於圖1中所示之垂直虛線，襯墊1之底面、襯墊5之頂面與通道3之側面之間的樹脂量)小於在關於圖13所說明相關技術之狀況下的樹脂量，且亦可維持根 據加熱且收縮樹脂之應力所引起的通道連接可靠性。
在關於圖14先前所說明的相關技術之狀況下，如由圖15所示，造成由於在表面電鍍層122與絕緣層123之間的應力所產生之裂痕131易於沿襯墊121之側面滲透到絕緣層123之內部從而易於引起佈線板功能之惡化的問題。
與此相反，在本發明之狀況下，如由圖2所示，在表面電鍍層2與絕緣層7之間所產生的裂痕9停止在沿表面電鍍層2之側面所傳播的定位且不深入傳播至絕緣層7中。藉此，避免由裂痕造成之佈線板功能之惡化問題。
根據本發明，「外部電路」指示安置於佈線板外部且佈線板所連接之電路。舉例而言，作為根據本發明之「外部電路」，可指出連接至佈線板之半導體元件或類似物之電子零件的電路、與安裝有此半導體元件或類似物之佈線板連接之安裝板的電路。
構成本發明之佈線板之個別構件的材料可類似於正常佈線板中之等效構件的材料。舉例而言，作為外部連接襯墊之材料，可指出銅(Cu)或其合金之通用佈線材料。作為提供於外部連接襯墊上之表面電鍍層的材料，可指出(1)Ni及Au之組合，(2)Ni及Pd及Au之組合，(3)Sn，(4)Sn及Ag之組合或類似物。在(1)、(2)、(4)之個別組合的狀況下，電鍍層經連續形成使得Au層或Ag層曝露至外部。
本發明之佈線板可藉由首先在包含銅板、銅箔或類似物之金屬支撐構件上與表面電鍍層一起形成外部連接襯墊 (其將為在佈線板一面上之襯墊)，藉由增層方法在其上相繼形成預定數目之絕緣層及佈線層，形成外部連接襯墊(其將為在另一面上之襯墊)且此後移除支撐構件的方法來製造，在彼種情況下，在藉由增層方法形成第一絕緣層之前，進行使外部連接襯墊之大小小於表面電鍍層之大小的處理。
根據以此方式所製造之佈線板，鑒於首先在支撐構件上形成之外部連接襯墊變為小於表面電鍍層之大小的襯墊，在另一面處之外部連接襯墊變得大於表面電鍍層。主要地，前種襯墊可用於將半導體元件或類似物之電子零件安裝於佈線板上且後種襯墊可用於連接至安裝板。然而，視狀況而定，可進行與此相反的使用方式。
[實施例]
接著，將進一步藉由實施例來說明本發明。然而，本發明不限於此處所示之實施例。
[實施例1]
根據實施例，將給出對佈線板連同製造方法之說明，其中在安裝半導體元件之面上的外部連接襯墊小於表面電鍍層。
如由圖3A所示，電鍍光阻圖案32形成於構成支撐構件31之Cu板的表面上。作為支撐構件31，除Cu板以外，可利用Cu箔或能夠藉由正常蝕刻溶液移除之金屬或合金的板或箔。如由圖3B所示，表面電鍍層33及外部連接襯墊34藉由無電極電鍍相繼形成於曝露至電鍍光阻圖案32 之開口部分32a(圖3A)底部的Cu板上(直徑100 μm)。在此種狀況下，表面電鍍層33由分別具有0.5 μm及5 μm之厚度的Au層及Ni層形成(Au層及Ni層以此次序形成)。外部連接襯墊34由10 μm厚度之Cu形成。
接著，電鍍光阻圖案32經剝落以移除，外部連接襯墊34經選擇性蝕刻且使其直徑比表面電鍍層33之直徑小約1 μm至約3 μm(圖3C)。外部連接襯墊34之選擇性蝕刻可在剝落電鍍光阻圖案32之前進行(在此種狀況下在外部連接襯墊34之選擇性蝕刻中，如由圖12A所示)，在藉由用於僅溶解Cu的蝕刻溶液蝕刻外部連接襯墊34之後移除光阻圖案32(圖12B)。相繼地，如由圖3D所示，藉由在支撐構件31之形成外部連接襯墊34的面上形成樹脂薄膜來形成絕緣層35。在形成絕緣層35中，可使用環氧樹脂、聚醯亞胺或類似物之樹脂薄膜。
如由圖4A所示，藉由雷射加工在絕緣層35處形成通孔35a。根據通孔35a，其直徑在絕緣層35之表面處為60 μm且在曝露襯墊34之底部變為約50 μm。相繼地，形成連接至襯墊34之通道36及連接至通道36之佈線層37(圖4B)。舉例而言，為此可利用半加成法之正常方法或類似方法。
相繼地，藉由重複以形成絕緣層且形成通道及佈線層，如由圖4C所示，形成預定數目之絕緣層35及佈線層37，且外部連接襯墊38形成於最上絕緣層35處，此後形成具有與襯墊38連通之開口部分39a的阻焊層39。此外，表 面電鍍層40藉由無電極電鍍形成於開口部分39a處所曝露之襯墊38上。如由圖4D所示，藉由蝕刻移除支撐構件31且完成佈線板30。移除支撐構件31之所完成佈線板30的面變為一半導體元件安裝面。
圖5展示安裝有半導體元件41之佈線板30。藉由進行凸塊回焊，半導體元件41由焊接構件42連接至佈線板30。
[實施例2]
此處，將給出對藉由與實施例1之佈線板之面相反的面構成半導體元件安裝面之實施例的說明。
藉由在實施例1中參考圖3A至圖3D及圖4A、圖4B所說明之方法，如圖6A所示，在Cu板之支撐構件51上形成中間產物，該中間產物形成有表面電鍍層52、外部連接襯墊53、絕緣層54、通道55及佈線層56。外部連接襯墊57形成於佈線層56之佈線的部分處。相繼地，如由圖6B所示，形成具有與襯墊57連通之開口部分58a的阻焊層58且藉由無電極電鍍於開口部分58a處所曝露之襯墊57上形成表面電鍍層59。藉由蝕刻移除支撐構件51來完成佈線板50(圖6C)。
圖7展示安裝有半導體元件61之佈線板50。半導體元件61藉由線接合連接至佈線板50。密封樹脂60形成於佈線板50上以覆蓋半導體元件61。
此外，亦可在移除支撐構件51之前在將半導體元件安裝於佈線板上之後移除支撐構件(佈線板在圖6B所示之 狀態中)。
儘管在以上所述之實施例中，已給出對佈線板之說明，其中經形成為大於外部連接襯墊之表面電鍍層的外側面被安置於與絕緣層平面相同的平面上；但亦可構成表面電鍍層自絕緣層之表面凹進，或表面電鍍層自絕緣層之表面突出的佈線板。接著，將說明此種佈線板之實施例。
[實施例3]
此處，將給出對表面電鍍層自絕緣層之表面凹進之佈線板的說明。製造此佈線板之方法基本上類似於在先前實施例中所說明之方法，且因此集中說明形成結構之步驟，在該結構中，表面電鍍層自絕緣層之表面凹進。
首先，如由圖8A所示，具有開口部分72a之電鍍光阻圖案72形成於構成支撐構件71之Cu板表面處，且在開口部分72a底部所曝露之支撐構件71上，形成與支撐構件71相同材料之Cu電鍍層73。相繼地，同樣藉由無電極電鍍，如由圖8B所示，相繼形成包含Au層及Ni層之表面電鍍層74及Cu之外部連接襯墊75。
電鍍光阻圖案72經剝落以移除，且外部連接襯墊75經選擇性蝕刻以使其直徑小於表面電鍍層74之直徑(圖8C)。可在剝落電鍍光阻圖案72之前進行外部連接襯墊75之選擇性蝕刻。接著，如由圖8D所示，藉由在支撐構件71之形成外部連接襯墊75的面上層壓樹脂薄膜來形成絕緣層76。
此後，藉由使用實施例1中參考圖4A至圖4D所說明之 步驟，完成圖9中所示之佈線板78。根據佈線板78，在藉由蝕刻移除支撐構件71中，與支撐構件71相同材料之電鍍層73與支撐構件71一起被移除，且表面電鍍層74由自絕緣層76之表面凹進之結構構成。
根據佈線板78，表面電鍍層74安置於自絕緣層76之表面凹進的部分處，且因此，用於連接至外部電路之焊球可穩定地安裝至該處。
[實施例4]
此處，將給出對表面電鍍層自絕緣層之表面突出之佈線板的說明。製造此佈線板之方法亦基本上類似於在先前實施例中所說明之方法，且因此將集中說明形成結構之步驟，在該結構中，表面電鍍層自絕緣層之表面突出。
如由圖10A所示，具有開口部分82a之電鍍光阻圖案82形成於構成支撐構件81之Cu板的表面上，且藉由用圖案構成遮罩來蝕刻在開口部分82a底部所曝露之支撐構件81的一部分而形成凹進部分83。接著，如由圖10B所示，藉由電鍍形成包含Au層及Ni層之表面電鍍層84以填充凹進部分83，且藉由Cu之無電極電鍍來形成外部連接襯墊85。
移除電鍍光阻圖案82，選擇性蝕刻外部連接襯墊85且使其直徑小於表面電鍍層84之直徑(圖10C)。可在移除電鍍光阻圖案82之前進行外部連接襯墊85之選擇性蝕刻。相繼地，如由圖10D所示，藉由在形成有外部連接襯墊85之面上層壓樹脂薄膜來形成絕緣層86。
此後，藉由使用實施例1中參考圖4A至圖4D所說明之步驟，完成了表面電鍍層84自絕緣層86之表面突出的佈線板88，如由圖11所示。
根據佈線板88，表面電鍍層84本身包括自絕緣層86突出之寬寬度部分及嵌入絕緣層86之窄寬度部分，其截面由階梯形狀構成，且因此可進一步防止產生裂痕。此外，藉由使表面電鍍層84突出，可減少在安裝半導體元件中之焊料(焊接構件)量，且可穩定半導體元件之焊接高度。
雖然已針對有限數目之具體例來描述本發明，但利用此揭示案之熟習本技藝者將瞭解可設計不偏離如本文中所揭示之本發明範疇的其他具體例。因此，本發明之範疇應僅由隨附申請專利範圍來限制。
1‧‧‧外部連接襯墊
2‧‧‧表面電鍍層
3‧‧‧通道
4‧‧‧佈線
5‧‧‧襯墊
7‧‧‧絕緣層
9‧‧‧裂痕
30‧‧‧佈線板
31‧‧‧支撐構件
32‧‧‧電鍍光阻圖案
32a‧‧‧開口部分
33‧‧‧表面電鍍層
34‧‧‧外部連接襯墊
35‧‧‧絕緣層
35a‧‧‧通孔
36‧‧‧通道
37‧‧‧佈線層
38‧‧‧外部連接襯墊
39‧‧‧阻焊層
39a‧‧‧開口部分
40‧‧‧表面電鍍層
41‧‧‧半導體元件
42‧‧‧焊接構件
50‧‧‧佈線板
51‧‧‧支撐構件
52‧‧‧表面電鍍層
53‧‧‧外部連接襯墊
54‧‧‧絕緣層
55‧‧‧通道
56‧‧‧佈線層
57‧‧‧外部連接襯墊
58‧‧‧阻焊層
58a‧‧‧開口部分
59‧‧‧表面電鍍層
60‧‧‧密封樹脂
61‧‧‧半導體元件
71‧‧‧支撐構件
72‧‧‧電鍍光阻圖案
72a‧‧‧開口部分
73‧‧‧電鍍層
74‧‧‧表面電鍍層
75‧‧‧外部連接襯墊
76‧‧‧絕緣層
78‧‧‧佈線板
81‧‧‧支撐構件
82‧‧‧電鍍光阻圖案
82a‧‧‧開口部分
83‧‧‧凹進部分
84‧‧‧表面電鍍層
85‧‧‧外部連接襯墊
86‧‧‧絕緣層
88‧‧‧佈線板
101‧‧‧外部連接襯墊
102‧‧‧絕緣層
103‧‧‧佈線
104‧‧‧襯墊
105‧‧‧通道
106‧‧‧阻焊層
107‧‧‧開口部分
108‧‧‧表面電鍍層
121‧‧‧外部連接襯墊
122‧‧‧表面電鍍層
123‧‧‧絕緣層
124‧‧‧通道
125‧‧‧佈線
126‧‧‧襯墊
131‧‧‧裂痕
圖1為用於說明在本發明之佈線板中具有小於表面電鍍層之面積的外部連接襯墊之視圖。
圖2為用於說明在小於本發明佈線板之表面電鍍層之外部連接襯墊的部分處產生於表面電鍍層與絕緣層之間的裂痕之視圖。
圖3A至圖3D為用於說明實施例1之佈線板之製造的第一視圖。
圖4A至圖4D為用於說明實施例1之佈線板之製造的第二視圖。
圖5為展示安裝有半導體元件之實施例1之佈線板的視 圖。
圖6A至圖6C為用於說明實施例2之佈線板之製造的視圖。
圖7為展示安裝有半導體元件之實施例2之佈線板的視圖。
圖8A至圖8D為用於說明實施例3之佈線板之製造的視圖。
圖9為用於說明在實施例3中所製造之佈線板的視圖。
圖10A至圖10D為用於說明實施例4之佈線板之製造的視圖。
圖11為用於說明在實施例4中所製造之佈線板的視圖。
圖12A及圖12B為用於說明在剝落實施例1中之電鍍光阻圖案之前所進行的外部連接襯墊之選擇性蝕刻的視圖。
圖13為用於說明由增層技術所製造的相關技術之佈線板之外部連接襯墊的視圖。
圖14為用於說明另一相關技術之佈線板之外部連接襯墊的視圖。
圖15為用於說明在圖14所說明之襯墊部分中產生於表面電鍍層與絕緣層之間的裂痕之視圖。
1‧‧‧外部連接襯墊
2‧‧‧表面電鍍層
3‧‧‧通道
4‧‧‧佈線
5‧‧‧襯墊
7‧‧‧絕緣層

Claims (18)

  1. 一種佈線板，其具有既定數之佈線層及各佈線層之間的絕緣層，且具有用以連接至外部電路之外部連接襯墊，該外部連接用襯墊具備有表面電鍍層；其特徵在於，上述外部連接襯墊之面積小於該表面電鍍層之面積，上述外部連接襯墊具有設有上述表面電鍍層之第1面、及其相反側之第2面，上述外部連接襯墊係埋設於具有成為佈線板表面之面及其相反側之面的最外層絕緣層中，上述外部連接襯墊所具備的上述表面電鍍層之上表面，係露出於成為上述佈線板表面之最外層絕緣層之面，設有從上述最外層絕緣層之相反側之面到達上述外部連接襯墊之第2面的通道，上述最外層絕緣層之相反側之面之上述通道的直徑，係大於上述外部連接襯墊之第2面側之上述通道的直徑，於上述外部連接襯墊之第2面連接有上述通道，於上述最外層絕緣層之相反側之面，設有具有襯墊之佈線，上述佈線之襯墊係設於與上述外部連接襯墊相對應之位置處，於上述最外層絕緣層之相反側之面，上述通道之端部係連接於上述佈線之襯墊。
  2. 如申請專利範圍第1項之佈線板，其中，上述外部連接襯墊之外周邊部分與上述表面電鍍層之外周邊部分，在 水平方向上的間隔係為0.1至5μm。
  3. 如申請專利範圍第1或2項之佈線板，其中，上述外部連接襯墊係除了上述表面電鍍層之上表面以外，埋設於上述最外層絕緣層中。
  4. 如申請專利範圍第1或2項之佈線板，其中，上述表面電鍍層之上表面係位於較上述最外層絕緣層表面凹陷處。
  5. 如申請專利範圍第1或2項之佈線板，其中，上述表面電鍍層之上表面較上述最外層絕緣層表面更突出。
  6. 如申請專利範圍第1或2項之佈線板，其中，於與該佈線板設有上述外部連接襯墊之面相反側之面，設有其他外部連接襯墊。
  7. 如申請專利範圍第1或2項之佈線板，其中，上述外部連接襯墊之材料為銅或其合金。
  8. 如申請專利範圍第1或2項之佈線板，其中，上述表面電鍍層係由Ni及Au之組合、Ni及Pd及Au之組合、Sn、或Sn及Ag之組合所形成。
  9. 一種佈線板之製造方法，該佈線板係：具有既定數之佈線層及各佈線層之間的絕緣層，且具有用以連接至外部電路之外部連接襯墊，該外部連接襯墊具備有表面電鍍層，上述外部連接襯墊之面積小於該表面電鍍層之面積，上述外部連接襯墊具有設有上述表面電鍍層之第1面、及其相反側之第2面， 上述外部連接襯墊係埋設於具有成為佈線板表面之面及其相反側之面的最外層絕緣層中，上述外部連接襯墊所具備的上述表面電鍍層之上表面，係露出於成為上述佈線板表面之最外層絕緣層之面，設有從上述最外層絕緣層之相反側之面到達上述外部連接襯墊之第2面的通道，上述最外層絕緣層之相反側之面之上述通道的直徑，係大於上述外部連接襯墊之第2面側之上述通道的直徑，於上述外部連接襯墊之第2面連接有上述通道，於上述最外層絕緣層之相反側之面，設有具有襯墊之佈線，上述佈線之襯墊係設於與上述外部連接襯墊相對應之位置處，於上述最外側絕緣層之相反側之面，上述通道之端部係連接於上述佈線之襯墊；該佈線板之製造方法之特徵在於包含有以下步驟：在支撐構件上相繼形成表面電鍍層、及面積較該表面電鍍層小之外部連接襯墊的步驟；在形成有該外部連接襯墊之支撐構件上形成既定數之絕緣層及佈線層的步驟；及移除上述支撐構件的步驟。
  10. 如申請專利範圍第9項之佈線板之製造方法，其中，上述外部連接襯墊之外周邊部分與上述表面電鍍層之外周邊部分，在水平方向上的間隔係為0.1至5μm。
  11. 如申請專利範圍第9或10項之佈線板之製造方法，其中，上述在支撐構件上相繼形成表面電鍍層及面積較該表面電鍍層小之外部連接襯墊的步驟，具有藉由蝕刻來進行使上述外部連接襯墊之面積小於表面電鍍層之面積的步驟。
  12. 如申請專利範圍第9或10項之佈線板之製造方法，其中，上述在支撐構件上形成既定數之絕緣層及佈線層的步驟，具有在上述支撐構件上以覆蓋上述外部連接襯墊之方式層壓上述最外層絕緣層的步驟，於上述移除支撐構件的步驟中，藉由從上述最外層絕緣層移除上述支持構件，而移除上述表面電鍍層之上表面，得到埋設於上述最外層絕緣層中的上述外部連接襯墊。
  13. 如申請專利範圍第9或10項之佈線板之製造方法，其中，上述在支撐構件上相繼形成表面電鍍層及面積較該表面電鍍層小之外部連接襯墊的步驟，具有在上述支撐構件上形成電鍍層並在該電鍍層上相繼形成上述表面電鍍層及外部連接襯墊的步驟，在上述移除支撐構件的步驟中，移除上述支撐構件，並且移除上述電鍍層，而得到上述表面電鍍層之上表面位於較上述最外層絕緣層表面凹陷處的外部連結襯墊。
  14. 如申請專利範圍第9或10項之佈線板之製造方法，其中，上述在支撐構件上相繼形成表面電鍍層及面積較該表面電鍍層小之外部連接襯墊的步驟，具有在上述支撐構件上形成凹部並在該凹部相繼形成上述表面電鍍層及外 部連接襯墊的步驟，在上述移除支撐構件的步驟中，得到上述表面電鍍層之上表面較上述最外層絕緣層表面更突出的外部連接襯墊。
  15. 如申請專利範圍第9或10項之佈線板之製造方法，其中，上述在支撐構件上形成既定數之絕緣層及佈線層的步驟，具有在層壓於最上層之絕緣層上形成其他外部連接襯墊的步驟。
  16. 如申請專利範圍第9或10項之佈線板之製造方法，其中，上述在支撐構件上形成既定數之絕緣層及佈線層的步驟係具有：以將上述外部連接襯墊覆蓋於上述支撐構件上之方式層壓上述最外層絕緣層的步驟；及在上述最外層絕緣層形成到達上述外部連接襯墊之第2面之通道，並且在該最外層絕緣層上形成與上述通道連接之佈線層的步驟。
  17. 如申請專利範圍第9或10項之佈線板之製造方法，其中，上述外部連接襯墊之材料為銅或其合金。
  18. 如申請專利範圍第9或10項之佈線板之製造方法，其中，上述表面電鍍層係由Ni及Au之組合、Ni及Pd及Au之組合、Sn、或Sn及Ag之組合所形成。
TW097119820A 2007-05-30 2008-05-29 佈線板及其製造方法 TWI458052B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007143340A JP5101169B2 (ja) 2007-05-30 2007-05-30 配線基板とその製造方法

Publications (2)

Publication Number Publication Date
TW200847348A TW200847348A (en) 2008-12-01
TWI458052B true TWI458052B (zh) 2014-10-21

Family

ID=40087916

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097119820A TWI458052B (zh) 2007-05-30 2008-05-29 佈線板及其製造方法

Country Status (5)

Country Link
US (2) US8357860B2 (zh)
JP (1) JP5101169B2 (zh)
KR (1) KR101376265B1 (zh)
CN (1) CN101315917B (zh)
TW (1) TWI458052B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
JP5306789B2 (ja) * 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2010161136A (ja) * 2009-01-07 2010-07-22 Panasonic Corp 半導体装置及びその製造方法
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法
CN102045939B (zh) * 2009-10-19 2014-04-30 巨擘科技股份有限公司 柔性多层基板的金属层结构及其制造方法
JP5479073B2 (ja) * 2009-12-21 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
US8581388B2 (en) * 2009-12-28 2013-11-12 Ngk Spark Plug Co., Ltd Multilayered wiring substrate
JP5711472B2 (ja) * 2010-06-09 2015-04-30 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置
JP5502624B2 (ja) * 2010-07-08 2014-05-28 新光電気工業株式会社 配線基板の製造方法及び配線基板
CN103181246A (zh) * 2010-10-26 2013-06-26 株式会社村田制作所 复合基板、模块、复合基板的制造方法
TWI475935B (zh) * 2011-07-08 2015-03-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
TWI495051B (zh) * 2011-07-08 2015-08-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
TWI463925B (zh) * 2011-07-08 2014-12-01 Unimicron Technology Corp 封裝基板及其製法
JP5795225B2 (ja) 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
TWI557855B (zh) * 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
KR20130141927A (ko) * 2012-06-18 2013-12-27 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
WO2014141492A1 (ja) * 2013-03-11 2014-09-18 日本碍子株式会社 回路基板
JP6250943B2 (ja) * 2013-03-28 2017-12-20 京セラ株式会社 配線基板
JP5906264B2 (ja) * 2014-02-12 2016-04-20 新光電気工業株式会社 配線基板及びその製造方法
JP2016039290A (ja) * 2014-08-08 2016-03-22 イビデン株式会社 プリント配線板および半導体パッケージ
US9603247B2 (en) * 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer
US9704735B2 (en) * 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
JP2016162835A (ja) * 2015-02-27 2016-09-05 イビデン株式会社 多層配線板
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP2017045820A (ja) * 2015-08-26 2017-03-02 京セラ株式会社 集合基板
KR101706470B1 (ko) * 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
US9691699B2 (en) * 2015-11-03 2017-06-27 Unimicron Technology Corp. Circuit structure and method for manufacturing the same
US10249561B2 (en) * 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
KR102689105B1 (ko) * 2016-09-30 2024-07-29 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN108834336B (zh) * 2018-08-27 2019-11-29 生益电子股份有限公司 一种pcb的制作方法
CN114080088B (zh) * 2020-08-10 2024-05-31 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
TWI743970B (zh) * 2020-08-28 2021-10-21 巨擘科技股份有限公司 多層基板表面處理層結構及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200303588A (en) * 2001-12-26 2003-09-01 Hitachi Ltd Semiconductor device and its manufacturing method
US20060121719A1 (en) * 2004-12-01 2006-06-08 Shinko Electric Industries Co., Ltd. Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480503A (en) * 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
JP3401102B2 (ja) * 1994-12-21 2003-04-28 株式会社日立製作所 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
KR20080024239A (ko) * 1998-09-17 2008-03-17 이비덴 가부시키가이샤 다층빌드업배선판
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2000299337A (ja) * 1999-04-13 2000-10-24 Fujitsu Ltd 半導体装置及びその製造方法
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
JP2002190549A (ja) 2000-10-03 2002-07-05 Sumitomo Bakelite Co Ltd 多層配線板および多層配線板の製造方法
US6988312B2 (en) 2001-10-31 2006-01-24 Shinko Electric Industries Co., Ltd. Method for producing multilayer circuit board for semiconductor device
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
JP2004228226A (ja) 2003-01-21 2004-08-12 Gisei Rin 集積回路パッケージキャリア
JP3981089B2 (ja) * 2004-02-18 2007-09-26 株式会社東芝 半導体装置とその製造方法
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
US7488896B2 (en) * 2004-11-04 2009-02-10 Ngk Spark Plug Co., Ltd. Wiring board with semiconductor component
CN100424842C (zh) * 2004-11-17 2008-10-08 日本特殊陶业株式会社 布线基板的制造方法
WO2006064863A1 (ja) * 2004-12-17 2006-06-22 Ibiden Co., Ltd. プリント配線板
JP2006181257A (ja) 2004-12-28 2006-07-13 Kigyo Kumiai Sequential Digit 歯科治療器具の消音化システム
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP5021472B2 (ja) * 2005-06-30 2012-09-05 イビデン株式会社 プリント配線板の製造方法
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
CN101507373A (zh) 2006-06-30 2009-08-12 日本电气株式会社 布线板、使用布线板的半导体器件、及其制造方法
TWI370530B (en) * 2008-05-21 2012-08-11 Advanced Semiconductor Eng Semiconductor package having an antenna

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200303588A (en) * 2001-12-26 2003-09-01 Hitachi Ltd Semiconductor device and its manufacturing method
US20060121719A1 (en) * 2004-12-01 2006-06-08 Shinko Electric Industries Co., Ltd. Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure

Also Published As

Publication number Publication date
JP5101169B2 (ja) 2012-12-19
CN101315917B (zh) 2012-01-04
KR20080106013A (ko) 2008-12-04
CN101315917A (zh) 2008-12-03
JP2008300507A (ja) 2008-12-11
US9258899B2 (en) 2016-02-09
TW200847348A (en) 2008-12-01
US8357860B2 (en) 2013-01-22
US20080298038A1 (en) 2008-12-04
US20130097856A1 (en) 2013-04-25
KR101376265B1 (ko) 2014-03-21

Similar Documents

Publication Publication Date Title
TWI458052B (zh) 佈線板及其製造方法
US9198290B2 (en) Wiring substrate, method of manufacturing the same, and semiconductor device
JP5339928B2 (ja) 配線基板及びその製造方法
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
JP4052915B2 (ja) 回路装置の製造方法
US8183467B2 (en) Wiring board and method of producing the same
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
JP2006196860A (ja) 半導体パッケージ及びその製造方法
JP2011527830A (ja) 導体間隙が縮小された超小型電子相互接続素子
US20150008021A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2005286057A (ja) 回路装置およびその製造方法
JP2016021535A (ja) プリント配線板およびその製造方法
JP4769056B2 (ja) 配線基板及びその製法方法
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20040027346A (ko) 회로 장치의 제조 방법
KR100639737B1 (ko) 회로 장치의 제조 방법
CN1059982C (zh) 制造集成电路封装电路板的方法
JP7539820B2 (ja) 配線基板及び半導体装置
JP5550102B2 (ja) 電子部品
JP5779970B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4736762B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP5511922B2 (ja) 配線基板とその製造方法
JP4073294B2 (ja) 回路装置の製造方法
US20220013448A1 (en) Wiring substrate and method for manufacturing wiring substrate
JP4580752B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent