[go: up one dir, main page]

TWI457984B - 應變層的鬆弛方法 - Google Patents

應變層的鬆弛方法 Download PDF

Info

Publication number
TWI457984B
TWI457984B TW098126447A TW98126447A TWI457984B TW I457984 B TWI457984 B TW I457984B TW 098126447 A TW098126447 A TW 098126447A TW 98126447 A TW98126447 A TW 98126447A TW I457984 B TWI457984 B TW I457984B
Authority
TW
Taiwan
Prior art keywords
layer
strained material
low viscosity
substrate
material layer
Prior art date
Application number
TW098126447A
Other languages
English (en)
Other versions
TW201023249A (en
Inventor
Fabrice Letertre
Carlos Mazure
Michael R Krames
Melvin B Mclaurin
Nathan F Gardner
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP08290757A external-priority patent/EP2151856A1/en
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201023249A publication Critical patent/TW201023249A/zh
Application granted granted Critical
Publication of TWI457984B publication Critical patent/TWI457984B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

應變層的鬆弛方法
本發明係有關應用於製造半導體裝置的應變層及順應基材的領域，該等半導體裝置係有用於電子、光電、光伏打領域且，特別是，有關藉由順應基材使應變異質磊晶膜鬆弛。
藉由異質磊晶法將薄膜長在基材上為半導體技術的重要製造步驟。例如，當天然塊狀基材無法取得或太昂貴時，有用的材料經常藉由異質磊晶法形成在晶種基材上。在發光半導體裝置或太陽能電池的領域中必需將III/N材料的異質磊晶膜長在像是藍寶石或SiC的基材上。然而，藉由異質磊晶法將材料形成在與材料的晶格係數和熱膨脹係數相比具有不同晶格係數和不同熱膨脹係數的基材上時，錯合壓縮或拉伸應變及位錯和裂痕的相應產生將引起對於材料品質的不利效應。因此，藉由異質磊晶法形成具有有限厚度的材料膜以致無論裂痕或位錯均不會發生於此材料中。將此等異質磊晶膜轉移至另一基材之後，這些膜可，例如，供用於電子及光電、光伏打應用所用的層之磊晶生長。然而，薄異質磊晶膜由於晶格參數不配而造成應變且磊晶生長或隨後步驟的品質將會變差。
然而，目前用於低黏度層上的應變異質磊晶膜的鬆弛之方法經常沒顯示有關抑制扭曲(buckling)、裂痕形成等等方面的令人滿意的結果，且幾乎無法達到完全的平面內鬆弛。因此，本發明潛在的問題在於提供將基材上方所形成的應變層完全或幾乎完全鬆弛的方法，該方法能避免或至少減輕上述缺陷。
上述問題係藉由如申請專利範圍第1項的應變材料層的鬆弛方法來解決。該方法包含下列步驟
將包含第一順應材料的第一低黏度層沈積在該應變材料層之一面上；將包含第二順應材料的第二低黏度層沈積在該應變材料層之另一面上以形成第一夾層結構；及對該第一夾層結構施予熱處理以便造成該第一及該第二低黏度層的回流，藉以至少局部鬆弛該應變材料層。
該措辭“低黏度”係用以表示在熱處理的期間由此所指定的層的順應性及變形能力(也可參見下文的討論)。特別是，在高於玻璃轉移溫度的溫度下的熱處理造成該第一及該第二低黏度層的若干回流(塑性變形，例如，由於若干玻璃轉移所引起)，藉以彈性地鬆弛該應變材料層。在該應變材料層的兩側提供低黏度層能將此應變材料層自由移置而且，特別是，必要的話，完全鬆弛而不會形成缺陷。完全鬆弛可經由熱處理程序的溫度和期間的適當選擇而達到。
一第一基材可在對該夾層施行熱處理的步驟之前被接合於該第一及該第二低黏度層中之其一。此第一基材可有益地用於從一晶種基材轉移，該應變材料層係事先以異質磊晶長在該晶種基材上。再者，一第二基材可在熱處理步驟之前被接合於該第一及該第二低黏度層中之另一者以形成第二夾層結構，該第二夾層結構包含二基材、二低黏度層及該應變材料層。
包含該第一及該第二基材(其可由，例如，藍寶石或一些Si化合物構成)的第二夾層結構提供能夠可靠地防止該應變材料層在該鬆弛熱處理的期間扭曲的優點。事實上，該第一及該第二基材在熱處理的期間扮作幾乎無比堅硬的機械堅硬物，該熱處理抑制或顯著降低表面扭曲而且能讓該應變材料層的大部分橫向鬆弛。該等基材在熱處理的期間膨脹也可能參與該應變材料的鬆弛。
較佳地，該第一及該第二基材係由相同材料或至少由類似熱膨脹係數的材料構成以避免該第二夾層結構可能由於該應變材料層兩側顯著不同的膨脹而在熱處理的期間折斷的風險。該等基材的材料及厚度可有益地被選擇使得熱膨脹係數之間的失配效應在回流溫度下夠低使得該第二夾層結構在加熱的期間具有機械穩定性以限制該等基材分解、龜裂或分裂的風險。基材的熱膨脹係數可能在此回流溫度下相差不大於20%，較佳為不大於10%且又更佳為不大於5%。舉例來說，該第一及第二基材可選自Si/SiC、GaAS/Ge、SiC/AlN或GaN/AlN中之一對。
代替接合一第二基材以達到該第二夾層結構，也可將一些(機械)壓力施於該應變材料層以避免或減弱可能在熱處理的期間形成的翹曲(也可參見下文對照圖4及5的說明)。因此，根據取代接合該第二基材的另一實例，此方法包含在至少部分熱處理的期間將一機械壓力，特別是，藉由活塞，以垂直於該應變材料層的面施於該第一及第二低黏度層中之另一者(該第一基材並未接合的低黏度層)。此壓力可以不均勻的方式橫越該應變材料層施與，特別是，使得此壓力從該第一及第二低黏度層中之另一者的一側線性變化至另一側或在中央比邊緣更高。
施加單軸壓力將提高與該應變材料層向該基材的名義平面(平行於上述該應變材料層的面)外彎曲有關的能量而且防止穩定的翹曲模式。比起未施與單軸壓力的情況相比，任何的確仍存在於該應變材料層中的翹曲均具有較小的振幅及較長的波長。藉以，顯著提高了AlInGaN膜，舉例來說，其後可經由磊晶生長沈積者，的光電品質(由於空間不均勻性)。
一單軸壓力可透過機械手段，例如與活塞，或與另一半導體晶圓，或與被活塞壓縮的氣體或液體直接接觸，施於該應變材料層。此壓力可於夠低的溫度下施與使得該應變材料層不會翹曲。此結構可被加熱至當此壓力施與時該BPSG(或低黏度層)會流動的溫度。為了將翹曲的振幅最小化，或提高波長，可使該壓力的量級、施與壓力時的速率、提高晶圓溫度的速率及高溫高壓應用的期間最適化。等翹曲形成之後，也可於高溫下施加壓力。
此壓力可受到精確控制使得其以不均勻的方式橫越該結構施與。舉例來說，壓力可從一側線性變化至另一側，或在中央較高且在邊緣較低。這可利用具有楔形或圓形斷面的活性施與此壓力。因此，抑制翹曲可被進一步適化。
要注意的是在壓力係經由一低黏度層藉由活塞施於該應變材料層的情況中，該低黏度層可被沈積在該活塞而非該應變材料層上。在任何情況中較佳為該應變材料層的特定表面及/或活塞表面或被施於該應變材料層表面的堅硬物表面相當粗糙(例如，在1乘1微米描測時具有高於1nm的粗糙度)以避免該低黏度層與該應變材料層之間的強力接合。因此，經此熱處理之後該活塞與此低黏度層可輕易從該鬆弛應變材料層被移除。該活塞與該應變材料層之間所提供的低黏度層特別用以避免該活塞(或等效機具)與該應變材料層之間的摩擦而且促成該應變材料層的鬆弛。
根據另一實例此壓力可直接施於該應變材料層而不需經由一低黏度層傳遞。或者，可在該應變材料層舖設一堅硬物，例如，晶圓，而且將此壓力施於該堅硬物且藉以在熱處理的期間施於該應變材料層。
根據一具體實施例，此處所揭示的方法也包含在對該夾層施行熱處理之後分開該第一及第二基材之至少其一與其所接合的低黏度層以曝露出該應變材料層之至少一表面。此曝露的表面可隨後用於進一步的處理。特別是，其可用於有用於製造電子或光電半導體裝置或太陽能電池的層之磊晶。
再者，該應變材料層可在熱處理之前圖案化藉以形成經由間隙分隔開的應變材料島。該應變材料層的島的形成進一步促成該鬆弛處理。該等應變材料島的外形原則上為任意的而且為求容易製造可選為圓形、方形或矩形。由於提供了二覆蓋該等應變材料島的二主要表面的低黏度層，使得與此技藝中使用明顯較小的島的情況相比，有十分之幾毫米，例如，約0.5mm，或更大的橫向尺寸可供該等島選用而不會強烈影響此鬆弛效果。
根據另一實例，該應變材料層係於沈積該第二低黏度層之前被圖案化，或該應變材料層及該第二低黏度層二者均於該第二低黏度層沈積在該應變材料層上之後被圖案化。因此該等應變材料島的形成可在該應變材料層轉移至該第一基材之後及在該第二低黏度層被沈積在該應變材料上之前進行，或溝槽(間隙)係穿透該第二低黏度層及該應變材料層形成，在彼情況中對該第二基材的接合包括該等島結構的接合而且間隙係維持於該接合結構中。在各個情況中，該第一低黏度層也可被局部或完全蝕刻。這些間隙可有利於熱處理之後達到一完全鬆弛應變材料層。
該第一及/或該第二低黏度層可以各自為一順應材料層的埋入氧化物層的形態沈積。此外，該應變材料層上可沈積一SiO2 層或未摻雜的矽玻璃或一SiN層以改善該低黏度層對該應變材料層的黏附力。
根據一特別有用的實例，該應變材料層包含或由InGaN構成，該InGaN可用於製造，例如，LEDs及太陽能電池。然而，應該要注意的是InGaN僅代表該應變材料層材料之一實例。事實上，該應變材料層可，例如，包含或由III/N材料、極性、半極性或非極性，選自二元、三元或四元的合金構成。
該第一及/或該第二低黏度層可包含或由硼磷矽酸鹽玻璃(BPSG)或包含硼或磷的SiO2 -化合物構成以造成被加熱至高於該玻璃轉移溫度時的回流所引起的應變材料層的彈性鬆弛。熱處理係有益地於至少800℃，特別是，至少850℃的溫度下進行，以便分別使該應變材料層或該等應變材料島能完全鬆弛而沒有實質扭曲。後文中該措辭“應變材料”表示該應變材料層或由該應變材料層所形成的島。
當對該第二夾層結構施以此熱處理時，可利用介於850℃至950℃，特別是，900℃至950℃，的退火溫度以便造成該順應材料的高速(快速)回流，因為該應變材料被該第一及第二基材封端且掩蔽且，因此，即使在此高溫下也能防止該應變材料層的損壞。
為了達到夠高速的回流(塑性變形)，該第一及/或第二低黏度層較佳可包含數重量%的硼，但是少於5重量%的硼，特別是，少於4重量%的硼以保證於850℃至950℃的高退火溫度下充分的回流但是於該鬆弛應變材料上磊晶生長所涉及的較低溫度(約800℃)下充分的機械剛性(參見下文說明)。此外，磷可存在1至3重量%，特別是，2至3重量%。
在上述本文所揭示的應變材料層的鬆弛方法的實例中，在將該第一低黏度層(其係該第一順應材料)沈積在該應變材料層上的步驟之前，可先將該應變材料層，特別是，應變的InGaN層，長在被沈積在一支撐基材上之具有GaN層的塊狀或複合晶種基材上，而且在將該第二低黏度層(其係該第二順應材料)沈積於該應變材料層上以供接合於該第二基材而形成該第二夾層結構之前，該應變材料層可從該晶種基材被分開而且經由該第一低黏度層接合於該第一基材。從該晶種基材分開應變層可經由SMART CUT技術、蝕刻、雷射剝離(laser lift off)技術或任何其他適合的方法進行。因此，被轉移至該第一基材之以異質磊晶方式生長的應變材料層可依據本發明有效地加以鬆弛。
在極性應變材料，例如III/N材料(舉例來說c-平面InGaN材料)的情況中，本發明具有能輕易選擇經由分開該第一或該第二基材所釋出的InGaN材料面的優點。因此，可在鬆弛步驟之後以InGaN材料的Ga面形態釋出III-極性面，其特別適用於隨後的磊晶生長。
再者，該第一低黏度層及/或該第二低黏度層可包含適用於吸收電磁輻射的吸收層以藉由此技藝中習知的雷射剝離法促成熱處理之後的分開。吸收電磁輻射的材料可為舉例來說SiN或其他氮化物化合物，例如GaN及相關化合物。
在提供吸收層的情況中，較佳可將該第一低黏度層的吸收層配置於該第一低黏度層與該第一基材的界面及/或將該第二低黏度層的吸收層配置於該第二低黏度層與該第二基材的界面以避免該至少局部鬆弛應變材料層的損壞。
在此所揭示以實質上沒有扭曲的彈性鬆弛模式鬆弛一應變材料層的方法可有益地用於製造用於電子、光伏打或光電應用的半導體裝置。因此，提供一種製造半導體裝置的方法，其包含形成如上述實例中之其一之至少局部鬆弛應變材料，且另外包含在至少該第一基材與該第一低黏度層一起或該第二基材與該第二低黏度層一起移除之後，將材料層以磊晶或均質磊晶的方式生長在該所形成的至少局部鬆弛應變材料，特別是，至少局部鬆弛應變材料島上。
另外，在應變材料層至少局部鬆弛之後提供一夾層結構，特別是該至少局部鬆弛應變層係於InGaN中而且基材係於藍寶石中。
在InGaN中的應變材料島及二低黏度層中的溝槽至少局部鬆弛之前及之後提供一夾層結構，特別是，該鬆弛應變層係於InGaN中而且該二基材係於藍寶石中或於矽中。
再者，提供一種夾層結構，其依此順序包含一第一基材；一第一低黏度層；一應變材料層；一第二低黏度層；一第二基材；其中將該應變材料層及該第二低黏度層圖案化為經由間隙分隔開的島，而且該第一及該第二低黏度層具有於高於該第一及該第二低黏度層的玻璃轉移溫度的溫度下回流的性質。
如根據本發明之一實施例的圖1所示，代表一夾層結構的多層堆疊體係形成且施以熱處理(由箭頭指示)。此夾層結構包含一第一基材1、一第一硼磷矽酸鹽玻璃層2、一應變材料層3、一第二硼磷矽酸鹽玻璃層4及一第二基材5。因此，特別是，藉由二低黏度順應硼磷矽酸鹽玻璃層2及4夾住該應變材料層3。
該二低黏度順應硼磷矽酸鹽玻璃層2及4能使該應變材料層3可靠完全的彈性鬆弛，而且該二基材，其在本實施例中可為藍寶石基材，扮作堅硬物以避免該應變材料層3的明顯扭曲。
在本實施例中，該應變材料層3可為一c-平面的InGaN膜，該膜係以異質磊晶的方式長在被沈積在某支撐基材上的GaN晶種層上，而且藉由該第一硼磷矽酸鹽玻璃層2轉移至該第一基材1。該InGaN膜可包含0.5至30莫耳%的銦而且該InGaN膜的厚度可選自10至300nm。較佳地，就約100nm的該膜厚度來看該InGaN膜包含約5至7莫耳%的銦。
為了加強該應變材料層3與該第一硼磷矽酸鹽玻璃層2之間的黏附力，可在該第一硼磷矽酸鹽玻璃層2沈積之前將厚度10至100nm的SiO2 層沈積在該應變材料層3，例如，該InGaN膜上。等轉移至該第一基材1之後，將該第二硼磷矽酸鹽玻璃層4沈積在該應變材料層3的自由表面上，亦即，該InGaN膜的N面上。再者，SiN膜可在該第二硼磷矽酸鹽玻璃層4沈積之前形成在該InGaN膜的N面上以改善黏附力。將該第二基材接合於該第二硼磷矽酸鹽玻璃層4。
二硼磷矽酸鹽玻璃層可由相同材料形成以避免熱處理期間的不同回流性質在該應變材料層3上造成的應力或其他不對稱影響。該第一及第二硼磷矽酸鹽玻璃層2及4可包含4至5重量%的硼而且可適當地具有0.5微米至數微米的厚度。分別的硼磷矽酸鹽玻璃層2及4選用的厚度越大，就能達到該應變材料層3越快的鬆弛。
圖1中所示的夾層結構係於約800℃至950℃的溫度下退火。預期於此等可運用的高溫下該順應材料將快速回流，因為該InGaN膜受到該第一及第二基材1及5所保護。
考慮，例如，一1%應變的InGaN膜(亦即長成的InGaN膜與被其長在上面的GaN晶種層之間的晶格失配約1%)。有關此情況，1mm2 的樣品總共必須側向延伸10微米以達到完全鬆弛的狀態。這能經由圖1中所示的夾層結構於超過850℃的溫度之熱處理達到而不會造成該鬆弛應變材料層3任何明顯的扭曲。
根據其他實施例，藉著在該層中蝕刻溝槽(間隙)而將該應變材料層3圖案化，藉以形成應變材料島。在圖2所示的夾層結構中，圖1的連續應變材料層3係被蝕刻而在該第二硼磷矽酸鹽玻璃層4沈積之前形成溝槽。等該第二硼磷矽酸鹽玻璃層4沈積在該應變材料上之後，該第二硼磷矽酸鹽玻璃層4將完全填滿該等溝槽。除了該應變材料層3的圖案化步驟以外，該夾層結構的製造方法與參照圖1所述的方法相同。
圖3中顯示多層堆疊體的另一實施例，其包含一應變材料層，該應變材料層能在熱處理的期間藉由順應材料而被鬆弛。在此實施例中，該第二硼磷矽酸鹽玻璃層4係沈積在圖1的連續應變材料層3上，而且隨後該第二硼磷矽酸鹽玻璃層4及該應變材料層3二者係藉由蝕刻溝槽或間隙6而加以圖案化。該硼磷矽酸鹽玻璃層2也可根據使該應變材料鬆弛的能力而予以局部或完全蝕刻。除了此蝕刻處理以外，再者，該夾層結構的製造方法與參照圖1所述的方法相同。與圖2所示的實施例作比較，該等應變材料島3的鬆弛並未受到任何填入該等溝槽的第二硼磷矽酸鹽玻璃層4的材料所妨礙。
等圖1的應變材料層3或圖2和3所示的應變材料島鬆弛之後，亦即等熱處理終止且該夾層結構冷卻下來之後，該第一基材1及該第一硼磷矽酸鹽玻璃層2可被分開以便取得該鬆弛應變的InGaN膜(島)的Ga面，其可用於，舉例來說，InGaN層的(均質)磊晶生長。
有益地，該第二硼磷矽酸鹽玻璃層2的硼含量係稍低於4至5重量%以便能在高於850℃的溫度時的熱處理期間達到夠高速的回流(塑性變形)但是同時於該磊晶生長所涉及的溫度，例如約800℃，下提供充分的剛性。
此磊晶術可利用與圖1至3的鬆弛應變材料3(大約)相同銦含量之鬆弛的InGaN材料來進行。根據該InGaN晶種層的結晶性品質，可獲得在該鬆弛應變材料3上具有約5‧105 至5‧109 cm2 的位錯密度及1至3微米的厚度之磊晶生長層。
根據與圖3所示的實施例不同的替代具體實施例，可在二層2及4中提供溝槽而且就鬆弛步驟的觀點來看又更佳。也可局部蝕刻該第二硼磷矽酸鹽玻璃層2。
圖4中舉例說明此處所揭示的發明性方法的另一實施例。如同參照圖1所述的具體實施例中，代表一夾層結構的多層堆疊體係形成且施以熱處理(由箭頭指示)。然而，該夾層結構僅依此順序包含一第一基材1、一第一硼磷矽酸鹽玻璃層2及一應變材料層3。在熱處理的期間藉由某壓力裝置7(例如，活塞7，或朝向舖在該應變材料層3上的堅硬物或加壓氣體或液體之活塞7)將一機械壓力施於該應變材料層3。
如圖5中所示，另一硼磷矽酸鹽玻璃層8可被沈積在該應變材料層3上或一活塞7上或舖在該應變材料層3上的堅硬物上，例如，一晶圓可經過該硼磷矽酸鹽玻璃層8舖在該應變材料層3上，而且該活塞7經由另一硼磷矽酸鹽玻璃層8及/或該堅硬物對該應變材料層3施壓。該硼磷矽酸鹽玻璃層8可在對該應變材料層3施壓之前選擇性地沈積在該活塞7而非該應變材料層3上。與接合於第一基材的表面相反的應變材料層3的表面及/或該活塞7的表面及/或被施於該應變材料層3的堅硬物的表面可被供以相當粗糙的表面，例如在1乘1微米描測時高於1nm的粗糙度以促成熱處理之後的分開。再者，為了精確控制壓力的施與，較佳可利用具有楔形或圓形斷面的活塞7。
在任何情況中，熱處理的期間在該應變材料層3中的翹曲形成均得以藉由此壓力裝置7施與壓力而可靠地予以抑制。
所有先前所討論的具體實施例並非試圖成為限制而是當作舉例說明本發明的特徵及優點的實施例。咸瞭解一部分或全部上述特徵也可以不同方式合併。
1．．．第一基材
2．．．第一硼磷矽酸鹽玻璃層
3．．．應變材料層
4．．．第二硼磷矽酸鹽玻璃層
5．．．第二基材
6．．．間隙
7．．．壓力裝置
8．．．硼磷矽酸鹽玻璃層
本發明的額外特徵及優點將對照圖形作說明。在此說明內容中，引用後附的圖形，其意味舉例說明本發明的較佳具體實施例。咸瞭解此等具體實施例並非代表本發明的全部範圍。
圖1舉例說明本發明的應變材料層鬆弛方法的實施例，其包含下列步驟：形成包含一硼磷矽酸鹽玻璃在該InGaN的應變材料層上方及下方且接合至分別基材的夾層結構，以及對該夾層結構施以熱處理。
圖2舉例說明本發明的應變材料層鬆弛方法的另一實施例，其中該應變材料層係圖案化藉以形成島及被一順應材料層填滿的溝槽。
圖3舉例說明本發明的應變材料層鬆弛方法的另一實施例，其中該應變材料層係圖案化藉以形成島及開放的間隙。
圖4舉例說明本發明的應變材料層鬆弛方法的實施例，其中在熱處理的期間藉由某壓力裝置將外部機械壓力施於該應變材料層。
圖5舉例說明本發明的應變材料層鬆弛方法的實施例，該應變材料層與圖4所示的應變材料層相當但是裝備一硼磷矽酸鹽玻璃層或一堅硬物以傳遞所施加的壓力。
1．．．第一基材
2．．．第一硼磷矽酸鹽玻璃層
3．．．應變材料層
4．．．第二硼磷矽酸鹽玻璃層
5．．．第二基材

Claims (18)

  1. 一種應變材料層的鬆弛方法，其包含於沈積在一支撐基材上的一晶種基材上成長一應變材料層；將一第一低黏度層沈積在該應變材料層之一面上；將一第一基材接合於該第一低黏度層，及從該晶種基材分開該應變材料層，於是露出該應變材料層的另一面；將一第二低黏度層沈積在該應變材料層之另一面上；將一第二基材接合於該第二低黏度層以形成一夾層結構；及於高於該第一及第二低黏度層的玻璃轉移溫度的溫度下對該夾層結構施予熱處理以便造成該第一及該第二低黏度層的回流，藉以至少局部鬆弛該應變材料層。
  2. 如申請專利範圍第1項之方法，其中該第一及該第二基材係由相同材料或由熱膨脹係數彼此相差少於20%，特別是，少於10%的材料構成。
  3. 如申請專利範圍第1項之方法，其另外包含在對該夾層施行熱處理之後分開該第一及第二基材之至少其一與其所接合的低黏度層，以曝露出該至少局部鬆弛應變材料層之至少一表面。
  4. 如前述申請專利範圍中任一項之方法，其另外包含在熱 處理之前將該應變材料層圖案化，藉以形成由空隙分隔開的應變材料島，特別是，具有大於0.5mm的橫向尺寸。
  5. 如申請專利範圍第4項之方法，其中在沈積該第二低黏度層之前將該應變材料層圖案化或在將該第二低黏度層沈積在該應變材料層上之後將該應變材料層及該第二低黏度層圖案化。
  6. 如申請專利範圍第1項之方法，其中該應變材料層包含或由III/N材料，特別是InGaN構成。
  7. 如申請專利範圍第1項之方法，其中該第一及/或該第二低黏度層包含或由硼磷矽酸鹽玻璃(BPSG)或包含硼或磷的SiO2 -化合物構成。
  8. 如申請專利範圍第1項之方法，其中該熱處理係於至少800℃，特別是，至少850℃的溫度下進行。
  9. 如申請專利範圍第1項之方法，其中該第一及/或第二低黏度層包含少於5重量%的硼，特別是，少於4重量%的硼。
  10. 如申請專利範圍第1項之方法，其中該第一低黏度層及/或該第二低黏度層包含適用於分開該第一及/或該第二 基材的吸收層。
  11. 一種製造半導體裝置的方法，其包含形成如前述申請專利範圍任一項之至少局部鬆弛應變材料，且另外包含將材料層，特別是應用於LEDs、雷射或光伏打領域的作用層，以磊晶的方式生長在該所形成的至少局部鬆弛應變材料上。
  12. 如申請專利範圍第11項之方法，其中該至少局部鬆弛的材料為極性III-N材料且其中該以磊晶的方式生長的層係於III-面極性上進行。
  13. 一種應變材料層的鬆弛方法，其包含將一第一低黏度層沈積在該應變材料層之一面上；將一第二低黏度層沈積在該應變材料層之另一面上以形成第一夾層結構；及對該第一夾層結構施予熱處理以便造成該第一及該第二低黏度層的回流，藉以至少局部鬆弛該應變材料層；該方法進一步包含在對該夾層施行熱處理的步驟之前將一第一基材接合於該第一及該第二低黏度層中之其一；及在至少部分熱處理的期間將一機械壓力，特別是，藉由活塞，施於該第一及第二低黏度層中之另一者，該壓力與該應變材料層的面垂直。
  14. 如申請專利範圍第13項之方法，其中該壓力係不均勻地橫越該第一夾層結構施與，特別是，使得此壓力從該第一及第二低黏度層中之另一者的一側線性變化至另一側或在中央比邊緣更高。
  15. 一種應變材料層的鬆弛方法，其包含將一第一低黏度層沈積在該應變材料層之一面上；將一第二低黏度層沈積在該應變材料層之另一面上以形成第一夾層結構；及對該第一夾層結構施予熱處理以便造成該第一及該第二低黏度層的回流，藉以至少局部鬆弛該應變材料層；其中沈積該第二低黏度層的步驟a)被省略，且將一第一基材接合於該第一低黏度層，而且該方法另外包含將一機械壓力，特別是，藉由活塞，施於與接合該第一低黏度層的表面相反的應變材料層表面，而且其中在至少部分熱處理的期間將該機械壓力垂直施於該應變材料層的面；或b)被以下所取代，將一低黏度層沈積在堅硬物，特別是配置於該應變材料層另一面上的晶圓，的至少一表面上，且將該基材被接合於該第一低黏度層，而且該方法另外包含將一機械壓力，特別是，藉由活塞，施於與接附於該應變材料層的表面相反的堅硬物表面，而且在至少部分熱處理的期間垂直施於該應變材料層的面。
  16. 如申請專利範圍第13或14項之方法，其中與接合於第一基材的表面相反的應變層表面及/或該活塞表面，及/或施於該應變材料的堅硬物表面在1乘1微米描測時具有高於1nm的粗糙度。
  17. 如申請專利範圍第15項之方法，其中與接合於第一基材的表面相反的應變層表面及/或該活塞表面，及/或施於該應變材料的堅硬物表面在1乘1微米描測時具有高於1nm的粗糙度。
  18. 一種夾層結構，依序包含：一第一基材；一第一低黏度層；一應變材料層；一第二低黏度層；及一第二基材；其中該應變材料層及第二低黏度層被圖案化形成由空隙分隔開的島，及該第一及第二低黏度層具有在高於該第一及第二低黏度層的玻璃轉移溫度的溫度下回流的性質。
TW098126447A 2008-08-06 2009-08-05 應變層的鬆弛方法 TWI457984B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP08290757A EP2151856A1 (en) 2008-08-06 2008-08-06 Relaxation of strained layers
EP09290577 2009-07-21

Publications (2)

Publication Number Publication Date
TW201023249A TW201023249A (en) 2010-06-16
TWI457984B true TWI457984B (zh) 2014-10-21

Family

ID=41600799

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098126447A TWI457984B (zh) 2008-08-06 2009-08-05 應變層的鬆弛方法

Country Status (7)

Country Link
US (2) US20110143522A1 (zh)
EP (1) EP2324493B1 (zh)
JP (1) JP5582617B2 (zh)
KR (1) KR101227580B1 (zh)
CN (2) CN103123895B (zh)
TW (1) TWI457984B (zh)
WO (1) WO2010015401A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
US8536022B2 (en) * 2010-05-19 2013-09-17 Koninklijke Philips N.V. Method of growing composite substrate using a relaxed strained layer
FR2973157B1 (fr) * 2011-03-25 2014-03-14 Soitec Silicon On Insulator Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
JP7053055B2 (ja) * 2017-03-17 2022-04-12 ソイテック 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用
WO2019163646A1 (ja) * 2018-02-23 2019-08-29 株式会社カネカ 太陽電池の製造方法
FR3091005B1 (fr) * 2018-12-21 2021-01-29 Soitec Silicon On Insulator Substrat de croissance et procede de fabrication d’un tel substrat

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004502298A (ja) * 2000-06-28 2004-01-22 アドバンスド．テクノロジー．マテリアルス．インコーポレイテッド オプトエレクトロニクスデバイスおよびエレクトロニクスデバイス用窒化アルミニウム、インジウム、ガリウム（（Ａｌ，Ｉｎ，Ｇａ）Ｎ）自立基板のエピタキシー品質（表面凹凸および欠陥密度）の改良を実現する方法
WO2004077552A1 (en) * 2003-02-28 2004-09-10 S.O.I.Tec Silicon On Insulator Technologies Relaxation of a thin layer after its transfer
JP2006186382A (ja) * 2006-01-27 2006-07-13 Toshiba Corp 電界効果トランジスタ
WO2006086024A1 (en) * 2005-02-09 2006-08-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Relaxation of a strained layer using a molten layer

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994867A (en) 1988-07-22 1991-02-19 Xerox Corporation Intermediate buffer films with low plastic deformation threshold for lattice mismatched heteroepitaxy
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP2820187B2 (ja) * 1992-04-16 1998-11-05 三星電子 株式会社 半導体装置の製造方法
US5461243A (en) 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5391257A (en) 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
EP1351308B1 (en) 1996-08-27 2009-04-22 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2775121B1 (fr) 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures
US6406795B1 (en) 1998-11-25 2002-06-18 Applied Optoelectronics, Inc. Compliant universal substrates for optoelectronic and electronic devices
US6214733B1 (en) 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US20030064535A1 (en) 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7175704B2 (en) * 2002-06-27 2007-02-13 Diamond Innovations, Inc. Method for reducing defect concentrations in crystals
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
US6946373B2 (en) * 2002-11-20 2005-09-20 International Business Machines Corporation Relaxed, low-defect SGOI for strained Si CMOS applications
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US20040192067A1 (en) 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US7348260B2 (en) * 2003-02-28 2008-03-25 S.O.I.Tec Silicon On Insulator Technologies Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US7812340B2 (en) 2003-06-13 2010-10-12 International Business Machines Corporation Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same
FR2860248B1 (fr) 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
WO2005104192A2 (en) 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
CN100377377C (zh) * 2004-10-29 2008-03-26 夏普株式会社 半导体发光元件的制造方法
JP2006156950A (ja) * 2004-10-29 2006-06-15 Sharp Corp 半導体発光素子の製造方法
WO2006093817A2 (en) 2005-02-28 2006-09-08 Silicon Genesis Corporation Substrate stiffness method and resulting devices
US7273798B2 (en) 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
US7399686B2 (en) 2005-09-01 2008-07-15 International Business Machines Corporation Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
US8334155B2 (en) 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US20070069225A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
FR2895420B1 (fr) 2005-12-27 2008-02-22 Tracit Technologies Sa Procede de fabrication d'une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede.
FR2895562B1 (fr) 2005-12-27 2008-03-28 Commissariat Energie Atomique Procede de relaxation d'une couche mince contrainte
JP2007281257A (ja) 2006-04-07 2007-10-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP5160080B2 (ja) 2006-06-23 2013-03-13 アイメック 歪マルチゲートトランジスタの製造方法およびそこから得られるデバイス
US7494902B2 (en) 2006-06-23 2009-02-24 Interuniversitair Microelektronica Centrum Vzw (Imec) Method of fabricating a strained multi-gate transistor
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
WO2008060349A2 (en) 2006-11-15 2008-05-22 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition
EP1933384B1 (en) * 2006-12-15 2013-02-13 Soitec Semiconductor heterostructure
US7858995B2 (en) 2007-08-03 2010-12-28 Rohm Co., Ltd. Semiconductor light emitting device
US8058663B2 (en) * 2007-09-26 2011-11-15 Iii-N Technology, Inc. Micro-emitter array based full-color micro-display
EP2151861A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
EP2151856A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2159836B1 (en) 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004502298A (ja) * 2000-06-28 2004-01-22 アドバンスド．テクノロジー．マテリアルス．インコーポレイテッド オプトエレクトロニクスデバイスおよびエレクトロニクスデバイス用窒化アルミニウム、インジウム、ガリウム（（Ａｌ，Ｉｎ，Ｇａ）Ｎ）自立基板のエピタキシー品質（表面凹凸および欠陥密度）の改良を実現する方法
WO2004077552A1 (en) * 2003-02-28 2004-09-10 S.O.I.Tec Silicon On Insulator Technologies Relaxation of a thin layer after its transfer
WO2006086024A1 (en) * 2005-02-09 2006-08-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Relaxation of a strained layer using a molten layer
JP2006186382A (ja) * 2006-01-27 2006-07-13 Toshiba Corp 電界効果トランジスタ

Also Published As

Publication number Publication date
WO2010015401A2 (en) 2010-02-11
CN102113102B (zh) 2013-09-18
WO2010015401A3 (en) 2010-05-14
TW201023249A (en) 2010-06-16
US20120214291A1 (en) 2012-08-23
EP2324493B1 (en) 2014-05-07
US20110143522A1 (en) 2011-06-16
JP5582617B2 (ja) 2014-09-03
KR101227580B1 (ko) 2013-01-31
KR20110050637A (ko) 2011-05-16
US8481408B2 (en) 2013-07-09
CN103123895B (zh) 2016-01-20
CN102113102A (zh) 2011-06-29
EP2324493A2 (en) 2011-05-25
JP2011530181A (ja) 2011-12-15
CN103123895A (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
TWI457984B (zh) 應變層的鬆弛方法
US8048693B2 (en) Methods and structures for relaxation of strained layers
US8492244B2 (en) Methods for relaxation and transfer of strained layers and structures fabricated thereby
JP2669368B2 (ja) Ｓｉ基板上化合物半導体積層構造の製造方法
JP5713921B2 (ja) ひずみ材料層の緩和および転写
KR101216367B1 (ko) 변형층들의 이완을 위한 보강층들

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent