TWI419475B

TWI419475B - 類比數位轉換器的測試系統與測試方法

Info

Publication number: TWI419475B
Application number: TW099110394A
Authority: TW
Inventors: Tsung Yu Lai
Original assignee: Faraday Tech Corp
Priority date: 2010-04-02
Filing date: 2010-04-02
Publication date: 2013-12-11
Also published as: US8294604B2; TW201136179A; US20110241914A1

Description

類比數位轉換器的測試系統與測試方法

本發明係有關一種類比數位轉換器的測試系統與方法，尤指一種在N位元數位類比轉換器至M位元類比數位轉換器的迴繞測試架構下採用分段測試的測試系統與方法。

各種訊號電路是現代積體電路中常見的構築方塊。譬如說，類比數位轉換器與數位類比轉換器等在數位訊號與類比訊號間進行轉換的訊號電路就常被整合於同一晶片/積體電路中，其用途涵蓋：類比影音訊號或/及類比感測訊號的擷取與數位化，以及數位訊號的類比影音輸出或/及類比驅動輸出等等。

由於類比數位轉換器已成為現代積體電路中普遍使用的構築方塊，如何測試其功能也成為一個重要的課題。

在一種實施例中，是以一數位類比轉換器搭配待測試的類比數位轉換器來建構出一種迴繞(loopback)測試架構。數位類比轉換器將測試數碼(test code)的數位輸入轉換為類比的測試訊號，而待測試的類比數位轉換器則將此類比測試訊號轉換為對應的數位輸出。根據測試數碼數位輸入分析比對類比數位轉換器的數位輸出，就可瞭解類比數位轉換器的功能表現。

不過，在數位類比轉換器輸出的峰值範圍與類比數位轉換器的額定輸入相等的情形下實際實行上述實施例時，數位類比轉換器的解析度必須優於待測試的類比數位轉換器。也就是說，在此種實施例中，若數位類比轉換器為一N位元的數位類比轉換器(可將N位元的數位輸入轉換為類比輸出)，且類比數位轉換器為一M位元的類比數位轉換器(可將類比輸入轉換為M位元數位輸出)，則N必須大於M才能明確地真實反應測試結果。在以此種實施例進行測試時，即使類比數位轉換器的功能正常，但若N等於M或甚至小於M，數位輸入中某些數值相鄰的測試數碼就可能在迴繞架構中被分別對應到數值不相鄰的數位輸出；而這種情形的發生會被錯誤地解讀為類比數位轉換器的數碼遺失(missing code)。因此，在此種實施例的一個典型例子中，必須要以成本較高的12位元數位類比轉換器才能正確測試10位元類比數位轉換器。

相對地，本發明即是要提出一種成本低廉且實用的測試系統與方法來測試類比數位轉換器的功能表現。

在本發明測試系統的一實施例中，亦是以迴繞(loopback)架構測試類比數位轉換器。除了待測試的類比數位轉換器之外，此迴繞架構中包括一分段電路及一搭配的數位類比轉換器。數位類比轉換器可視為一類比訊號電路，用來將測試數碼數位輸入轉換為一類比的基本測試訊號。分段(segmentation)電路則用來縮放(scale)基本測試訊號的訊號強度並疊加一分段直流位準以產生一對應的分段測試訊號，使本發明測試系統得以根據類比數位轉換器對分段測試訊號的轉換結果反映對類比數位轉換器的測試結果。

在本發明的一實施例中，本發明分段電路是依據一縮放比率1/L縮放基本測試訊號的峰值範圍，以使基本測試訊號在縮放後的峰值範圍小於縮放前的峰值範圍；另外，分段電路還可依序將複數個不同的分段直流位準疊加至縮放後的基本測試訊號，以分別提供複數個對應的分段測試訊號，並使至少兩個分段測試訊號所分別對應的訊號擺動範圍有部份重疊。等效上，分段電路的運作可增進基本測試訊號的解析度，使本發明可順利無誤地達到測試的目的。

更明確地說，假設本發明分段電路要依序提供K個(K為大於1的定值常數)分段測試訊號，分段電路縮放基本測試訊號的縮放比率1/L就可由K值決定。在縮放基本測試訊號之餘，分段電路還會將K個相異的分段直流位準分別疊加於縮放後的基本測試訊號，以形成K個分段測試訊號。縮放比率與分段直流位準的設定會使這K個分段測試訊號的擺動範圍相異但兩兩之間有部份重疊，且所有分段測試訊號的擺動範圍可聯集涵蓋基本測試訊號在縮放前的峰值範圍。舉例來說，在解析度允許的情形下，本發明可利用10位元數位類比轉換器搭配兩分段(K=2)或三分段(K=3)的分段電路來測試10位元的類比數位轉換器。

在本發明的一實施例中，本發明分段電路中設有一縮放電阻網路、一位準調整電阻網路以及一運算放大器。縮放電阻網路中包括有兩個電阻，以根據這兩電阻設定前述的縮放比率。位準調整電阻網路中則包括有一可變電阻，以根據可變電阻之值調整分段直流位準。運算放大器則具有兩輸入端，分別耦接於縮放電阻網路與位準調整電阻網路，使運算放大器得以輸出分段測試訊號。其中，縮放電阻網路與運算放大器的組合可視為一縮放電路，耦接於該類比訊號電路，用來縮放數位類比轉換器所提供的基本測試訊號。位準調整電阻網路與運算放大器的組合則可視為一位準疊加電路，耦接於該縮放電路與該類比數位轉換器之間，用來將分段直流位準疊加至縮放後的基本測試訊號以產生各分段測試訊號。

本發明的又一目的是提供一種運用前述迴繞架構測試類比數位轉換器的方法。

為了使　貴審查委員能更進一步瞭解本發明特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而所附圖式僅提供參考與說明，並非用來對本發明加以限制。

請參考第1圖與第2圖；這兩圖示意的是數位類比轉換器與類比數位轉換器形成迴繞架構用以測試類比數位轉換器的一種實施例。在第1圖中，是以相同位元數的數位類比轉換器10來測試類比數位轉換器12。在數位類比轉換器中，其數位輸入的位元數可用來代表數位類比轉換器的特性之一。譬如說，10位元數位類比轉換器能將10位元數位輸入轉換為對應的類比輸出；換句話說，類比輸出中可以有1024(即2的10次方)種不同的訊號強度變化。同理，對類比數位轉換器來說，其數位輸出的位元數也可代表類比數位轉換器的特性之一。舉例來說，10位元類比數位轉換器能根據1024個量化階層將類比輸入的訊號強度量化/轉換為對應的10位元數位輸出。在第1圖中，即是以相同位元數的數位類比轉換器10與類比數位轉換器12來形成迴繞架構；為方便討論，以下假設數位類比轉換器10與類比數位轉換器12均為10位元，且數位類比轉換器10輸出的峰值範圍等於類比數位轉換器12的額定輸入範圍。

在以第1圖的迴繞架構進行測試時，會在數位輸入Di0中以週期性連續遞變的測試數碼饋入至數位類比轉換器10。譬如說，配合10位元的數位類比轉換器10，數位輸入Di0中的測試數碼會週期性地從0、1、2…遞增至1023再從1023、1022…遞減至0，週而復始。就如第1圖中示意的波形時序，數位輸入Di0的波形(其橫軸為時間，圖示中標示為t；縱軸為數位數值，圖示中標示為「value」)會因為週期性遞變的測試數碼而呈現階梯狀的週期性升降。

接收數位輸入Di0後，數位類比轉換器10會將其轉換為對應的類比測試訊號At0。第1圖中也示意了測試訊號At0的波形，其橫軸為時間，縱軸為類比訊號的訊號強度(amplitude，圖示中標示為amp)。

在第1圖的迴繞架構下，數位類比轉換器10所提供的類比測試訊號At0會直接傳輸至類比數位轉換器12，由類比數位轉換器12將其轉換為對應的數位輸出Do0。分析數位輸入Do0，就可測試類比數位轉換器12的轉換功能表現是否符合預期。

不過，由於第1圖實施例是以相同位元數的數位類比轉換器與類比數位轉換器來形成迴繞架構，故在進行測試時，即使類比數位轉換器的功能正常，但數位輸入中某些數值相鄰的測試數碼還是會在迴繞架構中被分別對應到數值不相鄰的數位輸出；這種情形的發生會被錯誤地解讀為類比數位轉換器的數碼遺失(missing code)。

就如第1圖中所示，由於數位類比與類比數位的轉換位元數相同，當數位輸入Di0中的兩個數值相鄰的測試數碼Di0(n-1)與Di0(n)被轉換為類比測試訊號At0後，類比數位轉換器12也會依照相鄰的量化階層Lo0(n-1)與Lo0(n)來將測試訊號At0量化(quantize)。不過，在量化時，由於雜訊或電路運作中的微細誤差，測試數碼Di0(n-1)有可能被對應至量化階層Lo0(n-2)或Lo0(n-1)；同理，測試數碼Di0(n)則有可能被對應至量化階層Lo0(n)或更高的量化階層。而這種不確定性就會導致測試結果的誤判。譬如說，若測試數碼Di0(n-1)被對應至量化階層Lo0(n-2)而測試數碼Di0(n)被對應至量化階層Lo0(n)，則類比數位轉換器12的數位輸出Do0中就不會出現量化階層Lo0(n-1)的數值。由於數位輸入Di0是連續遞變的，若數位輸出Do0中遺失了量化階層Lo0(n-1)的數值，就會被解讀為：類比數位轉換器12發生了數碼遺失。不過，這其實不是因為類比數位轉換器12的功能失常，而是因為迴繞架構解析度配置不當，反而使測試結果無法明確地真正反映類比數位轉換器12的運作情形。

因此，要以第1圖中的迴繞架構來正確地進行測試，數位類比轉換器10的解析度應該要高於類比數位轉換器12的解析度。關於此種實施例，請參考第2圖。在第2圖的迴繞測試架構中，是改以一個位元數較高的數位類比轉換器10’來測試一個位元數較低的類比數位轉換器12。譬如說，可用一個12位元數位類比轉換器10’來和10位元類比數位轉換器12形成迴繞測試架構。

在進行測試時，配合12位元數位類比轉換器10’，數位輸入Di0中的測試數碼會週期性地從0、1…遞增至4095，再由4095、4094等依序遞減至0。數位類比轉換器10’會將此數位輸入Di0轉換為類比的測試訊號At0，再由類比數位轉換器12將其轉換為數位輸出Do0。就如第2圖中的波形時序所示意的，由於數位輸入Di0中的位元數較高，相鄰測試數碼Di0(n-1)與Di0(n)之間的差異會小於相鄰量化階層Lo0(n-1)與Lo0(n)間的差異，這樣就能確定使類比數位轉換器12中的每一個量化階層都至少有一個測試數碼與其對應。事實上，每個量化階層應該都有多個測試數碼與其對應，雜訊等因素可能會使某一量化階層對應的測試數碼較多或較少，譬如說，量化階層Lo0(n)可能有5個相鄰的測試數碼與其對應，量化階層Lo0(n-1)可能有3個對應的相鄰測試數碼。然而，每一量化階層還是都至少有一個測試數碼與其對應，以避免解析度的錯誤搭配所導致的數碼遺失誤判，也使測試結果能明確地反映類比數位轉換器12的運作情形。

不過，由於第2圖中實施例需以較高位元數的數位類比轉換器來形成迴繞測試架構，故其成本較高，佔用的布局面積、功率消耗與系統資源也都比較多，不利於實作。

為克服第1圖與第2圖實施例的缺點，本發明將以分段測試技術來改進迴繞測試架構。請參考第3圖；第3圖示意的就是本發明測試系統的一實施例20。一般來說，用來進行訊號處理的晶片/積體電路中都會整合有數位類比轉換器與類比數位轉換器，本發明即可利用數位類比轉換器與類比數位轉換器形成迴繞架構以測試類比數位轉換器。在本發明測試系統20中，就是以一數位類比轉換器30、一類比數位轉換器32以及耦接於兩者之間的分段電路36來形成一迴繞測試架構。

在進行測試時，數位類比轉換器30可視為一類比訊號電路，用來將測試數碼形成的數位輸入Di轉換為一類比的基本測試訊號At。分段電路36則用來縮放(scale)基本測試訊號At的訊號強度並疊加分段直流位準於其上，以產生對應的類比分段測試訊號As。根據類比數位轉換器32對分段測試訊號As的轉換結果，本發明測試系統20就可以反映對類比數位轉換器32的測試結果。

在第3圖中，即是以位元數相同的例子來說明本發明測試系統20的運作情形，譬如說是以10位元數位類比轉換器30來測試同樣是10位元的類比數位轉換器32。為方便討論，以下假設數位類比轉換器30輸出的峰值範圍等於類比數位轉換器32的額定輸入範圍。

就如第3圖中的波形時序所示，當在進行測試時，為配合10位元數位類比轉換器30，可在數位輸入Di中以0到1023間週期性連續遞變(遞增/遞減)的測試數碼輸入至數位類比轉換器30；而數位類比轉換器30就會將此數位輸入Di轉換為類比的基本測試訊號At，其峰值範圍(訊號最高點至最低點間的強度差異)可標示為App。

基本測試訊號At會被傳輸至分段電路36中。分段電路36將依據一縮放比率1/L縮放基本測試訊號At的峰值範圍，以使基本測試訊號At在縮放後的峰值範圍App/L小於縮放前的峰值範圍App；另外，分段電路36還可依序將複數個(第3圖中以兩個作為代表)不同的分段直流位準疊加至縮放後的基本測試訊號At，以分別提供對應的分段測試訊號As(1)及As(2)，並使分段測試訊號As(1)與As(2)所分別對應的訊號擺動範圍有部份重疊(第3圖中標示為overlap)，也使兩擺動範圍的聯集能涵蓋基本測試訊號At原本的峰值範圍App，就如第3圖中的波形時序所示。

類比分段測試訊號As(1)及As(2)可視為一分段測試訊號As的不同部份。類比數位轉換電路32接收分段測試訊號As(1)與As(2)後，可將其轉換為對應的數位輸出Do(1)及Do(2)(兩者也可視為一數位輸出Do的不同部份)。經由一合成分析電路38的運作，數位輸出Do(1)及Do(2)可被重新組合成一個數位的合成輸出Dr。根據此合成輸出Dr，就可分析/判斷/測試類比數位轉換器32的功能運作情形。其中，部份重疊overlap的設計就是為了方便合成分析電路38能將數位輸出Do(1)及Do(2)合成為合成輸出Dr。由於分段測試訊號As(1)與As(2)的訊號擺動範圍有部份重疊，故數位輸出Do(1)與Do(2)中也會有數值相同的數碼。而合成分析電路38就可根據這些數值相同的數碼將數位輸出Do(1)與Do(2)組合起來成為數位的合成輸出Dr。

由第3圖的各個波形時序圖可進一步瞭解本發明運作的原理。在數位輸入Di中，相鄰的各個測試數碼Di(n-2)至Di(n)會被轉換為基本測試訊號At中的不同類比訊號強度；這些訊號強度間的差異會經由分段電路36的運作而被縮放為1/L並反映於分段測試訊號As(1)與As(2)中，因為分段電路36會以1/L的縮放比率而將基本測試訊號At縮放為分段測試訊號As(1)與As(2)。這樣一來，即使類比數位轉換器32的量化階層解析度(譬如說是量化階層Lo(n-1)與Lo(n)間的差異)和數位輸入Di的解析度(譬如說是測試數碼Di(n-1)與Di(n)間的差異)相同，當類比數位轉換器32在將分段測試訊號As(1)與As(2)轉換為數位輸出Do(1)與Do(2)時，一個量化階層仍然會至少有一個測試數碼與其對應，其效果就類似於第2圖中的例子。換句話說，分段電路36的縮放分段運作等效上就是在增進基本測試訊號At的解析度；即使數位類比轉換器30與類比數位轉換器32的位元數相同，本發明仍可避免在迴繞測試架構下誤報數碼遺失，順利無誤地達到測試的目的。

本發明分段電路36的運作情形可推廣如第4圖所示。在以N位元數位類比轉換器30搭配M位元的類比數位轉換器32的迴繞架構下，分段電路36可依據數位類比轉換器30所提供的基本測試訊號At依序提供K個(K為大於1的定值常數)分段測試訊號As(1)至As(K)。針對第k個(k等於1到K)分段測試訊號As(k)，分段電路36是以一縮放比率1/L(k)來縮放基本測試訊號At，並將K個相異的分段直流位準(可由直流位準SL(1)至SL(K)來示意)分別疊加於縮放後的基本測試訊號，以形成這K個分段測試訊號As(1)至As(K)。譬如說，若基本測試訊號At的峰值範圍為App，則分段測試訊號As(k)的峰值範圍則會因為分段電路36的縮放而改變為App/L(k)；另外，直流位準SL(k)則將分段測試訊號As(k)的訊號擺動範圍平移，使分段測試訊號As(k)的訊號擺動範圍可由SL(k)至SL(k)+App/L(k)的這個範圍來加以定義。由於兩分段測試訊號As(k-1)與As(k)所對應的直流位準SL(k-1)與SL(k)是相異的，各分段測試訊號As(k-1)與As(k)的擺動範圍也是相異的。

在設定上述的分段電路時，縮放比率1/L(k)與各直流位準SL(k)的數值設計會使任兩個相鄰分段測試訊號As(k-1)與As(k)的擺動範圍有部份重疊，且所有分段測試訊號As(1)至As(K)的擺動範圍可聯集涵蓋基本測試訊號在縮放前的擺動範圍。要強調的是，縮放比率1/L(k)可以是隨k改變的，也就是說，不同分段測試訊號As(k)所對應的縮放比率1/L(k)可以相異的，且縮放比率1/L(k)可以大於1或小於1。

延續第3圖/第4圖的實施例，請參考第5圖，其所示意的是本發明分段電路36的一種實施例。分段電路36運作於直流工作電壓Vcc與地端電壓GND之間，其內設有一縮放電阻網路22、一位準調整電阻網路24以及一運算放大器OP。縮放電阻網路22中包括有兩個電阻Ra與Rs；電阻Ra的一端耦接於節點N1，另一端則用來接收類比的基本測試訊號At，電阻Rs則耦接於節點N1與N2之間。運算放大器OP有兩輸入端(第5圖中分別標示為「+」與「-」)，並在節點N2有一輸出端，分段電路36產生的分段測試訊號As(k)即可由此輸出。位準調整電阻網路24中則包括有電阻Req、Rb、Rv與一電容C；電阻Req的一端耦接於運算放大器OP的一個輸入端，另一端則耦接於節點N3。電阻Rb耦接於工作電壓Vcc與節點N3之間，電阻Rv與電容C則耦接於節點N3與地端電壓GND之間。

在分段電路36中，縮放電阻網路22與運算放大器OP的組合可視為一縮放電路，用來縮放基本測試訊號At；位準調整電阻網路24與運算放大器OP的組合則可視為一位準疊加電路，用來將分段直流位準疊加至縮放後的基本測試訊號以分別產生各分段測試訊號As(k)。其中，電阻Ra與Rs的阻值可設定前述的縮放比率1/L；事實上，電阻Ra與Rs的阻值比率可決定縮放比率1/L。因此，電阻Rs可以是一個可變電阻，改變其阻值就能調整縮放比率1/L。另一方面，在位準調整電阻網路24中，電阻Rv可以是一可變電阻；依序改變電阻Rv的阻值，就可以調整各分段測試訊號As(k)的分段直流位準，將各分段測試訊號As(k)的訊號擺動範圍平移至適當的位置。要強調的是，第5圖僅為本發明分段電路36的一種實施例，其他各種具有相同功能的等效電路皆可用來實現本發明分段電路36。

延續本發明於第3圖/第4圖的實施例，本發明測試系統20進行測試的情形亦可由第6圖中的流程600來說明。

流程600中有下列步驟：

步驟602：開始以本發明測試系統20進行測試。

步驟604：以測試數碼作為數位輸入饋入至數位類比轉換器30中，由數位類比轉換器30轉換產生對應的類比基本測試訊號At。

步驟606：由分段電路36縮放基本測試訊號At，並將一對應的分段直流位準疊加於其上，以產生一對應的分段測試訊號As(k)。就如前面討論過的，分段電路36可根據分段測試訊號的總數K來設定縮放比率1/L與各個分段直流位準。

步驟608：接收分段測試訊號As(k)後，類比數位轉換器32便可將其轉換為一對應的數位輸出D0(k)。

步驟610：判斷是否已經對所有K個分段測試訊號完成處理。若否，則可進行至步驟612；若是，則可進行至步驟614。

步驟612：更新k之值，繼續回到步驟606及608以針對次一個分段測試訊號取得對應的數位輸出。

步驟614：由合成分析電路38收集所有K個數位輸出Do(K)以組合出合成輸出Dr，並據此來分析類比數位轉換器32的功能表現。

步驟616：結束測試。

在流程600及第3圖的實施例中，合成分析電路38泛指各種用來進行合成與測試結果分析的裝置/電路/工具的組合。譬如說，本發明測試系統20中的類比數位轉換器32可直接將各個數位輸出Do(k)輸出至晶片/積體電路之外，由外接的電腦系統來進行數位輸出的合成與分析；在此情形下，合成分析電路38就由此外接電腦系統來實現。或者，合成分析電路38的部份功能是以晶片/積體電路內建的電路來實現，其他的功能則由外接的裝置(像是電腦系統或是另一個晶片)來實現。另外，合成分析電路38也可以和測試系統20一起整合於一晶片/積體電路中。

總結來說，本發明是以低成本的分段技術配合數位類比轉換器與類比數位轉換器形成迴繞架構來測試類比數位轉換器，不僅可以避免解析度配置不當所導致的測試結果誤報，也不需使用高成本的高位元數位類比轉換器來進行測試，故本發明可兼顧測試的成本與正確性。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

本案圖式中所包含之各元件列示如下：

10、10’、30．．．數位類比轉換器

12、32．．．類比數位轉換器

20．．．測試系統

22．．．縮放電阻網路

24．．．位準調整電阻網路

36．．．分段電路

38．．．合成分析電路

600．．．流程

602-616．．．步驟

C．．．電容

Vcc．．．工作電壓

GND．．．地端電壓

Di0、Di．．．數位輸入

Di0(n)-Di0(n-1)、Di(n-2)-Di(n)．．．測試數碼

At0．．．測試訊號

At．．．基本測試訊號

As、As(1)-As(2)、As(1)-As(k-1)/As(k)-As(K)．．．分段測試訊號

Do0、Do、Do(1)-Do(2)．．．數位輸出

Lo0(n-2)-Lo0(n)、Lo(n-2)-Lo(n)．．．量化階層

Dr．．．合成輸出

App、App/L、App/L(1)-App/L(K)．．．峰值範圍

overlap．．．部份重疊

OP．．．運算放大器

Ra、Rb、Rs、Rv、Req．．．電阻

SL(1)-SL(k-1)/SL(k)-SL(K)．．．直流位準

N1-N3．．．節點

本案得藉由下列圖式及說明，俾得一更深入之了解：

第1圖與第2圖示意的是迴繞架構的一種實施例。

第3圖示意的是本發明的測試系統與其運作原理。

第4圖推廣第3圖中分段電路的運作情形。

第5圖示意的是第3圖中分段電路的實施例。

第6圖為本發明測試系統運作流程的一種實施例。

20．．．測試系統

30．．．數位類比轉換器

32．．．類比數位轉換器

36．．．分段電路

38．．．合成分析電路

Di．．．數位輸入

Di(n-2)-Di(n)．．．測試數碼

At．．．基本測試訊號

As、As(1)-As(2)．．．分段測試訊號

Do、Do(1)-Do(2)．．．數位輸出

Lo(n-2)-Lo(n)．．．量化階層

Dr．．．合成輸出

App、App/L．．．峰值範圍

overlap．．．部份重疊

Claims

一種類比數位轉換的測試系統，用來以迴繞(loopback)架構測試一類比數位轉換器(ADC，Analog-to-Digital Converter)，其包含有：一類比訊號電路，用來提供一類比的基本測試訊號；以及一分段(segmentation)電路，用來縮放(scale)該基本測試訊號的訊號強度並疊加一分段直流位準以產生一對應的分段測試訊號，使該測試系統得以根據該類比數位轉換器對該分段測試訊號的轉換結果反映該類比數位轉換器的測試結果。
如申請專利範圍第1項的測試系統，其中該類比訊號電路係一數位類比轉換器(DAC，Digital-to-Analog Converter)，其係將一數位輸入轉換為該類比的基本測試訊號。
如申請專利範圍第1項的測試系統，其中該分段電路係依序將複數個不同的分段直流位準疊加至縮放後的基本測試訊號以分別提供複數個對應的分段測試訊號，使該測試系統得以根據該類比數位轉換器對該複數個分段測試訊號的轉換結果反映該類比數位轉換器的測試結果。
如申請專利範圍第3項的測試系統，其中，當該分段電路提供該複數個分段測試訊號時，係使至少兩個分段測試訊號的擺動範圍有部份重疊。
如申請專利範圍第1項的測試系統，其中，該分段電路包含有：一縮放電路，耦接於該類比訊號電路，用來縮放該類比訊號電路所提供的基本測試訊號；以及一位準疊加電路，耦接於該縮放電路與該類比數位轉換器之間，用來將該分段直流位準疊加至縮放後的基本測試訊號以產生該分段測試訊號。
如申請專利範圍第1項的測試系統，其中，該分段電路包含有：一縮放電阻網路，其包含有兩個電阻；而該分段電路係根據該兩電阻決定一縮放比率，使該分段電路得以依據該縮放比率縮放該基本測試訊號；一位準調整電阻網路，其包含有一可變電阻，該位準調整電阻網路係根據該可變電阻之值調整該分段直流位準；一運算放大器，其具有兩輸入端，分別耦接於該縮放電阻網路與該位準調整電阻網路，使該運算放大器得以輸出該分段測試訊號。
一種類比數位轉換的測試方法，用來以迴繞(loopback)架構測試一類比數位轉換器(ADC，Analog-to-Digital Converter)；該方法包含有：提供一類比的基本測試訊號；縮放(scale)該基本測試訊號的訊號強度並疊加一分段直流位準以產生一對應的分段測試訊號；以及根據該類比數位轉換器對該分段測試訊號的轉換結果反映該類比數位轉換器的測試結果。
如申請專利範圍第7項的測試方法，其中，在提供該基本測試訊號時，係利用一數位類比轉換器(DAC，Digital-to-Analog Converter)將一數位輸入轉換為該類比的基本測試訊號。
如申請專利範圍第7項的測試方法，其係依序將複數個不同的分段直流位準疊加至縮放後的基本測試訊號以分別提供複數個對應的分段測試訊號，以根據該類比數位轉換器對該複數個分段測試訊號的轉換結果反映該類比數位轉換器的測試結果。
如申請專利範圍第9項的測試方法，其另包含有：在提供該複數個分段測試訊號時，使至少兩個分段測試訊號的擺動範圍部份重疊。