[go: up one dir, main page]

TWI401517B - 主動元件陣列基板 - Google Patents

主動元件陣列基板 Download PDF

Info

Publication number
TWI401517B
TWI401517B TW099116097A TW99116097A TWI401517B TW I401517 B TWI401517 B TW I401517B TW 099116097 A TW099116097 A TW 099116097A TW 99116097 A TW99116097 A TW 99116097A TW I401517 B TWI401517 B TW I401517B
Authority
TW
Taiwan
Prior art keywords
pixel
pixels
data lines
lines
data
Prior art date
Application number
TW099116097A
Other languages
English (en)
Other versions
TW201142448A (en
Inventor
Kuo Chang Su
Kuo Hua Hsu
Chun Hsin Liu
Yung Chih Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW099116097A priority Critical patent/TWI401517B/zh
Priority to US12/858,433 priority patent/US8502948B2/en
Publication of TW201142448A publication Critical patent/TW201142448A/zh
Priority to US13/928,397 priority patent/US8724067B2/en
Application granted granted Critical
Publication of TWI401517B publication Critical patent/TWI401517B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

主動元件陣列基板
本發明是有關於一種基板，且特別是有關於一種主動元件陣列基板。
在現今液晶顯示面板的畫素陣列結構當中，有一類被稱為資料驅動晶片減半(half source driver，HSD)架構。HSD架構係藉著將掃描線的數目加倍的佈局方式，使兩相鄰的畫素共用一條資料線，因而資料線的數目得以減半，以及所需之源極驅動器(source drivers)的數量亦減半。如此一來，可以降低畫素陣列的製作成本。
一般而言，由於HSD架構之液晶顯示面板的驅動方式必須採用點反轉(dot inversion)或是雙點反轉(two-dot inversion)，所以每次寫完一列畫素之顯示資料後，每條資料線上的訊號極性就必須轉換一次。因此，源極驅動器會消耗相當大的功率。為了達到省電及降低功率的目的，已有HSD架構利用畫素排列搭配行反轉(row inversion)驅動的設計被提出，希望達到點反轉或是雙點反轉的顯示效果。然而，習知的畫素排列設計，當需要顯示行交錯亮暗圖案或是點交錯亮暗圖案時候，共通電位Vcom會因為跟資料線產生耦合效應(coupling effect)而拉動共通電位Vcom，使得共通電位Vcom向上飄移或向下飄移。如此一來，部分畫素在顯示上會有亮度偏亮或偏暗的情況發生， 使得顯示畫面呈現不均勻的亮暗線或亮暗點。
本發明提供一種主動元件陣列基板，其能夠平衡各資料線對共通電位的耦合效應，以避免共通電位的飄移。
本發明提出一種主動元件陣列基板，其包括基板、多條第一掃描線、多條第二掃描線、多條資料線以及多個畫素。第一掃描線與第二掃描線沿著一第一方向交替排列於基板上。多條資料線沿著一第二方向平行排列於基板上，並與第一掃描線以及第二掃描線交錯。多個畫素排列成多個第一畫素列以及多個第二畫素列，第一畫素列與第二畫素列沿著第一方向交替配置，各第一畫素列包括多個第一畫素與多個第二畫素，第一畫素與第二畫素沿著第二方向交替排列，第一畫素與第一掃描線以及資料線電性連接，而第二畫素與第二掃描線以及資料線電性連接，各第二畫素列包括多個第三畫素以及多個第四畫素，第三畫素與第四畫素沿著第二方向交替排列，第三畫素與第一掃描線以及資料線電性連接，第四畫素與第二掃描線以及資料線電性連接，其中位於二相鄰資料線的畫素排列成兩行，且在排列於同一行的畫素中，位於奇數列的部分畫素與位於偶數列的部分畫素分別與不同條資料線電性連接。
在本發明之一實施例中，上述之位於二相鄰資料線之間的第一畫素與第四畫素在第一方向上對齊，且位於二相鄰資料線之間的第二畫素與第三畫素在第一方向上對齊。
在本發明之一實施例中，上述之位於二相鄰資料線之間的第一畫素與第三畫素與同一條資料線電性連接，而位 於二相鄰資料線之間的第二畫素與第四畫素與同一條資料線電性連接。
在本發明之一實施例中，上述之第一畫素與第三畫素的極性相同，而第二畫素與第四畫素的極性相同，且第一畫素與第二畫素的極性不同。
在本發明之一實施例中，在各第一畫素列中，與偶數條資料線電性連接的第一畫素及第二畫素具有第一極性，而奇數條資料線電性連接的第一畫素及第二畫素具有第二極性，且第一極性與第二極性不同。
在本發明之一實施例中，上述之位於二相鄰資料線之間的第一畫素與第三畫素在第一方向上對齊，且位於二相鄰資料線之間的第二畫素與第四畫素在第一方向上對齊。
在本發明之一實施例中，上述之位於二相鄰資料線之間的第一畫素與第四畫素與同一條資料線電性連接，而位於二相鄰資料線之間的第二畫素與第三畫素與同一條資料線電性連接。
在本發明之一實施例中，上述之第一畫素與第四畫素的極性相同，而第二畫素與第三畫素的極性相同，且第一畫素與第二畫素的極性不同。
在本發明之一實施例中，在各第二畫素列中，與偶數條資料線電性連接的第三畫素及第四畫素具有第一極性，而奇數條資料線電性連接的第三畫素及第四畫素具有第二極性，且第一極性與第二極性不同。
本發明提出另一種主動元件陣列基板，其包括基板、多條第一掃描線、多條第二掃描線、多條第一資料線、多 條第二資料線、多條第三資料線、多條第四資料線以及多個畫素。第一掃描線與第二掃描線沿著一第一方向交替排列於基板上。各第三資料線電性連接至相鄰的第一資料線。各第四資料線電性連接至相鄰的第二資料線。第一資料線、第二資料線、第三資料線以及第四資料線沿著一第二方向依序地交替排列於基板上，且第一資料線、第二資料線、第三資料線以及第四資料線與第一掃描線以及第二掃描線交錯。多個畫素包括多個第一顯示單元以及多個第二顯示單元，各第一顯示單元包括一第一畫素與一第二畫素，各第二顯示單元包括一第三畫素與一第四畫素，第一畫素與第一掃描線以及第一資料線電性連接，第二畫素與第二掃描線以及第三資料線電性連接，第三畫素以及第四畫素分別連接至第一掃描線以及第二掃描線，且第三畫素以及第四畫素電性連接至第二資料線或第四資料線，其中第一顯示單元與第二顯示單元排列成一陣列，且在第一方向以及第二方向上交替排列。第一資料線以及第三資料線具有第一極性，第二資料線以及第四資料線具有第二極性，且第一極性與第二極性為不同的極性。
在本發明之一實施例中，上述之第一顯示單元與第二顯示單元在第一方向以及第二方向上彼此對齊。
在本發明之一實施例中，上述之排列於第n列的畫素係以第一畫素、第二畫素、第三畫素、第四畫素的排列順序排列，而排列於第(n+1)列的畫素係以第四畫素、第三畫素、第二畫素、第一畫素的排列順序排列，且n為整數。
在本發明之一實施例中，在二相鄰的第一資料線與第 四資料線之間，第一畫素與第四畫素在第一方向上對齊。
在本發明之一實施例中，在二相鄰的第一資料線與第四資料線之間，第二畫素與第三畫素在第一方向上對齊。
在本發明之一實施例中，上述之排列於第n列的畫素係以第一畫素、第二畫素、第三畫素、第四畫素的排列順序排列，而排列於第(n+1)列的畫素係以第三畫素、第四畫素、第一畫素、第二畫素的排列順序排列，且n為整數。
在本發明之一實施例中，在二相鄰的第一資料線與第四資料線之間，第一畫素與第三畫素在第一方向上對齊。
在本發明之一實施例中，在二相鄰的第一資料線與第四資料線之間，第二畫素與第四畫素在第一方向上對齊。
在本發明之一實施例中，上述之第一畫素與第二畫素的極性相同，而第三畫素與第四畫素的極性相同，且第一畫素與第三畫素的極性不同。
基於上述，本發明之主動元件陣列基板係採用純熟的行反轉技術，就可以達到雙點反轉所能帶來的顯示效果。此外，本發明之畫素佈局方式能夠平衡各資料線對共通電位的耦合效應，以避免共通電位的飄移。因此，主動元件陣列基板能提供較佳的顯示品質。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在採用HSD架構之習知的主動元件陣列基板中，雖然已能藉由行反轉技術來達到雙點反轉的顯示效果，但其具 有共通電位容易受到各資料線之耦合效應影響而飄移的問題，導致液晶顯示面板的顯示品質不佳。因此，本發明提出一種主動元件陣列基板，藉由畫素佈局方式來平衡各資料線對共通電位的耦合效應，以避免共通電位的飄移，進而提供較佳的顯示品質。
圖1是根據本發明之一實施例之主動元件陣列基板的結構及驅動狀態的示意圖。請參照圖1，本實施例之主動元件陣列基板200包括基板202、多條第一掃描線SL1 (2i+1)、SL1 (2i+3)、SL1 (2i+5)、SL1 (2i+7)、多條第二掃描線SL2 (2i+2)、SL2 (2i+4)、SL2 (2i+6)、SL2 (2i+8)、多條資料線DL0、DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)以及多個畫素210a~210d，其中i與j分別為零或正整數。第一掃描線SL1 (2i+1)、SL1 (2i+3)、SL1 (2i+5)、SL1 (2i+7)與第二掃描線SL2 (2i+2)、SL2 (2i+4)、SL2 (2i+6)、SL2 (2i+8)沿著一第一方向D1交替排列於基板202上。多條資料線DL0、DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)沿著一第二方向D2平行排列於基板202上，並與第一掃描線SL1 (2i+1)、SL1 (2i+3)、SL1 (2i+5)、SL1 (2i+7)與第二掃描線SL2 (2i+2)、SL2 (2i+4)、SL2 (2i+6)、SL2 (2i+8)交錯。在本實施例中，第一方向D1例如是行方向，第二方向D2例如是列方向。
在本實施例中，多個畫素210a~210d排列成多個第一畫素列C1 以及多個第二畫素列C2 ，第一畫素列C1 與第二畫素列C2 沿著第一方向D1交替配置。各第一畫素列C1包括多個第一畫素210a與多個第二畫素210b，第一畫素 210a與第二畫素210b沿著第二方向D2交替排列，第一畫素210a與第一掃描線SL1 (2i+1)、SL1 (2i+3)、SL1 (2i+5)、SL1 (2i+7)以及資料線DL0、DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)電性連接，第二畫素210b與第二掃描線SL2 (2i+2)、SL2 (2i+4)、SL2 (2i+6)、SL2 (2i+8)以及資料線DL0、DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)電性連接。各第二畫素列C2 包括多個第三畫素210c以及多個第四畫素210d，第三畫素210c與第四畫素210d沿著第二方向D2交替排列，第三畫素210c第一掃描線SL1 (2i+1)、SL1 (2i+3)、SL1 (2i+5)、SL1 (2i+7)以及資料線DL0、DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)電性連接，第四畫素210d與第二掃描線SL2 (2i+2)、SL2 (2i+4)、SL2 (2i+6)、SL2 (2i+8)以及資料線DL0、DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)電性連接。
如圖1所示，位於二相鄰資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)之間的畫素210a~210d排列成兩行，且在排列於同一行的畫素中，位於奇數列的部分畫素與位於偶數列的部分畫素分別與不同條資料線電性連接。詳言之，二相鄰資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)之間，第一畫素210a與第四畫素210d排列成一行，第二畫素210b與第三畫素210c排列成一行。換言之，位於二相鄰資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)之間的第一畫素210a與第四畫素210d在第一方向D1上對齊，且位於二相鄰資料線DL0、DL(2j+1)、DL(2j+2)、 DL(2j+3)、DL(2j+4)之間的第二畫素210b與第三畫素210c在第一方向D1上對齊。其中，在排列於同一行的第一畫素210a與第四畫素210d中，位於奇數列(即第一列與第三列)的部分畫素210a與位於偶數列(即第二列與第四列)的部分畫素210d分別與第一掃描線SL1 (2i+1)、SL1 (2i+5)及第二掃描線SL2 (2i+4)、SL2 (2i+8)電性連接。相似地，在排列於同一行的第二畫素210b與第三畫素210c中，位於奇數列(即第一列與第三列)的部分畫素210b與位於偶數列(即第二列與第四列)的部分畫素210c分別與第二掃描線SL2 (2i+2)、SL2 (2i+6)及第一掃描線SL1 (2i+3)、SL1 (2i+7)電性連接。
再者，位於二相鄰資料線DL0、DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)之間的第一畫素210a與第三畫素210c與同一條資料線電性連接，而位於二相鄰資料線DL0、DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)之間的第二畫素210b與第四畫素210d與同一條資料線電性連接。舉例來說，以位於二相鄰資料線DL(2j+1)、DL(2j+2)之間的畫素210a~210d為例，第一畫素210a與第三畫素210c與同一條資料線DL(2j+2)電性連接，第二畫素210b與第四畫素210d與同一條資料線DL(2j+1)電性連接。
請參照圖1，在本實施例中，資料驅動晶片(未繪示)經由各資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)，輸入對應之資料電壓(或訊號)至對應的畫素210a~210d，以使得各畫素210a~210d呈現所需的顯示效果。如圖1所示， 本實施例的驅動方法是在同一個圖框時間內，對奇數條資料線DL(2j+1)、DL(2j+3)輸入例如為正極性的第一極性訊號”+”，而對偶數條資料線DL(2j+2)、DL(2j+4)輸入例如為負極性的第二極性訊號”-”。此外，在下一個圖框時間內，對奇數條資料線DL(2j+1)、DL(2j+3)輸入負極性訊號”-”，並對偶數條資料線DL(2j+2)、DL(2j+4)輸入正極性訊號”+”(未繪示)。換言之，所輸入的訊號的極性例如是僅會在液晶顯示器的一個圖框時間才轉態一次。當掃描線SL1 (2i+1)、SL2 (2i+2)、SL1 (2i+3)、SL2 (2i+4)、SL1 (2i+5)、SL2 (2i+6)、SL1 (2i+7)、SL2 (2i+8)由上至下依序開啟時，各資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)依序提供不同的資料電壓(或訊號)以輸入至對應的畫素210a~210d中。
在本實施例中，由於第一畫素210a與第三畫素210c與同一條資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)電性連接，因此第一畫素210a與第三畫素210c具有相同的極性。相似地，由於第二畫素210b與第四畫素210d與同一條資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)電性連接，因此第二畫素210b與第四畫素210d具有相同的極性。以位於二相鄰資料線DL(2j+1)、DL(2j+2)之間的畫素210a~210d為例，第一畫素210a與第三畫素210c例如是具有第二極性”-”，第二畫素210b與第四畫素210d例如是具有第一極性”+”，換言之，第一畫素210a與第二畫素210b的極性不同。相似地，以位於二相鄰資料線 DL(2j+2)、DL(2j+3)之間的畫素210a~210d為例，第一畫素210a與第三畫素210c例如是具有第一極性”+”，第二畫素210b與第四畫素210d例如是具有第二極性”-”，換言之，第一畫素210a與第二畫素210b的極性不同。再者，以各第一畫素列C1 來看，與偶數條資料線DL(2j+2)、DL(2j+4)電性連接的第一畫素210a與第二畫素210b例如是具有第二極性”-”，而與奇數條資料線DL(2j+1)、DL(2j+3)電性連接的第一畫素210a與第二畫素210b具有第一極性”+”。換言之，在本實施例中，對奇數條資料線DL(2j+1)、DL(2j+3)輸入一第一極性訊號，而對偶數條資料線DL(2j+2)、DL(2j+4)輸入一第二極性訊號，就能達到如圖1所示之以雙點反轉驅動畫素陣列的狀態。
值得注意的是，雖然在本實施例中是以正極性為第一極性訊號及負極性為第二極性訊號為例，但可以理解的是，第一極性訊號也可以是負極性及第二極性訊號也可以是正極性。
特別的是，本實施例之主動元件陣列基板200藉由畫素陣列中各畫素210a~210d與對應之掃描線SL1 (2i+1)、SL2 (2i+2)、SL1 (2i+3)、SL2 (2i+4)、SL1 (2i+5)、SL2 (2i+6)、SL1 (2i+7)、SL2 (2i+8)以及資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)的適當配置，得以採用純熟的行反轉技術的驅動方式，來達到雙點反轉的顯示效果。此外，本實施例之畫素佈局方式能夠平衡各資料線對共通電位的耦合效應，以避免共通電位的飄移。如此一來，可以避免習 知之顯示不均的問題，在達到省電、節省成本時，同時提供較佳的顯示品質。
圖2是根據本發明之另一實施例之主動元件陣列基板的結構及驅動狀態的示意圖。圖2所示之主動元件陣列基板200a與圖1所示之主動元件陣列基板200的構件大致相同，其主要不同處在於第三畫素及第四畫素與資料線及掃描線的電性連接方式，以下將針對二者主要差異之處及驅動狀態進行說明。
請參照圖2，在本實施例中，位於二相鄰資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)之間的第一畫素210a與第三畫素210c在第一方向D1上對齊，且位於二相鄰資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)之間的第二畫素210b與第四畫素210d在第一方向D1上對齊。此外，位於二相鄰資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)之間的第一畫素210a與第四畫素210d與同一條資料線電性連接，而位於二相鄰資料線DL0、DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)之間的第二畫素210b與第三畫素210c與同一條資料線電性連接。舉例來說，以位於二相鄰資料線DL(2j+1)、DL(2j+2)之間的畫素210a~210d為例，第一畫素210a與第四畫素210d與同一條資料線DL(2j+2)電性連接，第二畫素210b與第三畫素210c與同一條資料線DL(2j+1)電性連接。
在實際的應用層面上，資料驅動晶片(未繪示)經由各資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)，輸入對應之資料電壓(或訊號)至對應的畫素210a~210d，以使得 各畫素210a~210d呈現所需的顯示效果。如圖2所示，本實施例的驅動方法是在同一個圖框時間內，對奇數條資料線DL(2j+1)、DL(2j+3)輸入例如為正極性的第一極性訊號”+”，而對偶數條資料線DL(2j+2)、DL(2j+4)輸入例如為負極性的第二極性訊號”-”。此外，在下一個圖框時間內，對奇數條資料線DL(2j+1)、DL(2j+3)輸入負極性訊號”-”，並對偶數條資料線DL(2j+2)、DL(2j+4)輸入正極性訊號”+”(未繪示)。換言之，所輸入的訊號的極性例如是僅會在液晶顯示器的一個圖框時間才轉態一次。當掃描線SL1 (2i+1)、SL2 (2i+2)、SL1 (2i+3)、SL2 (2i+4)、SL1 (2i+5)、SL2 (2i+6)、SL1 (2i+7)、SL2 (2i+8)由上至下依序開啟時，各資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)依序提供不同的資料電壓(或訊號)以輸入至對應的畫素210a~210d中。詳言之，由於第一畫素210a與第四畫素210d與同一條資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)電性連接，因此第一畫素210a與第四畫素210d具有相同的極性。相似地，由於第二畫素210b與第三畫素210c與同一條資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)電性連接，因此第二畫素210b與第三畫素210c具有相同的極性。
以位於二相鄰資料線DL(2j+1)、DL(2j+2)之間的畫素210a~210d為例，第一畫素210a與第四畫素210d例如是具有第二極性”-”，第二畫素210b與第三畫素210c例如是具有第一極性”+”，換言之，第一畫素210a與第二畫素210b 的極性不同。相似地，以位於二相鄰資料線DL(2j+2)、DL(2j+3)之間的畫素210a~210d為例，第一畫素210a與第四畫素210d例如是具有第一極性”+”，第二畫素210b與第三畫素210c例如是具有第二極性”-”，換言之，第一畫素210a與第二畫素210b的極性不同。再者，以各第二畫素列C2 來看，與偶數條資料線DL(2j+2)、DL(2j+4)電性連接的第三畫素210c及第四畫素210d例如是具有第二極性”-”，而與奇數條資料線DL(2j+1)、DL(2j+3)電性連接的第三畫素210c及第四畫素210d具有第一極性”+”。換言之，在本實施例中，對奇數條資料線DL(2j+1)、DL(2j+3)輸入一第一極性訊號，而對偶數條資料線DL(2j+2)、DL(2j+4)輸入一第二極性訊號，就能達到如圖2所示之以雙點反轉驅動畫素陣列的狀態。
圖3是根據本發明之又一實施例之主動元件陣列基板的結構及驅動狀態的示意圖。請參照圖3，本實施例之主動元件陣列基板300包括基板302、多條第一掃描線SL1 (2i+1)、SL1 (2i+3)、SL1 (2i+5)、SL1 (2i+7)、多條第二掃描線SL2 (2i+2)、SL2 (2i+4)、SL2 (2i+6)、SL2 (2i+8)、多條第一資料線DL(2j+1)、DL(2j+5)、多條第二資料線DL(2j+2)、DL(2j+6)、多條第三資料線DL(2j+3)、DL(2j+7)、多條第四資料線DL(2j+4)、DL(2j+8)以及多個畫素320a~320d，其中i與j分別為自然數。其中，第一掃描線SL1 (2i+1)、SL1 (2i+3)、SL1 (2i+5)、SL1 (2i+7)與第二掃描線SL2 (2i+2)、SL2 (2i+4)、SL2 (2i+6)、SL2 (2i+8)沿著一第一方向D1交替 排列於基板302上。第三資料線DL(2j+3)、DL(2j+7)電性連接至相鄰的第一資料線DL(2j+1)、DL(2j+5)。第四資料線DL(2j+4)、DL(2j+8)電性連接至相鄰的第二資料線DL(2j+2)、DL(2j+6)。
第一資料線DL(2j+1)、DL(2j+5)、第二資料線DL(2j+2)、DL(2j+6)、第三資料線DL(2j+3)、DL(2j+7)與第四資料線DL(2j+4)、DL(2j+8)沿著一第二方向D2交替排列於基板302上，且第一資料線DL(2j+1)、DL(2j+5)、第二資料線DL(2j+2)、DL(2j+6)、第三資料線DL(2j+3)、DL(2j+7)以及第四資料線DL(2j+4)、DL(2j+8)與第一掃描線SL1 (2i+1)、SL1 (2i+3)、SL1 (2i+5)、SL1 (2i+7)以及第二掃描線SL2 (2i+2)、SL2 (2i+4)、SL2 (2i+6)、SL2 (2i+8)交錯。在本實施例中，第一方向D1例如是行方向，第二方向D2例如是列方向。
多個畫素320a~320d包括多個第一顯示單元310a以及多個第二顯示單元310b，各第一顯示單元310a包括一第一畫素320a與一第二畫素320b，各第二顯示單元310b包括一第三畫素320c與一第四畫素320d。第一畫素320a與第一掃描線SL1 (2i+1)、SL1 (2i+3)、SL1 (2i+5)、SL1 (2i+7)以及第一資料線DL(2j+1)、DL(2j+5)電性連接，第二畫素320b與第二掃描線SL2 (2i+2)、SL2 (2i+4)、SL2 (2i+6)、SL2 (2i+8)以及第三資料線DL(2j+3)、DL(2j+7)電性連接，第三畫素320c與第一掃描線SL1 (2i+1)、SL1 (2i+3)、SL1 (2i+5)、SL1 (2i+7)以及第二資料線DL(2j+2)、DL(2j+6) 或第四資料線DL(2j+4)、DL(2j+8)電性連接，第四畫素320d與第二掃描線SL2 (2i+2)、SL2 (2i+4)、SL2 (2i+6)、SL2 (2i+8)以及第二資料線DL(2j+2)、DL(2j+6)或第四資料線DL(2j+4)、DL(2j+8)電性連接。其中，第一顯示單元310a與第二顯示單元310b排列成陣列，且在第一方向D1以及第二方向D2上交替排列。在本實施例中，第一顯示單元310a與第二顯示單元310b例如是在第一方向D1以及第二方向D2上彼此對齊。再者，排列於第1列與第3列等奇數列的畫素320a~320d例如是以第一畫素320a、第二畫素320b、第三畫素320c、第四畫素320d的排列順序排列，而排列於第2列與第4列等偶數列的畫素320a~320d例如是以第四畫素320d、第三畫素320c、第二畫素320b、第一畫素320a的排列順序排列。換言之，在本實施例中，排列於第n列的畫素320a~320d例如是以第一畫素320a、第二畫素320b、第三畫素320c、第四畫素320d的排列順序排列，而排列於第(n+1)列的畫素320a~320d例如是以第四畫素320d、第三畫素320c、第二畫素320b、第一畫素320a的排列順序排列，且n為整數。
在本實施例中，在二相鄰的第一資料線DL(2j+1)、DL(2j+5)與第四資料線DL(2j+4)、DL(2j+8)之間，第一畫素320a與第四畫素320d在第一方向D1上對齊。在二相鄰的第一資料線DL(2j+1)、DL(2j+3)與第四資料線DL(2j+4)、DL(2j+8)之間，第二畫素320b與第三畫素320c在第一方向D1上對齊。
請參照圖3，在實際的應用層面上，資料驅動晶片(未繪示)經由各第一資料線DL(2j+1)、DL(2j+5)、第二資料線DL(2j+2)、DL(2j+6)、第三資料線DL(2j+3)、DL(2j+7)與第四資料線DL(2j+4)、DL(2j+8)，輸入對應之資料電壓(或訊號)至對應的畫素320a~320d，以使得各畫素320a~320d呈現所需的顯示效果。如圖3所示，本實施例的驅動方法是在同一個圖框時間內，對第一資料線DL(2j+1)、DL(2j+5)與第三資料線DL(2j+3)、DL(2j+7)輸入例如為正極性的第一極性訊號”+”，而對第二資料線DL(2j+2)、DL(2j+6)與第四資料線DL(2j+4)、DL(2j+8)輸入例如為負極性的第二極性訊號”-”。此外，在下一個圖框時間內，對第一資料線DL(2j+1)、DL(2j+5)與第三資料線DL(2j+3)、DL(2j+7)輸入負極性訊號”-”，並對第二資料線DL(2j+2)、DL(2j+6)與第四資料線DL(2j+4)、DL(2j+8)輸入正極性訊號”+”(未繪示)。換言之，所輸入的訊號的極性例如是僅會在液晶顯示器的一個圖框時間才轉態一次。
當掃描線SL1 (2i+1)、SL2 (2i+2)、SL1 (2i+3)、SL2 (2i+4)、SL1 (2i+5)、SL2 (2i+6)、SL1 (2i+7)、SL2 (2i+8)由上至下依序開啟時，各資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)、DL(2j+5)、DL(2j+6)、DL(2j+7)、DL(2j+8)依序提供不同的資料電壓(或訊號)以輸入至對應的畫素320a~320d中。詳言之，在本實施例中，由於第一畫素320a與第二畫素320b與相鄰且電性相連第一資料線DL(2j+1)、DL(2j+5)以及第三資料線DL(2j+3)、DL(2j+7) 電性連接，因此第一畫素320a與第二畫素320b具有相同的極性。相似地，由於第三畫素320c與第四畫素320d與相鄰且電性相連的第二資料線DL(2j+2)、DL(2j+6)以及第四資料線DL(2j+4)、DL(2j+8)電性連接，因此第三畫素320c與第四畫素320d具有相同的極性。在本實施例中，第一畫素320a與第二畫素320b例如是具有第一極性”+”，第三畫素320c與第四畫素320d例如是具有第二極性”-”，換言之，第一畫素320a與第三畫素320c的極性不同。簡言之，在本實施例中，對第一資料線DL(2j+1)、DL(2j+5)以及第三資料線DL(j+3)、DL(2j+7)輸入一第一極性訊號，而對第二資料線DL(2j+2)、DL(2j+6)以及第四資料線DL(2j+4)、DL(2j+8)輸入一第二極性訊號，就能達到如圖3所示之以雙點反轉驅動畫素陣列的狀態。
圖4繪示另一種本發明一實施例之主動元件陣列基板的結構及驅動狀態的示意圖。圖4所示的主動元件陣列基板300a與圖3所示之主動元件陣列基板300的構件大致相同，其主要不同處在於畫素320a~320d的排列方式。詳言之，在主動元件陣列基板300a中，排列於第1列與第3列等奇數列的畫素320a~320d例如是以第一畫素320a、第二畫素320b、第三畫素320c、第四畫素320d的排列順序排列，而排列於第2列與第4列等偶數列的畫素320a~320d例如是以第三畫素320c、第四畫素320d、第一畫素320a、第二畫素320b的排列順序排列。換言之，在本實施例中，排列於第n列的畫素320a~320d例如是以第一畫素320a、 第二畫素320b、第三畫素320c、第四畫素320d的排列順序排列，而排列於第(n+1)列的畫素320a~320d例如是以第三畫素320c、第四畫素320d、第一畫素320a、第二畫素320b的排列順序排列，且n為整數。因此，在本實施例中，在二相鄰的第一資料線DL(2j+1)、DL(2j+5)與第四資料線DL(2j+4)、DL(2j+8)之間，第一畫素320a與第三畫素320c在第一方向D1上對齊。在二相鄰的第一資料線DL(2j+1)、DL(2j+5)與第四資料線DL(2j+4)、DL(2j+84)之間，第二畫素320b與第四畫素320d在第一方向D1上對齊。在本實施例中，第一方向D1例如是行方向，第二方向D2例如是列方向。
如圖4所示，在本實施例中，驅動方法是在同一個圖框時間內，對第一資料線DL(2j+1)、DL(2j+5)與第三資料線DL(2j+3)、DL(2j+7)輸入例如為正極性的第一極性訊號”+”，而對第二資料線DL(2j+2)、DL(2j+6)與第四資料線DL(2j+4)、DL(2j+8)輸入例如為負極性的第二極性訊號”-”。此外，在下一個圖框時間內，對第一資料線DL(2j+1)、DL(2j+5)與與第三資料線DL(2j+3)、DL(2j+7)輸入負極性訊號”-”，並對第二資料線DL(2j+2)、DL(2j+6)與第四資料線DL(2j+4)、DL(2j+8)輸入正極性訊號”+”(未繪示)。換言之，所輸入的訊號的極性例如是僅會在液晶顯示器的一個圖框時間才轉態一次。當掃描線SL1 (2i+1)、SL2 (2i+2)、SL1 (2i+3)、SL2 (2i+4)、SL1 (2i+5)、SL2 (2i+6)、SL1 (2i+7)、SL2 (2i+8)由上至下依序開啟時，各資料線 DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)、DL(2j+5)、DL(2j+6)、DL(2j+7)、DL(2j+8)經由資料驅動晶片(未繪示)依序提供不同的資料電壓以輸入至對應的畫素320a~320d中。由於第一畫素320a與第二畫素320b與相鄰且電性相連的第一資料線DL(2j+1)、DL(2j+5)以及第三資料線DL(2j+3)、DL(2j+7)電性連接，因此第一畫素320a與第二畫素320b例如是具有第一極性”+”。相似地，由於第三畫素320c與第四畫素320d與相鄰且電性相連的第二資料線DL(2j+2)、DL(2j+6)以及第四資料線DL(2j+4)、DL(2j+8)電性連接，因此第三畫素320c與第四畫素320d例如是具有第二極性”-”。換言之，在本實施例中，對奇數條資料線DL(2j+1)、DL(2j+3)、DL(2j+5)、DL(2j+7)輸入一第一極性訊號，而對偶數條資料線DL(2j+2)、DL(2j+4)、DL(2j+6)、DL(2j+8)輸入一第二極性訊號，就能達到如圖4所示之以雙點反轉驅動畫素陣列的狀態。
承上述，雖然在本實施例中是以正極性為第一極性及負極性為第二極性為例，但第一極性也可以是負極性及第二極性也可以是正極性。
特別的是，上述實施例之主動元件陣列基板300、300a藉由畫素陣列中各畫素320a~320d與對應之掃描線SL1 (2i+1)、SL2 (2i+2)、SL1 (2i+3)、SL2 (2i+4)、SL1 (2i+5)、SL2 (2i+6)、SL1 (2i+7)、SL2 (2i+8)以及資料線DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)、DL(2j+5)、DL(2j+6)、DL(2j+7)、DL(2j+8)的適當配置，得以採用純熟的行反轉 技術的驅動方式，來達到雙點反轉的顯示效果。此外，本實施例之畫素佈局方式能夠平衡各資料線對共通電位的耦合效應，以避免共通電位的飄移。如此一來，可以避免習知之顯示不均的問題，在達到省電、節省成本時，同時提供較佳的顯示品質。
接下來將以實驗例與比較例來說明在同一測試圖案下，本發明之畫素佈局方式與其他畫素佈局方式對於平衡各資料線對共通電位的耦合效應差異。其中，實驗例是以圖1所示之畫素佈局方式來進行測試，以及比較例是以圖5所示之畫素佈局方式來進行測試。由於圖1所示的畫素佈局方式已在前文敘述，因此此處僅介紹圖5所示的HSD架構搭配行反轉驅動之主動元件陣列基板的結構。請參照圖5，主動元件陣列基板100包括配置於基板102上的多條資料線DL1~DL6、多條第一掃描線SL1 與多條第二掃描線SL2 以及多個畫素列102a、102b。每一畫素列102a、102b配置於一第一掃描線SL1 與一第二掃描線SL2 之間，且每一畫素列102a、102b包括多個畫素110。詳言之，資料驅動晶片(未繪示)經由各資料線DL1~DL6輸入對應之資料電壓(或訊號)至對應的畫素110，使得各畫素110呈現所需的顯示效果。如圖5所示，其驅動方法是在同一個圖框時間(frame period)內，對奇數條資料線DL1、DL3、DL5輸入正極性訊號”+”，並對偶數條資料線DL2、DL4、DL6輸入負極性訊號”-”。此外，在下一個圖框時間內，對奇數條資料線DL1、DL3、DL5輸入負極性訊號”-”，並對偶數 條資料線DL2、DL4、DL6輸入正極性訊號”+”(未繪示)。當掃描線SL1 、SL2 由上至下依序開啟時，各資料線DL1~DL6依序提供不同的資料電壓(或訊號)以輸入至對應的畫素110中。如圖1A所示，藉由畫素110與對應之掃描線SL1 、SL2 及資料線DL1~DL6之間的適當配置，主動元件陣列基板100可以採用行反轉驅動方式而達到雙點反轉驅動方式所帶來的顯示效果。
[實驗例]
分別以圖6A與圖7A所示的測試圖案1(Sub-Pixel V-Stripe，以R、G、B、W表示)與測試圖案2(Pixel V-Stripe，以R、G、B、W表示)來對圖1所示的畫素佈局方式進行測試，以分別得到圖6B與圖7B所示之共通電位的波形圖。
[比較例]
分別以圖8A與圖9A所示的測試圖案1(Sub-Pixel V-Stripe，以R、G、B、W表示)與測試圖案2(Pixel V-Stripe，以R、G、B、W表示)來對圖5所示的畫素佈局方式進行測試，以分別得到圖8B與圖9B之右手邊所示之共通電位的波形圖。換言之，實驗例之圖6A與比較例之圖8A是在測試圖案1下進行測試，實驗例之圖7A與比較例之圖9A是在測試圖案2下進行測試，以比較兩者之間的差異。
由圖6B與圖7B可知，在本發明之畫素佈局與極性安排方式下，在同一時間下，資料線DL1~DL6都能兩兩一正一負互相平衡抵消(平衡之數字記為0)，因此不會對共通電位Vcom造成干擾。換言之，本發明之畫素佈局能夠 平衡各資料線對共通電位的耦合效應，以避免共通電位的飄移，進而能提供較佳之顯示品質。
相反地，由圖8B與圖9B可知，在比較例之畫素佈局與極性安排方式下，在圖示之重覆範圍內，資料線DL1~DL6在同一時間，均有6條資料線同時由低轉高(平衡之數字記為+6)或是同時由高轉低(平衡之數字記為-6)(如圖8B所示)的情況，或者是，6條資料線中會有2條資料線同時向上(平衡之數字記為+2)或向下(平衡之數字記為-2)(如圖9B所示)，而對共通電位Vcom造成干擾。也就是說，資料線DL1~DL6會對共通電位Vcom產生耦合效應(coupling effect)而拉動共通電位Vcom，使得共通電位Vcom向上飄移或向下飄移。如此一來，部分畫素在顯示上會有亮度偏亮或偏暗的情況發生，使得顯示畫面呈現不均勻的亮暗線或亮暗點而具有較差的顯示品質。
因此，由上述實驗結果可知，相較於比較例之畫素佈局方式，本發明之畫素佈局方式能有效地平衡各資料線對共通電位的耦合效應，以避免共通電位的飄移，進而能提供較佳之顯示品質。
綜上所述，本發明之主動元件陣列基板可以藉由HSD的配置方式來減少資料驅動晶片的驅動電力消耗，以達到省電亦以及節省製造成本。此外，本發明藉由適當地佈局畫素、掃描線與資料線，能夠平衡各資料線對共通電位的耦合效應，以避免共通電位的飄移。如此一來，可以避免習知之顯示不均的問題，在達到省電、節省成本時，同時 提供較佳的顯示品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、200a、300、300a‧‧‧主動元件陣列基板
102、202、302‧‧‧基板
102a、102b、C1 、C2 ‧‧‧畫素列
110、210a~210d、320a~320d‧‧‧畫素
310a、310b‧‧‧顯示單元
D1、D2‧‧‧方向
DL0、DL1~DL6、DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)、DL(2j+5)、DL(2j+6)、DL(2j+7)、DL(2j+8)‧‧‧資料線
SL1 、SL2 、SL1 (2i+1)、SL2 (2i+2)、SL1 (2i+3)、SL2 (2i+4)、SL1 (2i+5)、SL2 (2i+6)、SL1 (2i+7)、SL2 (2i+8)‧‧‧掃描線
Vcom‧‧‧共通電位
+、-‧‧‧極性
圖1是根據本發明之一實施例之主動元件陣列基板的結構及驅動狀態的示意圖。
圖2是根據本發明之另一實施例之主動元件陣列基板的結構及驅動狀態的示意圖。
圖3是根據本發明之又一實施例之主動元件陣列基板的結構及驅動狀態的示意圖。
圖4繪示另一種本發明一實施例之主動元件陣列基板的結構及驅動狀態的示意圖。
圖5為比較例之HSD架構搭配行反轉驅動之主動元件陣列基板的結構及驅動狀態的示意圖。
圖6A為與圖6B分別為實驗例在測試圖案1下進行測試的畫素佈局以及所得到之共通電位的波形圖。
圖7A與圖7B分別為實驗例在測試圖案2下進行測試的畫素佈局以及所得到之共通電位的波形圖。
圖8A與圖8B分別為比較例在測試圖案1下進行測試的畫素佈局以及所得到之共通電位的波形圖。
圖9A與圖9B分別為比較例在測試圖案2下進行測試 的畫素佈局以及所得到之共通電位的波形圖。
200‧‧‧主動元件陣列基板
202‧‧‧基板
210a~210d‧‧‧畫素
C1 、C2 ‧‧‧畫素列
D1、D2‧‧‧方向
DL0、DL(2j+1)、DL(2j+2)、DL(2j+3)、DL(2j+4)‧‧‧資料線
SL1 (2i+1)、SL2 (2i+2)、SL1 (2i+3)、SL2 (2i+4)、SL1 (2i+5)、SL2 (2i+6)、SL1 (2i+7)、SL2 (2i+8)‧‧‧掃描線
+、-‧‧‧極性

Claims (9)

  1. 一種主動元件陣列基板，包括：一基板；多條第一掃描線；多條第二掃描線，其中該些第一掃描線與該些第二掃描線沿著一第一方向交替排列於該基板上；多條第一資料線；多條第二資料線；多條第三資料線，各該第三資料線電性連接至相鄰的該第一資料線；多條第四資料線，各該第四資料線電性連接至相鄰的該第二資料線，其中該些第一資料線、該些第二資料線、該些第三資料線以及該些第四資料線沿著一第二方向依序地交替排列於該基板上，且該些第一資料線、該些第二資料線、該些第三資料線以及該些第四資料線與該些第一掃描線以及該些第二掃描線交錯；以及多個畫素，包括多個第一顯示單元以及多個第二顯示單元，各該第一顯示單元包括一第一畫素與一第二畫素，各該第二顯示單元包括一第三畫素與一第四畫素，該些第一畫素與該些第一掃描線以及該些第一資料線電性連接，該些第二畫素與該些第二掃描線以及該些第三資料線電性連接，該些第三畫素以及該些第四畫素分別連接至該些第一掃描線以及該些第二掃描線，且該些第三畫素以及該些第四畫素電性連接至該些第二資料線或該些第四資料線，其中該些第一顯示單元與該些第二顯示單元排列成一陣 列，且在該第一方向以及該第二方向上交替排列，其中該些第一資料線以及該些第三資料線具有一第一極性，該些第二資料線以及該些第四資料線具有一第二極性，且該第一極性與該第二極性為不同的極性。
  2. 如申請專利範圍第1項所述之主動元件陣列基板，其中該些第一顯示單元與該些第二顯示單元在該第一方向以及該第二方向上彼此對齊。
  3. 如申請專利範圍第1項所述之主動元件陣列基板，其中排列於第n列的畫素係以第一畫素、第二畫素、第三畫素、第四畫素的排列順序排列，而排列於第(n+1)列的畫素係以第四畫素、第三畫素、第二畫素、第一畫素的排列順序排列，且n為整數。
  4. 如申請專利範圍第3項所述之主動元件陣列基板，其中在二相鄰的第一資料線與第四資料線之間，該些第一畫素與該些第四畫素在該第一方向上對齊。
  5. 如申請專利範圍第3項所述之主動元件陣列基板，其中在二相鄰的第一資料線與第四資料線之間，該些第二畫素與該些第三畫素在該第一方向上對齊。
  6. 如申請專利範圍第1項所述之主動元件陣列基板，其中排列於第n列的畫素係以第一畫素、第二畫素、第三畫素、第四畫素的排列順序排列，而排列於第(n+1)列的畫素係以第三畫素、第四畫素、第一畫素、第二畫素的排列順序排列，且n為整數。
  7. 如申請專利範圍第6項所述之主動元件陣列基板，其中在二相鄰的第一資料線與第四資料線之間，該些第一畫素與該些第三畫素在該第一方向上對齊。
  8. 如申請專利範圍第6項所述之主動元件陣列基板，其中在二相鄰的第一資料線與第四資料線之間，該些第二畫素與該些第四畫素在該第一方向上對齊。
  9. 如申請專利範圍第1項所述之主動元件陣列基板，其中該些第一畫素與該些第二畫素的極性相同，而該些第三畫素與該些第四畫素的極性相同，且該些第一畫素與該些第三畫素的極性不同。
TW099116097A 2010-05-20 2010-05-20 主動元件陣列基板 TWI401517B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099116097A TWI401517B (zh) 2010-05-20 2010-05-20 主動元件陣列基板
US12/858,433 US8502948B2 (en) 2010-05-20 2010-08-17 Active device array substrate
US13/928,397 US8724067B2 (en) 2010-05-20 2013-06-27 Active device array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099116097A TWI401517B (zh) 2010-05-20 2010-05-20 主動元件陣列基板

Publications (2)

Publication Number Publication Date
TW201142448A TW201142448A (en) 2011-12-01
TWI401517B true TWI401517B (zh) 2013-07-11

Family

ID=44972258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099116097A TWI401517B (zh) 2010-05-20 2010-05-20 主動元件陣列基板

Country Status (2)

Country Link
US (2) US8502948B2 (zh)
TW (1) TWI401517B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978417B1 (en) 2023-01-30 2024-05-07 AUO Corporation Pixel array substrate

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823625B2 (en) * 2010-10-18 2014-09-02 Shenzhen China Star Optoelectronics Technology Co. Ltd. LCD device capable of changing the scan order and driving method thereof
KR101192583B1 (ko) 2010-10-28 2012-10-18 삼성디스플레이 주식회사 액정 표시 패널, 액정 표시 장치 및 액정 표시 장치의 구동 방법
TWI440946B (zh) * 2011-04-18 2014-06-11 Hannstar Display Corp 液晶顯示器
TW201321876A (zh) * 2011-11-17 2013-06-01 Au Optronics Corp 畫素結構、主動陣列基板及液晶顯示面板
JP6053278B2 (ja) 2011-12-14 2016-12-27 三菱電機株式会社 ２画面表示装置
CN102707525B (zh) * 2012-05-24 2015-01-28 北京京东方光电科技有限公司 一种阵列基板、液晶显示面板和液晶显示装置
CN102810304B (zh) * 2012-08-09 2015-02-18 京东方科技集团股份有限公司 一种像素单元、像素结构、显示装置及像素驱动方法
CN102830561B (zh) * 2012-08-31 2015-07-15 京东方科技集团股份有限公司 Tft阵列基板、液晶显示器及其驱动方法
KR102091434B1 (ko) * 2013-07-29 2020-03-23 삼성디스플레이 주식회사 표시 장치
CN103744239A (zh) * 2013-12-26 2014-04-23 深圳市华星光电技术有限公司 一种内嵌式触控阵列基板结构
KR102141542B1 (ko) * 2013-12-31 2020-09-14 엘지디스플레이 주식회사 표시장치
TWI518670B (zh) * 2014-03-27 2016-01-21 友達光電股份有限公司 顯示面板及其驅動方法
CN106098708B (zh) 2014-06-05 2019-02-05 厦门天马微电子有限公司 一种薄膜晶体管阵列基板、显示面板和显示装置
US10147371B2 (en) * 2014-06-27 2018-12-04 Lg Display Co., Ltd. Display device having pixels with shared data lines
KR102219667B1 (ko) * 2014-09-17 2021-02-24 엘지디스플레이 주식회사 표시장치
CN104267519B (zh) * 2014-10-22 2017-11-03 深圳市华星光电技术有限公司 Tft阵列基板
CN104460153A (zh) * 2014-12-12 2015-03-25 深圳市华星光电技术有限公司 液晶显示器及其阵列基板
JP2016148775A (ja) * 2015-02-12 2016-08-18 株式会社ジャパンディスプレイ 表示装置
KR102349500B1 (ko) * 2015-04-21 2022-01-12 엘지디스플레이 주식회사 액정표시장치
CN105319786B (zh) * 2015-11-26 2018-06-19 深圳市华星光电技术有限公司 具有低切换频率的数据线驱动极性的阵列基板
KR102485545B1 (ko) * 2015-12-02 2023-01-06 삼성디스플레이 주식회사 액정 표시 장치
CN105388674B (zh) * 2015-12-02 2018-09-18 深圳市华星光电技术有限公司 阵列基板以及液晶显示装置
KR102498791B1 (ko) * 2015-12-28 2023-02-13 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치
TWI587263B (zh) * 2016-03-25 2017-06-11 友達光電股份有限公司 顯示裝置
TWI599830B (zh) * 2016-05-09 2017-09-21 友達光電股份有限公司 畫素陣列及顯示裝置
KR102624016B1 (ko) * 2016-12-30 2024-01-10 엘지디스플레이 주식회사 액정표시장치
CN106783892B (zh) * 2017-02-15 2019-05-21 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN106710562B (zh) * 2017-03-15 2019-04-23 厦门天马微电子有限公司 一种显示面板及显示装置
CN106991981B (zh) * 2017-05-02 2019-09-10 深圳市华星光电技术有限公司 mura补偿数据参考值位置的选取方法
CN106991953A (zh) 2017-05-11 2017-07-28 惠科股份有限公司 像素驱动电路、驱动方法及显示装置
CN108182919B (zh) * 2018-01-03 2020-02-04 惠科股份有限公司 显示装置
CN109188749B (zh) * 2018-09-19 2021-02-26 重庆惠科金渝光电科技有限公司 显示装置
CN209103799U (zh) * 2018-11-13 2019-07-12 惠科股份有限公司 画素驱动电路及显示装置
TWI686790B (zh) * 2018-12-11 2020-03-01 友達光電股份有限公司 顯示裝置及其驅動方法
CN109584778B (zh) * 2019-01-29 2022-04-26 鄂尔多斯市源盛光电有限责任公司 显示模组、显示装置及该显示模组的驱动方法
CN109697967A (zh) * 2019-03-08 2019-04-30 京东方科技集团股份有限公司 一种像素结构及其驱动方法、显示装置
CN112562561A (zh) * 2020-12-01 2021-03-26 惠科股份有限公司 一种显示面板的驱动装置、驱动方法以及显示装置
US11768414B2 (en) * 2020-12-30 2023-09-26 Lg Display Co., Ltd. Display device and driving method of the same
CN113781972A (zh) * 2021-09-13 2021-12-10 Tcl华星光电技术有限公司 显示面板
KR20240068895A (ko) * 2022-11-10 2024-05-20 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081850A1 (en) * 2004-10-01 2006-04-20 Yong-Soon Lee Display device and driving method thereof
TW200617490A (en) * 2004-09-10 2006-06-01 Samsung Electronics Co Ltd Display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151689A (en) * 1988-04-25 1992-09-29 Hitachi, Ltd. Display device with matrix-arranged pixels having reduced number of vertical signal lines
JPH05273522A (ja) * 1992-01-08 1993-10-22 Matsushita Electric Ind Co Ltd 表示デバイスおよびそれを用いた表示装置
JP2937130B2 (ja) * 1996-08-30 1999-08-23 日本電気株式会社 アクティブマトリクス型液晶表示装置
TW491959B (en) 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
KR100951350B1 (ko) * 2003-04-17 2010-04-08 삼성전자주식회사 액정 표시 장치
KR101006450B1 (ko) * 2004-08-03 2011-01-06 삼성전자주식회사 액정 표시 장치
KR20060025785A (ko) * 2004-09-17 2006-03-22 삼성전자주식회사 액정 표시 장치
KR101171176B1 (ko) * 2004-12-20 2012-08-06 삼성전자주식회사 박막 트랜지스터 표시판 및 표시 장치
US7796223B2 (en) 2005-03-09 2010-09-14 Samsung Electronics Co., Ltd. Liquid crystal display apparatus having data lines with curved portions and method
KR101240647B1 (ko) * 2005-10-13 2013-03-08 삼성디스플레이 주식회사 액정 표시 장치
TWI323808B (en) * 2006-01-27 2010-04-21 Au Optronics Corp Pixel structure, panel and display device utilizing the same
KR101429905B1 (ko) * 2006-09-29 2014-08-14 엘지디스플레이 주식회사 액정표시장치
TWI368213B (en) * 2007-10-30 2012-07-11 Au Optronics Corp Liquid crystal display and method for driving same
KR101543632B1 (ko) * 2009-04-20 2015-08-12 삼성디스플레이 주식회사 표시 장치
TWI396178B (zh) * 2009-05-25 2013-05-11 Au Optronics Corp 液晶顯示面板及其驅動方法
KR101604140B1 (ko) * 2009-12-03 2016-03-17 엘지디스플레이 주식회사 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200617490A (en) * 2004-09-10 2006-06-01 Samsung Electronics Co Ltd Display device
US20060081850A1 (en) * 2004-10-01 2006-04-20 Yong-Soon Lee Display device and driving method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978417B1 (en) 2023-01-30 2024-05-07 AUO Corporation Pixel array substrate

Also Published As

Publication number Publication date
TW201142448A (en) 2011-12-01
US8724067B2 (en) 2014-05-13
US20130293821A1 (en) 2013-11-07
US8502948B2 (en) 2013-08-06
US20110285950A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
TWI401517B (zh) 主動元件陣列基板
CN101866086B (zh) 主动元件阵列基板
WO2018205398A1 (zh) 像素驱动电路、驱动方法及显示装置
CN101900915B (zh) 液晶显示器
KR100951350B1 (ko) 액정 표시 장치
TWI447687B (zh) 液晶顯示器
US8587504B2 (en) Liquid crystal display and method of driving the same
KR101127593B1 (ko) 액정 표시 장치
JP5336581B2 (ja) 表示装置、液晶表示装置、表示装置の駆動方法、テレビジョン受像機
US8462092B2 (en) Display panel having sub-pixels with polarity arrangment
US8279217B2 (en) Liquid crystal display panel and driving method thereof
US20100001942A1 (en) Liquid crystal display device
JP2007052396A (ja) 駆動回路、表示装置及び表示装置の駆動方法
JP2011018020A (ja) 表示パネルの駆動方法、ゲートドライバ及び表示装置
TW200807374A (en) Systems for displaying images and driving methods thereof
US8456398B2 (en) Liquid crystal display module
JP2014153541A (ja) 画像表示装置及びその駆動方法
CN110879500B (zh) 显示基板及其驱动方法、显示面板、显示装置
US9766495B2 (en) Transflective type liquid crystal panel
KR20120075166A (ko) 액정표시장치 및 그의 구동 방법
KR101074381B1 (ko) 횡전계방식 액정표시장치
WO2009148006A1 (ja) 表示装置
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法
WO2019000499A1 (zh) 彩膜基板及液晶面板
CN108873513B (zh) 阵列基板、液晶显示面板及其驱动方法