[go: up one dir, main page]

TWI390925B - 在多主機環境中確認選擇作為控制輸入／輸出組構的組態之主節點之同一性之方法 - Google Patents

在多主機環境中確認選擇作為控制輸入／輸出組構的組態之主節點之同一性之方法 Download PDF

Info

Publication number
TWI390925B
TWI390925B TW095139427A TW95139427A TWI390925B TW I390925 B TWI390925 B TW I390925B TW 095139427 A TW095139427 A TW 095139427A TW 95139427 A TW95139427 A TW 95139427A TW I390925 B TWI390925 B TW I390925B
Authority
TW
Taiwan
Prior art keywords
root node
root
program
pci
configuration
Prior art date
Application number
TW095139427A
Other languages
English (en)
Other versions
TW200805971A (en
Inventor
William T Boyd
Douglas M Freimuth
William G Holland
Steven W Hunter
Renato J Recio
Steven M Thurber
Madeline Vega
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200805971A publication Critical patent/TW200805971A/zh
Application granted granted Critical
Publication of TWI390925B publication Critical patent/TWI390925B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

在多主機環境中確認選擇作為控制輸入/輸出組構的組態之主節點之同一性之方法
本文所揭示及主張之本發明大體係關於一種方法及相關設備，其用於經由輸入/輸出(I/O)轉換組構匯流排在多個根節點與PCI配接器之間的資料傳送。更特定言之，本發明係關於一種以上類型之方法，其中可經由I/O組構路由不同根節點來共用同一配接器，且用以組態所有根節點之路由的單一控制常駐於該等節點中之一者中。更特定言之，本發明係關於一種以上類型之方法，其中提供了一種查問程序，以解決關於哪個節點用作控制節點的任何不確定性。
如熟習此項技術者所熟知，PCI Express(PCI－E)廣泛使用於電腦系統中，以藉由I/O轉換組構匯流排等將主機單元互連至配接器或其他組件。然而，PCI－E當前並不允許PCI配接器在拓撲中之共用，其中存在具有多個共用PCI匯流排之多個主機。結果，即使該共用性能在使用葉片叢集或其他叢集伺服器時可極為有價值，但目前一般將用於PCI－E及次級網路(例如，FC、IB、Enet)之配接器整合為個別葉片及伺服器系統。因此，無法在叢集葉片之間，或甚至在叢集系統內之多個根之間共用該等配接器。
在含有多個葉片或葉片叢集之環境中，將PCI配接器專門僅與單一葉片一起使用可極為昂貴。舉例而言，10個十億位元乙太網路(10 GigE)配接器當前成本為約$6,000。無法在葉片之間共用此等昂貴配接器實際上已促成諸如10 GigE之某些新網路技術之緩慢採用速率。此外，存在由用以容納PCI配接器之葉片中可用之有限空間所強加的約束。若PC網路能夠支援多個主機對單一PCI配接器之附著，使得可在多個主機之間共用虛擬PCI I/O配接器，則此有限空間問題可得以克服。
在包含多主機環境等之分佈式電腦系統中，無法藉由多個主機來控制在主機或其他根節點之間所共用之I/O組構之任何部分的組態。此係因為一主機可進行影響另一主機之改變。因此，為了達成在不同主機之中共用一PCI配接器之以上目標，需要提供某種類型之中央管理機制。需要此管理機制來組態路由，該等路由由I/O組構之PCI轉換器以及由根複合體、PCI配接器及藉由PCI轉換器所互連之其他裝置使用。
將理解本文使用術語"根節點"來一般描述一實體，該實體可包含電腦主機CPU集合等，及連接至其之根複合體。主機集合可具有一或多個離散CPU。然而，術語"根節點"未必限制於主機CPU集合。本文使用術語"根複合體"來一般描述用於將根節點及其主機CPU集合連接至I/O組構之根節點中的結構。
在一極適用之方法中，特定指定之根節點包括一組件，該組件為用於整個多主機系統之PCI組態主控器(PCM)。PCM為所有PCI轉換器、根複合體及配接器組態經由I/O組構之所有路由。然而，在PCI轉換組構中，允許多個組構管理器。此外，任一組構管理器可插入任一根轉換器埠中，亦即，直接連接至根複合體之PCI轉換器的埠。結果，當在組態經由PCI組構之路線中嚙合以上類型之PCM時，將有時遭遇呈現為藉由除PCM外之組構管理器而控制的轉換器，除指定節點外，其常駐於根節點處。因此，需要提供一種查問程序來判定或確認哪個根節點實際含有控制之組構組態管理器。
在以上類型之多主機系統中，本發明一般提供一種查問程序或協定，其用於判定PCI組態主控器或管理器實際常駐於其中的根節點。此節點稱作主節點。每當PCM之同一性呈現為不確定時，啟動查問程序，該同一性係藉由含有PCM之根節點來判定。查問程序解決此不確定性，且使PCM能夠繼續組態系統中的路由。在一適用之實施例中，本發明係針對一種用於分佈式電腦系統之方法，該系統具備多個根節點，且進一步具備一或多個PCI轉換器且具備可供不同節點共用的可用之配接器或其他組件。該方法包括下列步驟：選擇根節點中之第一者作為用於系統之主根節點；及操作第一根節點來實施一程序，藉此第一根節點詢問PCI轉換器中之特定一者的組態空間。該方法進一步包括偵測資訊，該資訊指示第二根節點而非第一根節點經考慮作為特定轉換器之主根節點。回應於此偵測之資訊來實施查問程序，努力以確認第一根節點實際上為用於系統之主根節點。若第一根節點經確認為主根節點，則接著繼續組態空間詢問程序。否則，中斷詢問程序，使得可採取校正動作。有用地，當PCM執行PCI組態時，所有根節點均處於靜止狀態。在組態轉換組構後，PCM將組態資訊寫入根轉換器中，且接著使根埠中之每一者能夠存取其組態。
圖1展示其中可實踐本發明之較佳實施例之分佈式電腦系統100。分佈式電腦系統100採取多個根複合體(RC)110、120、130、140及142之形式，該等根複合體經由I/O鏈路150、152、154、156及158分別連接至I/O組構144，且連接至根節點(RN)160－166之記憶體控制器108、118、128及138。經由鏈路180－194將I/O組構附著至I/O配接器(IOA)168－178。IOA可為諸如IOA 168－170及176的單一功能，或諸如IOA 172－174及178之多個功能。此外，各別IOA可經由諸如鏈路180－186之單一鏈路連接至I/O組構144，或與諸如鏈路188－194之用於冗餘的多個鏈路連接。
RC 110、120及130分別為RN 160、162及164之整體組件。在RN中可存在一個以上之RC，諸如RC 140及142，其均為RN 166的整體組件。除了RC外，每一RN由一或多個中央處理單元(CPU)102－104、112－114、122－124及132－134；記憶體106、116、126及128；及記憶體控制器108、118、128及138組成。記憶體控制器分別互連CPU、記憶體及其相應RN的I/O RC，且執行諸如處理各別記憶體之連貫訊務的功能。
諸如藉由在RN 160及162之記憶體控制器108與118之間延伸的鏈路146，RN可在其記憶體控制器處連接在一起。此形成一連貫域，該域可擔當單一對稱多處理(SMP)系統。或者，如在RN 164及166中，節點可相互獨立，連貫域分離。
圖1進一步展示併入諸如RN 160之RN中之一者中(作為其整體組件)的PCI組態管理器(PCM)148。PCM組態I/O組構之共用資源，且將資源分配至RN。
將理解根節點160－166中之任一者可支援PCM。然而，必須僅存在一個PCM而在整個系統100中組態所有路線且分配所有資源。明顯地，若呈現系統100中存在一個以上之PCM，其中每一PCM常駐於一不同根節點中，則顯著不確定性可能顯現。因此，提供本發明之實施例，首先判定關於PCM之不確定條件存在，且接著解決不確定性。
在一極適用之實施例中，查問協定為可操作的以認可包括於系統之轉換組構中之PCI轉換器呈現為在PCM的控制下，該PCM不同於當前在系統之控制中的PCM。在認可此條件後，查問協定即確認當前PCM已對轉換器控制，或否則將中斷轉換器之組態。結合圖7及8，在下文中更詳細地描述此查問協定或程序。
可使用各種可購得之電腦系統來實施分佈式計算系統100。舉例而言，可使用自International Business Machines公司可購得之IBM eServer iSeries Model 840系統來實施分佈式計算系統100。該系統可使用自International Business Machines公司亦可購得之OS/400作業系統而支援邏輯分區。
一般熟習此項技術者將瞭解圖1中所描繪之硬體可變化。舉例而言，除了或代替所描繪之硬體，亦可使用諸如光碟機等之其他周邊裝置。描繪之實例並不意謂相對於本發明暗示架構限制。
參看圖2，描繪了其中可實施本發明之例示性邏輯分區平臺200的方塊圖。邏輯分區平臺200中之硬體可實施為(例如)圖1中之資料處理系統100。邏輯分區平臺200包括分區硬體230，作業系統202、204、206、208，及超管理器210。作業系統202、204、206及208可為單一作業系統之多個複本，或可為同時執行於平臺200上的多個異質作業系統。可使用經設計以與超管理器介面連接之OS/400來實施此等作業系統。可將作業系統202、204、206及208分別定位於分區212、214、216及218中。另外，此等分區分別包括韌體載入器222、224、226及228。當實體化分區212、214、216及218時，可藉由超管理器之分區管理器將開放韌體之複本載入每一分區中。接著，將相關聯或分配至分區的處理器調度至分區之記憶體，以執行分區韌體。
分區硬體230包括複數個處理器232－238、複數個系統記憶體單元240－246、複數個輸入/輸出(I/O)配接器248－262，及一儲存單元270。分區硬體230亦包括服務處理器290，該服務處理器290可用以提供各種服務，諸如分區中之錯誤處理。可將處理器232－238、記憶體單元240－246、NVRAM 298及I/O配接器248－262中的每一者分配至邏輯分區平臺200內之多個分區中之一者，其每一者對應於作業系統202、204、206及208中的一者。
分區管理韌體(超管理器)210對於分區212、214、216及218執行許多功能及服務，以建立及增強邏輯分區平臺200之分區。超管理器210為與基本硬體相同之實施韌體的虛擬機器。可自International Business Machines公司購得超管理器軟體。韌體為儲存於記憶體晶片中之"軟體"，該記憶體晶片在無電源之情況下保持其內容，諸如唯讀記憶體(ROM)、可程式ROM(PROM)、電子可擦可程式ROM(EEPROM)及非揮發性隨機存取記憶體(NVRAM)。因此，藉由虛擬化邏輯分區平臺200之所有硬體資源，超管理器210允許獨立OS影像202、204、206及208的同時執行。
可經由諸如硬體管理控制臺280之硬體管理控制臺來控制不同分區之操作。硬體管理控制臺280為獨立分佈式計算系統，系統管理者可自其執行各種功能，包括將資源再分配至不同分區。
在圖2中所示之類型的環境中，不允許一分區中之資源或程式影響另一分區中之操作。此外，需要細粒化資源分配為適用的。舉例而言，將特定PHB下之所有IOA分配至同一分區通常為不可接受的，因為此將限制系統之可組態性，包括在分區之間動態移動資源之能力。
因此，在橋接器中需要某些功能性將IOA連接至I/O匯流排，以能夠將諸如個別IOA或IOA之部分的資源分配至單獨分區；且同時諸如藉由獲得對其他分區之資源的存取而防止分配之資源影響其他分區。
參看圖3，展示了分佈式電腦系統300，其包括圖1中所描繪之I/O轉換組構144之更為詳細的表示。更特定言之，為了進一步說明經由使用多個轉換器支援多個根節點之PCI族組構的概念，組構144展示於圖3中包含複數個PCIe轉換器(或PCI族橋接器)302、304及306。圖3進一步展示分別具備埠308－314、316－324及326－330之轉換器302、304及306。出於在下文中所描述之原因，轉換器302及304稱作多根感知轉換器。將理解術語"轉換器"當單獨使用於本文時可包括轉換器及橋接器兩者。如本文所使用之術語"橋接器"一般係關於一用於連接使用同一協定之網路之兩個區段的裝置。
進一步參看圖3，展示了主機CPU集合332、334及336，每一者含有單一或複數個系統影像(SI)。因此，主機332含有系統影像SI 1及SI 2，主機334含有系統影像SI 3，且主機336含有系統影像SI 4及SI 5。將理解每一系統影像等效於或對應於一分區(如以上結合圖2所描述)。主機CPU集合中之每一者具有如以上所描述之相關聯的根複合體，各別主機之系統影像經由其與I/O組構144介面連接，或存取I/O組構144。更特定言之，主機集合332－336分別互連至RC 338－342。根複合體338具有埠344及346，且根複合體340及342各自分別僅具有一單一埠，亦即埠348及350。主機CPU集合中之每一者連同其相應之根複合體包含根節點之實例或例子，諸如圖1中所示之RN 160－166。此外，主機CPU集合332具備與圖1之PCM 148類似或相同的PCM 370。
圖3進一步展示連接至埠316－320中之一者的RC 338－342中之每一者，該等埠分別包含多根感知轉換器304之埠。多根感知轉換器304及302中之每一者提供組態具有多個路由或資料路徑之諸如I/O組構144的PCI族組構之性能，以容納多個根節點。
可將諸如轉換器302及304之多根感知轉換器的各別埠用作上游埠、下游埠，或上游及下游埠兩者。一般而言，上游埠更接近於RC。下游埠離RC較遠。上游/下游埠可具有上游及下游埠兩者之特徵。在圖3中，埠316、318、320、326及308為上游埠。埠324、312、314、328及330為下游埠，且埠322及310為上游/下游埠。
組態為下游埠之埠將附著或連接至配接器，或至另一轉換器的上游埠。在圖3中，多根感知轉換器302使用下游埠312來連接至I/O配接器352，該I/O配接器352具有兩個虛擬I/O配接器或資源354及356。類似地，多根感知轉換器302使用下游埠314來連接至I/O配接器358，該I/O配接器358具有三個虛擬I/O配接器或資源360、362及364。多根感知轉換器304使用下游埠324來連接至轉換器306之埠326。多根感知轉換器304使用下游埠328及330來分別連接至I/O配接器366且至I/O配接器368，該I/O配接器366具有兩個虛擬I/O配接器或資源353及351。
使用組態為上游埠之埠中的每一者來連接至根複合體338－342中之一者。因此，圖3展示使用上游埠308來連接至RC 338之埠344的多根感知轉換器302。類似地，多根感知轉換器304使用上游埠316、318及320來分別連接至根複合體338之埠346，至RC 340之單一埠348，及至RC 342的單一埠350。
使用組態為上游/下游埠之埠來連接至另一轉換器之上游/下游埠。因此，圖3展示使用上游/下游埠310來連接至多根感知轉換器304之上游/下游埠322的多根感知轉換器302。
I/O配接器352展示為虛擬化I/O配接器，其具有分配至系統影像SI 1且對其可存取之功能0(F0)，及分配至系統影像SI 2且對其可存取之功能1(F1)。類似地，I/O配接器358展示為虛擬化I/O配接器，其具有分配至SI 3且對其可存取的功能0(F0)、分配至SI 4且對其可存取之功能1(F1)及分配至SI 5之功能3(F3)。I/O配接器366展示為虛擬化I/O配接器，其具有分配至SI 2且對其可存取的功能F0，及分配至SI 4且對其可存取之功能F1。I/O配接器368展示為分配至SI 5且對其可存取之單一功能I/O配接器。
參看圖4，根據本發明之實施例展示了與分佈式電腦系統300等一起使用之PCI組態空間。如所熟知，藉由商業/裝置/功能(BDF)號碼來識別在諸如資料處理系統300之系統中的每一轉換器、橋接器及配接器。對於每一BDF號碼，組態空間具備PCI組態標頭400，且進一步具備延伸性能區域402。在圖4中之402a處展示可包括於延伸性能區域402中的各別資訊欄位。此等包括(例如)性能ID、性能版本號碼及性能資料。另外，可將新性能添加至延伸性能402。PCI－Express一般使用PCI組態標頭400中之性能指標404來指向新性能。PCI－Express在PCI組態標頭400中之固定位址處開始其延伸性能402。
根據本發明，已認可可使用延伸性能區域402來判定PCI組件是否為多根感知PCI組件。更特定言之，PCI－Express性能402具備多根感知位元403。若延伸性能區域402具有為PCI組件所設定之多根感知位元403，則PCI組件將支援多根PCI組態(如本文所描述)。此外，圖4展示具備PCI組態管理器(PCM)識別(ID)欄位405之延伸性能區域402。若PCI組件支援多根PCI組態機制，則其將亦支援PCM ID欄位405。
將理解在諸如系統100或300之分佈式電腦系統中，PCM ID為唯一識別PCM的值。更特定言之，PCM ID明確指示其中定位PCM組件之根節點或CPU集合。
參看圖5，展示了資訊空間502，其中一者對應於每一根節點或主機CPU集合。每一資訊空間502包括諸如欄位504－508之許多資訊欄位，該等資訊欄位為其相應根節點或主機CPU集合分別提供重要產品資料(VPD)ID、使用者ID及使用者優先級。將理解未展示之其他資訊欄位亦可能包括於每一資訊空間502中。可藉由系統使用者、管理者或管理代理將使用者ID及使用者優先級分配至各別根節點。
如熟習此項技術者所知，在製造單元時將唯一VPD ID分配至主機CPU集合。因此，系統300之各別主機CPU集合將具有相互不同之VPD ID值。接著為PCM ID提供唯一值，可最初選擇具有最高VPD ID值之主機CPU集合來含有PCM，且PCM ID將設定為該最高VPD ID值。或者，可最初選擇具有最高使用者ID、最高使用者優先級或資訊空間502中未展示之參數之最高值的主機CPU集合來含有PCM組件，且PCM ID可為該最高值。可藉由系統使用者選擇或者可藉由程式自動選擇最初經指定以含有PCM且藉此為系統之主根節點的根節點或主機CPU單元。
進一步參看圖5，展示了具有活動/互動(A/I)欄位510之資訊空間502。定位PCM之根節點展示在其欄位510中之活動狀態，且系統之剩餘根節點各自展示非活動狀態。作為一實例，系統300之主機CPU集合332將具有欄位510中之活動狀態，因為其含有PCM 370，且主機集合334及336將各自具有非活動狀態。
在組態各別路由後，PCM 370之一重要功能為判定在分佈式處理系統300中之每一轉換器的狀態。此藉由操作PCM詢問關於系統300之每一組件之圖4中所描述的PCI組態空間來有效完成。執行此操作，以提供系統組態資訊，而其他主機集合中之每一者保持非活動或靜止。組態資訊指示系統之各別埠相互間之互連，且可因此用以展示經由轉換組構144之PCI轉換器的資料路徑或路由。
參看圖6，展示了組構表602，當PCM獲取組態資訊時由其建構該組構表。如結合圖7在下文中所描述，藉由分別附著至一連串活動埠(AP)之PCI－E組態空間的詢問部分來有效獲取組態資訊。
進一步參看圖6，展示了組構表602，其包括展示分佈式系統300中之特定轉換器之狀態的資訊空間604。資訊空間604包括：欄位606，其含有當前PCM之同一性；及欄位608，其指示轉換器具有之埠之總數目。對於每一埠，欄位610指示埠是活動的還是非活動的，且欄位612指示與埠相關聯之樹是否已被初始化。欄位614展示埠是連接至根複合體(RC)、連接至橋接器或轉換器(S)，還是連接至端點(EP)。
圖6進一步展示組構表602，其包括分別關於其他轉換器或PCI組件之額外資訊空間616及618。儘管未展示，但組構表602整體包括類似於系統300之每一組件之空間604的資訊空間。組構表602可實施為一含有組構中之所有轉換器及PCI組件之資訊空間的表，或實施為其中每一表含有單一PCI轉換器或PCI組件之資訊空間之鏈接串列的表。
在諸如圖1及3之彼等系統之系統中，允許多個組構管理器，且其可插入諸如轉換器302及304之多根感知轉換器的任一部分中。結果且如以上所論述，在當前PCM自特定轉換器之欄位606獲取PCM同一性資訊時，可能發生與轉換器相關聯之PCM ID與當前PCM之同一性不同的情況。為了建構組構表，本發明提供了一種查問協定，以處理此類情況。
參看圖7，展示了藉由PCM有效執行之程序，以建構組構表602。一般而言，PCM連續詢問每一轉換器及其他PCI組件之PCI組態空間。此經進行以判定組件具有之埠的數目且判定各別埠是活動埠(AP)還是非活動埠。連同PCI組件之VPD ID，PCM接著將此資訊記錄於組構表中。
藉由詢問組態空間，功能區塊702及決定區塊704指示圖7之程序開始，以查明附著至埠AP之組件是否為轉換器。功能區塊706展示若組件為轉換器，則在PCM組構表中設定欄位"附著至埠(AP)之組件為轉換器"。接著，根據決定區塊707，變得需要判定已詢問之轉換器是否展示PCM ID，當前活動PCM或不同PCM之同一性。更特定言之，決定區塊707需要判定轉換器之欄位606是否展示等於0之PCM ID。
圖7進一步展示若決定區塊707之判定為肯定的，則根據功能區塊708，在轉換器之PCM組態表中設定當前PCM的ID，其在建構組構表中經嚙合。此表為關於轉換器之組構表602中之資訊空間。藉由再進入用於在組態中之埠AP之轉換器下之轉換器的此演算法，功能區塊710展示接著發現在轉換器下之組構。功能區塊712揭示接著將埠AP設定至埠AP－1(下一跟隨埠)，且重複藉由功能區塊702所指示之步驟。
再次參看圖7之決定區塊707，可見若區塊707之判定為否定的，則經詢問之轉換器必須含有PCM ID之非零值。因此，如藉由決定區塊730所示，變得需要判定此PCM ID值是否等於當前PCM ID，亦即在系統之控制中的PCM。若該判定為肯定的，則功能區塊732指示PCM去能至轉換器之埠連接，且在組構表中記錄已發現迴路。接著執行在功能區塊720所闡明的任務，其在下文中更詳細地進行了描述。
進一步參看圖7之決定區塊730，其詢問之否定結果將指示轉換器具有與當前PCM ID不同的PCM ID。在此情況下，如藉由功能區塊734所示，變得需要調用PCM查問協定。在下文中結合圖8描述了此協定，且根據決定區塊736，當前PCM ID將贏得或將不會贏得該協定。若查問經贏得，則圖7之程序再次前進至功能區塊720。如藉由功能區塊738所示，若查問丟失，則中斷程序。
進一步參看圖7的決定區塊704，如藉由決定區塊714所示，若經詢問之組件並非轉換器，則變得需要判定組件是否為根複合體。如藉由功能區塊716所示，若此詢問為肯定的，則在PCM組構表中設定訊息"附著至埠AP之組件為RC"。否則，如藉由功能區塊718所示，在PCM組構表中設定訊息"附著至埠AP之組件為端點"。在任一情況下，如藉由功能區塊720所示，隨即將埠AP設定至AP－1。接著，根據決定區塊722，變得需要判定新埠AP值是否大於零。若為是，則對於新埠AP，重複功能區塊702的步驟。若為非，則結束圖7之過程。
當完成組構表602時，PCM將關於主機CPU集合之特定一者的組態路由資訊寫入特定主機集合之根複合體中。如藉由所接收之路由資訊指示，此使特定主機集合能夠存取藉由PCM分配至其之每一PCI配接器。然而，特定主機集合並不接收其他主機CPU集合中之任一者的組態路由資訊。因此，使特定主機僅能夠存取藉由PCM分配至其之PCI配接器。
有用地，寫入特定主機之根複合體中的組態路由資訊包含表示分佈式計算系統300之實體組件之樹的子集。該子集僅指示PCI轉換器、配接器及橋接器，其可藉由特定主機CPU集合存取。
作為另一特徵，僅主機CPU集合(含有PCM)能夠發出寫入操作或寫入。分別修正剩餘之主機CPU集合，以防止其全部發出寫入或要求其將PCM主機集合用作寫入之代理伺服器。
參看圖8，展示了描繪用於本發明之實施例之查問協定的流程。如以上結合圖7之功能區塊734所描述，功能區塊802指示當發現PCI轉換器展示並非為當前PCM ID之PCM ID時進入協定。在進入協定後，即將查問轉換器組態之訊息發送至根節點，其藉由在轉換器處所發現之PCM識別，在下文中稱作查問PCM。如藉由功能區塊804所示，查問訊息係針對識別之根節點的BDF號碼。在發送訊息後，功能區塊806指示將計時器迴路(TL)設定為與時間週期相關聯之整數N。N可(例如)為5，且時間週期可為5毫秒。功能區塊806展示亦選擇相應循環時間X。若選擇循環時間為1毫秒，則5個循環或迭代將發生，直至與N相關聯之時間週期結束為止。如在下文中所描述，分別選擇關於功能區塊806及808之值來建立回應之最大週期。
進一步參看圖8，決定區塊810及812指示查問PCM可藉由提供其查問PCM ID來回應於發送至識別之根節點的查問訊息。如藉由決定區塊812所示，若該回應由當前PCM接收，則將查問PCM ID與當前PCM ID相比較。若發現當前PCM ID比查問PCM ID大，則提供當前PCM確實為正確PCM之確認。因此，如藉由功能區塊814所示，將查問記錄為贏，且在818退出協定。隨即，圖7中所示之程序前進至其功能區塊720。
如藉由功能區塊816所指示，在發現查問PCM ID等於或大於當前PCM ID的情況下，查問將記錄為丟失。根據功能區塊738，將退出協定且將中斷圖7之程序。
進一步參看圖8之決定區塊810，如藉由功能區塊820所示，若查問PCM在循環時間內並不回應查問訊息，則計時器迴路TL減去1。對於5之TL，TL－1將為4。根據決定區塊822，若TL不為0，則協定將返回至功能區塊808。對於回應於該訊息之查問PCM，協定將接著等待循環時間X的另一週期。在無回應之許多該等迭代後，TL將達到0。如功能區塊824所示，當此發生時，建立錯誤訊息且中斷關於轉換器的組態。
適用於儲存及/或執行程式碼之資料處理系統將包括經由系統匯流排直接或間接耦接至記憶體元件的至少一處理器。記憶體元件可包括在程式碼之實際執行期間所使用的區域記憶體、大量儲存器，及提供至少某程式碼之暫時儲存以減少在執行期間必須自大量儲存器擷取程式碼之次數的快取記憶體。
可直接或經由介入I/O控制器將輸入/輸出或I/O裝置(包括但不僅限於鍵盤、顯示器、指標裝置等)耦接至系統。
經由介入私用或公用網路，亦可將網路配接器耦接至系統，以使資料處理系統能夠變得耦接至其他資料處理系統或遠端印表機或儲存裝置。數據機、電纜數據機及乙太網路卡僅為當前可用類型之網路配接器中的若干者。
為了說明及描述之目的呈現了本發明之描述，且其並不意欲為詳盡的或限於所揭示之形式下的本發明。對於一般熟習此項技術者，許多修正及變化將為顯而易見的。選擇及描述實施例，以最佳解釋本發明之原理、實際應用，且使一般熟習此項技術者理解用於具有如適於預期之特定使用之各種修正的各種實施例之本發明。
100．．．分佈式電腦系統/分佈式計算系統
102．．．中央處理單元
104．．．中央處理單元
106．．．記憶體
108．．．記憶體控制器
110．．．根複合體
112．．．中央處理單元
114．．．中央處理單元
116．．．記憶體
118．．．記憶體控制器
120．．．根複合體
122．．．中央處理單元
124．．．中央處理單元
126．．．記憶體
128．．．記憶體控制器
130．．．根複合體
132．．．中央處理單元
134．．．中央處理單元
136．．．記憶體
138．．．記憶體控制器
140．．．根複合體
142．．．根複合體
144．．．I/O組構
146．．．鏈路
148．．．組態管理器
150．．．I/O鏈路
152．．．I/O鏈路
154．．．I/O鏈路
156．．．I/O鏈路
158．．．I/O鏈路
160．．．根節點
162．．．根節點
164．．．根節點
166．．．根節點
168．．．I/O配接器
170．．．I/O配接器
172．．．I/O配接器
174．．．I/O配接器
176．．．I/O配接器
178．．．I/O配接器
180．．．鏈路
182．．．鏈路
184．．．鏈路
186．．．鏈路
188．．．鏈路
190．．．鏈路
192．．．鏈路
194．．．鏈路
202．．．作業系統
204．．．作業系統
206．．．作業系統
208．．．作業系統
210．．．超管理器
212．．．分區
214．．．分區
216．．．分區
218．．．分區
222．．．韌體載入器
224．．．韌體載入器
226．．．韌體載入器
228．．．韌體載入器
230．．．分區硬體
232．．．處理器
234．．．處理器
236．．．處理器
238．．．處理器
240．．．系統記憶體單元
242．．．系統記憶體單元
244．．．系統記憶體單元
246．．．系統記憶體單元
248．．．I/O配接器
250．．．I/O配接器
252．．．I/O配接器
254．．．I/O配接器
256．．．I/O配接器
258．．．I/O配接器
260．．．I/O配接器
262．．．I/O配接器
270．．．儲存單元
280．．．硬體管理控制臺
290．．．服務處理器
298．．．NVRAM
300．．．分佈式電腦系統
302．．．轉換器/橋接器
304．．．轉換器/橋接器
306．．．轉換器/橋接器
308．．．埠
310．．．埠
312．．．埠
314．．．埠
316．．．埠
318．．．埠
320．．．埠
322．．．埠
324．．．埠
326．．．埠
328．．．埠
330．．．埠
332．．．主機CPU集合
334．．．主機CPU集合
336．．．主機CPU集合
338．．．根複合體
340．．．根複合體
342．．．根複合體
344．．．埠
346．．．埠
348．．．埠
350．．．埠
351．．．虛擬I/O配接器或資源
352．．．I/O配接器
354．．．虛擬I/O配接器或資源
356．．．虛擬I/O配接器或資源
358．．．I/O配接器
360．．．虛擬I/O配接器或資源
362．．．虛擬I/O配接器或資源
364．．．虛擬I/O配接器或資源
366．．．I/O配接器
368．．．I/O配接器
370．．．PCM
400．．．PCI組態標頭
402．．．延伸性能區域
402a．．．資訊欄位
403．．．多根感知位元
404．．．性能指標
405．．．PCI組態管理器識別欄位
502．．．資訊空間
504．．．欄位
506．．．欄位
508．．．欄位
510．．．活動/互動欄位
602．．．組構表
604．．．資訊空間
606．．．欄位
608．．．欄位
610．．．欄位
612．．．欄位
614．．．欄位
616．．．額外資訊空間
618．．．額外資訊空間
圖1為展示其中可實施本發明之實施例之一般分佈式電腦系統的方塊圖。
圖2為展示圖1之系統中之例示性邏輯分區平臺的方塊圖。
圖3為展示根據本發明之實施例之具備可集體操作的多個主機及各別PCI族組件之分佈式電腦系統的方塊圖。
圖4為描繪適用於與本發明之實施例一起使用之PCI組態空間的示意圖。
圖5為展示圖3之系統之主機集合中之每一者的資訊空間之示意圖。
圖6為展示用以提供已組態或裝設之路由記錄的藉由PCM建構之組構表之組件的示意圖。
圖7為描繪包括本發明之實施例之步驟的在建構圖6之表中藉由PCM執行之步驟的流程。
圖8為描繪根據圖7之實施例之查問協定的流程。
100．．．分佈式電腦系統/分佈式計算系統
102．．．中央處理單元
104．．．中央處理單元
106．．．記憶體
108．．．記憶體控制器
110．．．根複合體
112．．．中央處理單元
114．．．中央處理單元
116．．．記憶體
118．．．記憶體控制器
120．．．根複合體
122．．．中央處理單元
124．．．中央處理單元
126．．．記憶體
128．．．記憶體控制器
130．．．根複合體
132．．．中央處理單元
134．．．中央處理單元
136．．．記憶體
138．．．記憶體控制器
140．．．根複合體
142．．．根複合體
144．．．I/O組構
146．．．鏈路
148．．．組態管理器
150．．．I/O鏈路
152．．．I/O鏈路
154．．．I/O鏈路
156．．．I/O鏈路
158．．．I/O鏈路
160．．．根節點
162．．．根節點
164．．．根節點
166．．．根節點
168．．．I/O配接器
170．．．I/O配接器
172．．．I/O配接器
174．．．I/O配接器
176．．．I/O配接器
178．．．I/O配接器
180．．．鏈路
182．．．鏈路
184．．．鏈路
186．．．鏈路
188．．．鏈路
190．．．鏈路
192．．．鏈路
194．．．鏈路

Claims (17)

  1. 一種判定根節點之方法，其在一具備多個根節點且進一步具備一或多個PCI轉換器及可供不同節點共用之一或多個配接器之分佈式電腦系統中，該方法包含下列步驟：選擇該等根節點中之一第一者作為用於該系統的主根節點；操作該第一根節點中之一PCM組件來實施一程序，藉此該第一根節點詢問該等PCI轉換器中之一特定一者的一組態空間；偵測資訊，該資訊指示一第二根節點而非該第一根節點經考慮作為用於該特定轉換器之該主根節點；回應於該偵測之資訊來實施一查問程序，以搜尋該第一根節點為用於該系統之該主根節點的確認；及若藉由該查問程序確認該第一根節點為該主根節點，則繼續該組態空間詢問程序，其中若該查問程序確認該第一根節點為該主根節點，則繼續該組態詢問程序，且否則中斷該組態詢問程序。
  2. 如請求項1之方法，其中：該查問程序包含判定該第一根節點是否滿足一預選準則。
  3. 如請求項2之方法，其中：自一選定值域中之值的一比較獲得該準則，其中該值域選自一值域組，該值域組至少包括該等根節點中之每一者的重要產品資料識別、使用者識別及使用者優先 級。
  4. 如請求項1之方法，其中：該偵測之資訊包含一資料表項目，該資料表項目指示該第二根節點經考慮作為用於該特定轉換器之該主根節點。
  5. 如請求項1之方法，其中：在執行該查問程序時，中止該組態空間詢問程序。
  6. 如請求項1之方法，其中：該查問程序之實施需要一在一指定時間週期內之回應，且若在該指定時間週期內該所需要之回應不發生，則中斷該組態詢問程序。
  7. 如請求項1之方法，其中：選擇性地藉由一系統使用者或藉由一程式自動將該第一根節點最初指定為用於該系統之該主根節點。
  8. 如請求項1之方法，其中：在確認該第一根節點為該主根節點後，即操作其以組態經由該等PCI轉換器中之每一者的路由，該等組態路由中之每一者僅對應於該等根節點中的一者，且每一路由為在其相應根節點與該等配接器中之一者之間的資料訊務提供一路徑，當剩餘之根節點分別處於一靜止狀態中時，在一時間期間藉由該第一根節點來組態該等路由。
  9. 如請求項8之方法，其中：該第一根節點以組態路由資訊來裝備一特定根節點， 該組態路由資訊包含一表示該分佈式計算系統之實體組件之樹的一子集，其中該子集僅指示可藉由該特定根節點存取之PCI轉換器、配接器及橋接器。
  10. 一種在一電腦可讀媒體中之電腦程式產品，其在一具備多個根節點且進一步具備一或多個PCI轉換器及可供不同節點共用之一或多個配接器的分佈式電腦系統中，該電腦程式產品包含：第一指令，其用於選擇該等根節點中之一第一者作為用於該系統的主根節點；第二指令，其用於操作該第一根節點中之一PCM組件來實施一程序，藉此該第一根節點詢問該等PCI轉換器中之一特定一者的一組態空間；第三指令，其用於偵測資訊，該資訊指示一第二根節點而非該第一根節點經考慮作為用於該特定轉換器之該主根節點；第四指令，其用於回應於該偵測之資訊來實施一查問程序，以搜尋該第一根節點為用於該系統之該主根節點的確認；及第五指令，其用於在藉由該查問程序確認該第一根節點為該主根節點的情況下繼續該組態空間詢問程序，其中若該查問程序確認該第一根節點為該主根節點，則該組態詢問程序被繼續，且否則該組態詢問程序被中斷。
  11. 如請求項10之電腦程式產品，其中：該查問程序包含判定該第一根節點是否滿足一預選準 則；及該準則係自一選定值域中之值的一比較而獲得，其中該值域選自一值域組，該值域組至少包括該等根節點中之每一者的重要產品資料識別、使用者識別及使用者優先級。
  12. 如請求項10之電腦程式產品，其中：該偵測之資訊包含一資料表項目，該資料表項目指示該第二根節點經考慮作為用於該特定轉換器之該主根節點。
  13. 如請求項10之電腦程式產品，其中：在執行該查問程序時，該組態空間詢問程序被中止。
  14. 一種用於一分佈式計算系統之設備，其包含：複數個根節點，其包括至少第一根節點及第二根節點；至少一PCI配接器；一或多個PCI轉換器，其可操作以連接不同根節點來共用同一配接器；一PCM組件，其常駐於該第一根節點中，且可操作以實施一程序，藉此該第一根節點詢問該等PCI轉換器中之一特定一者的一組態空間；一處理器組件，其用於偵測資訊，該資訊指示該第二根節點而非該第一根節點經考慮作為用於該特定轉換器的主根節點，且用於回應於該偵測之資訊來實施一查問程序，以搜尋該第一根節點為用於該系統之該主根節點 的確認；及該PCM組件為進一步可操作的，以在藉由該查問程序確認該第一根節點為該主根節點的情況下繼續該組態空間詢問程序，其中若該查問程序確認該第一根節點為該主根節點，則該PCM組件繼續該組態詢問程序，且否則中斷該組態詢問程序。
  15. 如請求項14之設備，其中：該查問程序包含判定該第一根節點是否滿足一預選準則；及該準則係自一選定值域中之值的一比較而獲得，其中該值域選自一值域組，該值域組至少包括該等根節點中之每一者的重要產品資料識別、使用者識別及使用者優先級。
  16. 如請求項14之設備，其中：該偵測之資訊包含一資料表項目，該資料表項目指示該第二根節點經考慮作為用於該特定轉換器之該主根節點。
  17. 如請求項14之設備，其中：在執行該查問程序時，該PCM組件中止該組態空間詢問程序。
TW095139427A 2005-10-27 2006-10-25 在多主機環境中確認選擇作為控制輸入／輸出組構的組態之主節點之同一性之方法 TWI390925B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/260,624 US7631050B2 (en) 2005-10-27 2005-10-27 Method for confirming identity of a master node selected to control I/O fabric configuration in a multi-host environment

Publications (2)

Publication Number Publication Date
TW200805971A TW200805971A (en) 2008-01-16
TWI390925B true TWI390925B (zh) 2013-03-21

Family

ID=37997924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095139427A TWI390925B (zh) 2005-10-27 2006-10-25 在多主機環境中確認選擇作為控制輸入／輸出組構的組態之主節點之同一性之方法

Country Status (3)

Country Link
US (1) US7631050B2 (zh)
CN (1) CN1976350B (zh)
TW (1) TWI390925B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492723B2 (en) * 2005-07-07 2009-02-17 International Business Machines Corporation Mechanism to virtualize all address spaces in shared I/O fabrics
US7496045B2 (en) 2005-07-28 2009-02-24 International Business Machines Corporation Broadcast of shared I/O fabric error messages in a multi-host environment to all affected root nodes
US7474623B2 (en) * 2005-10-27 2009-01-06 International Business Machines Corporation Method of routing I/O adapter error messages in a multi-host environment
US7430630B2 (en) * 2005-10-27 2008-09-30 International Business Machines Corporation Routing mechanism in PCI multi-host topologies using destination ID field
US7395367B2 (en) * 2005-10-27 2008-07-01 International Business Machines Corporation Method using a master node to control I/O fabric configuration in a multi-host environment
US7363404B2 (en) * 2005-10-27 2008-04-22 International Business Machines Corporation Creation and management of destination ID routing structures in multi-host PCI topologies
US20070136458A1 (en) * 2005-12-12 2007-06-14 Boyd William T Creation and management of ATPT in switches of multi-host PCI topologies
US20070165596A1 (en) * 2006-01-18 2007-07-19 Boyd William T Creation and management of routing table for PCI bus address based routing with integrated DID
US7380046B2 (en) * 2006-02-07 2008-05-27 International Business Machines Corporation Method, apparatus, and computer program product for routing packets utilizing a unique identifier, included within a standard address, that identifies the destination host computer system
US7484029B2 (en) * 2006-02-09 2009-01-27 International Business Machines Corporation Method, apparatus, and computer usable program code for migrating virtual adapters from source physical adapters to destination physical adapters
US8015274B2 (en) * 2007-03-13 2011-09-06 International Business Machines Corporation Automated validation of peripheral director hardware
US7934033B2 (en) * 2008-03-25 2011-04-26 Aprius, Inc. PCI-express function proxy
US7738504B1 (en) 2008-12-22 2010-06-15 The United States Of America As Represented By The Director National Security Agency Method of establishing and updating master node in computer network
US9098354B2 (en) * 2008-12-23 2015-08-04 International Business Machines Corporation Management of application to I/O device communication requests between data processing systems
US8370855B2 (en) * 2008-12-23 2013-02-05 International Business Machines Corporation Management of process-to-process intra-cluster communication requests
US8521895B2 (en) * 2008-12-23 2013-08-27 International Business Machines Corporation Management of application to application communication requests between data processing systems
US9009214B2 (en) * 2008-12-23 2015-04-14 International Business Machines Corporation Management of process-to-process inter-cluster communication requests
US8499029B1 (en) 2008-12-23 2013-07-30 International Business Machines Corporation Management of process-to-process communication requests
JP2011097497A (ja) * 2009-11-02 2011-05-12 Sony Corp データ転送装置
US8402320B2 (en) * 2010-05-25 2013-03-19 Oracle International Corporation Input/output device including a mechanism for error handling in multiple processor and multi-function systems
CN102497432B (zh) * 2011-12-13 2014-06-25 华为技术有限公司 一种多路径访问i/o设备的方法、i/o多路径管理器及系统
US8793539B2 (en) * 2012-06-13 2014-07-29 International Business Machines Corporation External settings that reconfigure the error handling behavior of a distributed PCIe switch
US9223734B2 (en) * 2013-12-13 2015-12-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Switch with synthetic device capability
CN105357058B (zh) * 2015-12-04 2018-07-31 上海斐讯数据通信技术有限公司 一种通过物理按钮实现交换机端口聚合的方法及设备
CN107153594B (zh) * 2016-03-04 2020-03-17 福建天晴数码有限公司 分布式数据库系统的ha组件选主方法及其系统
US11080225B2 (en) * 2019-03-18 2021-08-03 Cisco Technology, Inc. Peer direct mechanism for direct memory access across host devices

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257353A (en) 1986-07-18 1993-10-26 Intel Corporation I/O control system having a plurality of access enabling bits for controlling access to selective parts of an I/O device
US5367695A (en) * 1991-09-27 1994-11-22 Sun Microsystems, Inc. Bus-to-bus interface for preventing data incoherence in a multiple processor computer system
US5392328A (en) 1993-02-04 1995-02-21 Bell Communications Research, Inc. System and method for automatically detecting root causes of switching connection failures in a telephone network
US5960213A (en) * 1995-12-18 1999-09-28 3D Labs Inc. Ltd Dynamically reconfigurable multi-function PCI adapter device
US5968189A (en) 1997-04-08 1999-10-19 International Business Machines Corporation System of reporting errors by a hardware element of a distributed computer system
JPH11212687A (ja) * 1998-01-26 1999-08-06 Fujitsu Ltd バス制御装置
US6061753A (en) 1998-01-27 2000-05-09 Emc Corporation Apparatus and method of accessing target devices across a bus utilizing initiator identifiers
US6769021B1 (en) 1999-09-15 2004-07-27 Adaptec, Inc. Methods for partitioning end nodes in a network fabric
US6611883B1 (en) 2000-11-16 2003-08-26 Sun Microsystems, Inc. Method and apparatus for implementing PCI DMA speculative prefetching in a message passing queue oriented bus system
US6662251B2 (en) * 2001-03-26 2003-12-09 International Business Machines Corporation Selective targeting of transactions to devices on a shared bus
US7363389B2 (en) 2001-03-29 2008-04-22 Intel Corporation Apparatus and method for enhanced channel adapter performance through implementation of a completion queue engine and address translation engine
US6691184B2 (en) 2001-04-30 2004-02-10 Lsi Logic Corporation System and method employing a dynamic logical identifier
US7433957B2 (en) * 2001-04-30 2008-10-07 International Business Machines Corporation Group access privatization in clustered computer system
US7171458B2 (en) 2001-06-12 2007-01-30 International Business Machines Corporation Apparatus and method for managing configuration of computer systems on a computer network
US6775750B2 (en) 2001-06-29 2004-08-10 Texas Instruments Incorporated System protection map
US6950855B2 (en) * 2002-01-18 2005-09-27 International Business Machines Corporation Master node selection in clustered node configurations
US20040025166A1 (en) 2002-02-02 2004-02-05 International Business Machines Corporation Server computer and a method for accessing resources from virtual machines of a server computer via a fibre channel
US7036122B2 (en) 2002-04-01 2006-04-25 Intel Corporation Device virtualization and assignment of interconnect devices
US6907510B2 (en) 2002-04-01 2005-06-14 Intel Corporation Mapping of interconnect configuration space
US20030221030A1 (en) 2002-05-24 2003-11-27 Timothy A. Pontius Access control bus system
US7194538B1 (en) 2002-06-04 2007-03-20 Veritas Operating Corporation Storage area network (SAN) management system for discovering SAN components using a SAN management server
US7251704B2 (en) 2002-08-23 2007-07-31 Intel Corporation Store and forward switch device, system and method
US7120711B2 (en) 2002-12-19 2006-10-10 Intel Corporation System and method for communicating over intra-hierarchy and inter-hierarchy links
US7457906B2 (en) 2003-01-21 2008-11-25 Nextio, Inc. Method and apparatus for shared I/O in a load/store fabric
US7953074B2 (en) 2003-01-21 2011-05-31 Emulex Design And Manufacturing Corporation Apparatus and method for port polarity initialization in a shared I/O device
US7219183B2 (en) 2003-01-21 2007-05-15 Nextio, Inc. Switching apparatus and method for providing shared I/O within a load-store fabric
US7174413B2 (en) 2003-01-21 2007-02-06 Nextio Inc. Switching apparatus and method for providing shared I/O within a load-store fabric
US7103064B2 (en) 2003-01-21 2006-09-05 Nextio Inc. Method and apparatus for shared I/O in a load/store fabric
US7188209B2 (en) 2003-04-18 2007-03-06 Nextio, Inc. Apparatus and method for sharing I/O endpoints within a load store fabric by encapsulation of domain information in transaction layer packets
US20040210754A1 (en) 2003-04-16 2004-10-21 Barron Dwight L. Shared security transform device, system and methods
US7096305B2 (en) 2003-05-15 2006-08-22 Broadcom Corporation Peripheral bus switch having virtual peripheral bus and configurable host bridge
US7134052B2 (en) 2003-05-15 2006-11-07 International Business Machines Corporation Autonomic recovery from hardware errors in an input/output fabric
US7380018B2 (en) 2003-05-15 2008-05-27 Broadcom Corporation Peripheral bus transaction routing using primary and node ID routing information
US20050044301A1 (en) 2003-08-20 2005-02-24 Vasilevsky Alexander David Method and apparatus for providing virtual computing services
US7437738B2 (en) 2003-11-12 2008-10-14 Intel Corporation Method, system, and program for interfacing with a network adaptor supporting a plurality of devices
US20050160424A1 (en) * 2004-01-21 2005-07-21 International Business Machines Corporation Method and system for grid-enabled virtual machines with distributed management of applications
US20050228531A1 (en) 2004-03-31 2005-10-13 Genovker Victoria V Advanced switching fabric discovery protocol
US20050270988A1 (en) 2004-06-04 2005-12-08 Dehaemer Eric Mechanism of dynamic upstream port selection in a PCI express switch
US8285907B2 (en) 2004-12-10 2012-10-09 Intel Corporation Packet processing in switched fabric networks
US7886086B2 (en) 2005-02-03 2011-02-08 International Business Machines Corporation Method and apparatus for restricting input/output device peer-to-peer operations in a data processing system to improve reliability, availability, and serviceability
US7376770B2 (en) 2005-02-25 2008-05-20 International Business Machines Corporation System and method for virtual adapter resource allocation matrix that defines the amount of resources of a physical I/O adapter
US20060195617A1 (en) 2005-02-25 2006-08-31 International Business Machines Corporation Method and system for native virtualization on a partially trusted adapter using adapter bus, device and function number for identification
US7480742B2 (en) 2005-02-25 2009-01-20 International Business Machines Corporation Method for virtual adapter destruction on a physical adapter that supports virtual adapters
US7386637B2 (en) 2005-02-25 2008-06-10 International Business Machines Corporation System, method, and computer program product for a fully trusted adapter validation of incoming memory mapped I/O operations on a physical adapter that supports virtual adapters or virtual resources
US7398337B2 (en) 2005-02-25 2008-07-08 International Business Machines Corporation Association of host translations that are associated to an access control level on a PCI bridge that supports virtualization
US20060212870A1 (en) 2005-02-25 2006-09-21 International Business Machines Corporation Association of memory access through protection attributes that are associated to an access control level on a PCI adapter that supports virtualization
US8176204B2 (en) 2005-03-11 2012-05-08 Hewlett-Packard Development Company, L.P. System and method for multi-host sharing of a single-host device
US8656488B2 (en) 2005-03-11 2014-02-18 Trend Micro Incorporated Method and apparatus for securing a computer network by multi-layer protocol scanning
US8223745B2 (en) 2005-04-22 2012-07-17 Oracle America, Inc. Adding packet routing information without ECRC recalculation
US7478178B2 (en) 2005-04-22 2009-01-13 Sun Microsystems, Inc. Virtualization for device sharing
US7293129B2 (en) 2005-04-22 2007-11-06 Sun Microsystems, Inc. Flexible routing and addressing
US7356636B2 (en) * 2005-04-22 2008-04-08 Sun Microsystems, Inc. Virtualized PCI switch
US7613864B2 (en) 2005-04-22 2009-11-03 Sun Microsystems, Inc. Device sharing
US7565463B2 (en) 2005-04-22 2009-07-21 Sun Microsystems, Inc. Scalable routing and addressing
US7492723B2 (en) 2005-07-07 2009-02-17 International Business Machines Corporation Mechanism to virtualize all address spaces in shared I/O fabrics
US7496045B2 (en) 2005-07-28 2009-02-24 International Business Machines Corporation Broadcast of shared I/O fabric error messages in a multi-host environment to all affected root nodes
US7363404B2 (en) 2005-10-27 2008-04-22 International Business Machines Corporation Creation and management of destination ID routing structures in multi-host PCI topologies
US7430630B2 (en) 2005-10-27 2008-09-30 International Business Machines Corporation Routing mechanism in PCI multi-host topologies using destination ID field
US7474623B2 (en) 2005-10-27 2009-01-06 International Business Machines Corporation Method of routing I/O adapter error messages in a multi-host environment
US7395367B2 (en) 2005-10-27 2008-07-01 International Business Machines Corporation Method using a master node to control I/O fabric configuration in a multi-host environment
US20070136458A1 (en) 2005-12-12 2007-06-14 Boyd William T Creation and management of ATPT in switches of multi-host PCI topologies

Also Published As

Publication number Publication date
CN1976350B (zh) 2010-04-21
US7631050B2 (en) 2009-12-08
CN1976350A (zh) 2007-06-06
TW200805971A (en) 2008-01-16
US20070101016A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
TWI390925B (zh) 在多主機環境中確認選擇作為控制輸入／輸出組構的組態之主節點之同一性之方法
US7395367B2 (en) Method using a master node to control I/O fabric configuration in a multi-host environment
CN101013989B (zh) 使用集成did的基于pci总线地址的路由的方法和装置
US7363404B2 (en) Creation and management of destination ID routing structures in multi-host PCI topologies
US7707465B2 (en) Routing of shared I/O fabric error messages in a multi-host environment to a master control root node
KR100998298B1 (ko) 하이퍼트랜스포트 환경에서 ｉ／ｏ 어댑터 ｌｐａｒ 구분
JP5763873B2 (ja) データ処理システムの複数のルート複合体間の通信のために共用メモリを初期設定するための方法、コンピュータ・プログラム、およびデータ処理システム
KR101324844B1 (ko) 기능 변환 시스템 및 방법과 변환 수행 시스템
JP2008152787A (ja) データ処理システム内で実行中の通信ファブリックにコンポーネントをホット・プラグするための方法、プログラム、およびシステム（実行中のＰＣＩｅファブリックにおける新しいコンポーネントのホット・プラグ／除去のためのシステムおよび方法）
US20070136458A1 (en) Creation and management of ATPT in switches of multi-host PCI topologies
US11995019B2 (en) PCIe device with changeable function types and operating method thereof
JP2008171413A (ja) データ処理システム内で第１のホスト・システムと第２のホスト・システムとの間で通信するための方法、プログラム、およびシステム（ソケット接続および共用メモリを使用するホスト・システム間の通信のためのシステムおよび方法）
KR20110010696A (ko) Ｐｃｉ 메모리 공간 예약 방법 및 컴퓨터 시스템
US11928070B2 (en) PCIe device
KR20110000748A (ko) 공유 ｉ/ｏ 시스템에서의 리셋 변환 방법, 컴퓨터 판독 가능한 매체 및 컴퓨터 시스템
JP2008287718A (ja) 仮想レーン資源を動的に再割当てするシステムおよび方法
US6173341B1 (en) System and method for configuring adapters in a computer system
US8527745B2 (en) Input/output device including a host interface for processing function level reset requests and updating a timer value corresponding to a time until application hardware registers associated with the function level reset requests are available
US9772961B2 (en) Computer system, a system management module and method of bidirectionally interchanging data via module according to the IPMI standard
US20230318606A1 (en) Interface device and method of operating the same
JP3540119B2 (ja) 割り込みルーティング機構およびマルチプロセッサ制御方式

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees