TWI385634B - 用於一液晶顯示器控制器之微處理器裝置及相關方法 - Google Patents

Description

用於一液晶顯示器控制器之微處理器裝置及相關方法

本發明係指一種用於一液晶顯示器控制器之微處理器裝置及相關方法，尤指一種藉由仲裁器的配置，以節省運算資源及元件成本的微處理器裝置及相關方法。

微處理器(Micro Processor)裝置是一電子裝置之核心單元的通稱，可能是由一個以上的處理器所組成。在雙處理器的架構之下，兩個處理器於軟體的運算或硬體的配置方面，都是獨立運行的。請參考第1圖，第1圖為習知一微處理器裝置10之示意圖。微處理器裝置10包含有一主處理單元100、一輔助處理單元102、一第一記憶體104、一第二記憶體106、一主程式記憶體108及一輔助程式記憶體110。主處理單元100耦接於第一記憶體104及主程式記憶體108，用來根據儲存於主程式記憶體108中的程式執行運算，並對第一記憶體104進行存取。輔助處理單元102耦接於第二記憶體106及輔助程式記憶體110，用來根據儲存於輔助程式記憶體110中的程式執行運算，並對第二記憶體106進行存取。主處理單元100與輔助處理單元102之間沒有連接，因此兩者各自運作，互不溝通。

一般來說，若資料運算量正常，使用習知微處理器裝置10不會產生問題。然而，在資料運算量大的情形下，微處理器裝置10 有可能因為主處理單元100及輔助處理單元102各自運作，使微處理器裝置10的運算效能降低。舉例來說，若微處理器裝置10應用於一液晶顯示器控制器(LCD Controller)，當主處理單元100進行畫面縮放倍率的大量運算時，即無法同時處理其他工作，導致液晶顯示器的使用者感覺到系統速度變慢。另一方面，由於主處理單元100及輔助處理單元102沒有共用記憶體，因此，第一記憶體104及一第二記憶體106的資源分配無法最佳化，因而浪費生產成本。

因此，本發明之主要目的即在於提供一種用於一液晶顯示器控制器之微處理器裝置，用以提升該液晶顯示器控制器的效能，並節省生產成本。

本發明揭露一種用於一液晶顯示器控制器之微處理器裝置，包含有一記憶體，用來儲存資料；一第一處理單元，用來執行一第一程式；一第二處理單元，用來執行一第二程式；一第一仲裁器，耦接於該第一處理單元及該第二處理單元之間，用來決定該第一處理單元及該第二處理單元執行運算的順序；以及一第二仲裁器，耦接於該第一處理單元、該第二處理單元及該記憶體之間，用來決定該第一處理單元及該第二處理單元對該記憶體進行存取的順序。

本發明另揭露一種可降低生產成本之液晶顯示器，包含有一面板；一驅動裝置，耦接於該面板，用來控制該面板顯示影像；以及一微處理器裝置，耦接於該驅動裝置，用來控制該驅動裝置，該微處理器裝置包含有一記憶體，用來儲存資料；一第一處理單元，用來執行一第一程式；一第二處理單元，用來執行一第二程式；一第一仲裁器，耦接於該第一處理單元及該第二處理單元之間，用來決定該第一處理單元及該第二處理單元執行運算的順序；以及一第二仲裁器，耦接於該第一處理單元、該第二處理單元及該記憶體之間，用來決定該第一處理單元及該第二處理單元對該記憶體進行存取的順序。

本發明另揭露一種用於一液晶顯示器控制器之一微處理器裝置的方法，該微處理器裝置包含有一第一仲裁器、一第二仲裁器、一第一處理單元、一第二處理單元及一記憶體，該方法包含有產生一第一排程，以決定對應於該第一處理單元之一第一程式及對應於該第二處理單元之一第二程式的執行順序；以及產生一第二排程，以決定該第一處理單元及該第二處理單元存取該記憶體的順序。

請參考第2圖，第2圖為本發明實施例一微處理器裝置20之示意圖。微處理器裝置20用於一液晶顯示器控制器(LCD Controller)中，包含有一記憶體200、一第一處理單元202、一第 二處理單元204、一第一仲裁器206、一第二仲裁器208、一第一程式記憶體210及一第二程式記憶體212。記憶體200用來儲存第一處理單元202及第二處理單元204所使用的資料。第一處理單元202用來執行一第一程式，第二處理單元204用來執行一第二程式。第一仲裁器206耦接於第一處理單元202、第二處理單元204及一外部控制裝置22之間，用來決定第一處理單元202、第二處理單元204及外部控制裝置22(如一電腦系統)執行運算的順序。第二仲裁器208耦接於第一處理單元202、第二處理單元204及記憶體200之間，用來決定第一處理單元202及第二處理單元204對記憶體200進行存取的順序。第一程式記憶體210耦接於第一處理單元202，用來儲存第一處理單元202所執行的第一程式。第二程式記憶體212耦接於第二處理單元204，用來儲存第二處理單元204所執行的第二程式。

簡而言之，微處理器裝置20係透過第一仲裁器206，決定第一處理單元202、第二處理單元204及外部控制裝置22執行運算的優先順序，並透過第二仲裁器208，決定由第一處理單元202或第二處理單元204對記憶體200進行存取。在本發明實施例中，第一處理單元202用作一主(Master)處理單元，第二處理單元204用作一輔助(Slave)處理單元。關於微處理器裝置20的運作方式，請參考第3圖，第3圖為本發明實施例一流程30之示意圖。流程30用於微處理器裝置20中，以控制第一仲裁器206及第二仲裁器208的運作，其包含以下步驟： 步驟300：開始。

步驟302：產生一第一排程，以決定對應於第一處理單元202之一第一程式、對應於第二處理單元204之一第二程式、及對應於外部控制裝置22之一第三程式程式的執行順序。

步驟304：產生一第二排程，以決定第一處理單元202及第二處理單元204存取記憶體200的順序。

步驟306：結束。

以下詳細說明微處理器裝置20的運作方式。在微處理器裝置20啟動時，第一處理單元202先對第二處理單元204進行重置，清除第二處理單元204內的暫存值，以回復初始值。接著，第一處理單元202將第二處理單元204所執行的第二程式，由第一程式記憶體210傳送至第二程式記憶體212並儲存。也就是說，第二程式記憶體212中的第二程式，除了預先燒錄的方式之外，亦可儲存於第一程式記憶體210中，待需用時才經由第一處理單元202傳送至第二程式記憶體212。較佳地，第一處理單元202可視需求彈性地置換第二程式記憶體212中的第二程式。接下來，第一處理單元202開始執行第一程式，亦控制第二處理單元204執行第二程式。第一處理單元202透過第一仲裁器206與第二處理單元204交換訊號。值得注意的是，當第一處理單元202、第二處理單元204及外部控制裝置22同時送出工作需求時，微處理器裝置20可應用流程30，使第一仲裁器206產生第一排程，以決定何 者先執行運算。接著，當第一處理單元202或第二處理單元204欲同時存取記憶體200時，第二仲裁器208可產生第二排程，以決定何者先對記憶體200進行存取。

由上可知，根據流程30，微處理器裝置20透過第一仲裁器206產生第一排程，及透過第二仲裁器208產生第二排程。如此一來，第一處理單元202及第二處理單元204之間的溝通將更方便快速。此外，由於兩者共用記憶體200，使記憶體的資源分配最佳化，進而節省生產成本。以常見於液晶顯示器控制器中的縮放倍率功能為例，第一處理單元202將運算縮放倍率的程式寫入第二程式記憶體212中，並命令第二處理單元204執行程式，以協助快速運算縮放倍率的參數。接著，第二處理單元204透過第二仲裁器208，將運算結果儲存於共用的記憶體200中，給予第一處理單元202使用。當第二處理單元204運算縮放倍率的時候，第一處理單元202可執行其他運算，不需等候第二處理單元204運算完成才能動作。

值得注意的是，微處理器裝置20為本發明之一實施例，本領域具通常知識者當可據以做不同之變化及修飾。舉例來說，請參考第4圖，第4圖為微處理器裝置20之示意圖。在第4圖中，第二處理單元204另耦接於一外部裝置40。若第二處理單元204為一消費性電子產品控制(Consumer Electronic Control，CEC)編解碼器，外部裝置40為一高清晰度多媒體界面(High Definition Multimedia Interface，HDMI)裝置，當外部裝置40傳輸資料給第二處理單元204時，第二處理單元204可即時對資料進行處理再回傳資料給外部裝置40，並傳送資料至第一處理單元202。第一處理單元202不需隨時偵測外部裝置40是否有資料要傳送，只需在空閒時處理第二處理單元204傳送過來的資料即可。同時，第二處理單元204透過第二仲裁器208，將運算結果儲存於記憶體200中，給予第一處理單元202使用。

再者，請參考第5圖，第5圖為微處理器裝置20之示意圖。在第5圖中，第一處理單元202另耦接於一外部裝置50，而外部裝置50耦接於一面板52。當第一處理單元202欲進行自動對比增強(Automatic Contrast Enhancement)功能的運算時，第一處理單元202先由外部裝置50取得相關參數並儲存至記憶體200，同時，第一處理單元202透過第一仲裁器206，控制第二處理單元204至記憶體200讀取相關參數並進行運算。於運算完畢後，第二處理單元204將運算結果儲存於記憶體200中，並告知第一處理單元202運算已完成。此時，第一處理單元202至記憶體200讀取運算結果並傳送至外部裝置50，即可控制面版52的對比度。如此一來，第一處理單元202的運算量可大幅降低。

請參考第6圖，第6圖為本發明實施例一液晶顯示器60，用來節省生產成本。液晶顯示器60包含有一面板600、一驅動裝置602及一微處理器裝置604。驅動裝置602耦接於面板600，用來控制 面板600顯示影像。微處理器裝置604耦接於驅動裝置602，用來控制驅動裝置602。微處理器裝置604同於微處理器裝置20，並且流程30可用於微處理器裝置604中，相關架構及流程於此不贅述。如此一來，微處理器裝置604可使記憶體的資源分配最佳化，進而節省液晶顯示器60的生產成本。

綜上所述，本發明實施例係透過仲裁器產生一排程，以簡化並加速微處理器裝置之主處理單元、輔助處理單元及外部控制裝置的溝通，同時透過仲裁器產生另一排程，使主處理單元及輔助處理單元存取共用的記憶體。如此一來，記憶體的資源分配達到最佳化，可節省微處理器裝置的生產成本，進而節省使用微處理器裝置之液晶顯示器控制器及液晶顯示器的生產成本。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10、20、604‧‧‧微處理器裝置

100‧‧‧主處理單元

102‧‧‧輔助處理單元

104‧‧‧第一記憶體

106‧‧‧第二記憶體

108‧‧‧主程式記憶體

110‧‧‧輔助程式記憶體

200‧‧‧記憶體

202‧‧‧第一處理單元

204‧‧‧第二處理單元

206‧‧‧第一仲裁器

208‧‧‧第二仲裁器

210‧‧‧第一程式記憶體

212‧‧‧第二程式記憶體

22‧‧‧外部控制裝置

40、50‧‧‧外部裝置

52、600‧‧‧面板

60‧‧‧液晶顯示器

602‧‧‧驅動裝置

30‧‧‧流程

300、302、304、306‧‧‧步驟

第1圖為習知一微處理器裝置之示意圖。

第2圖為本發明實施例一微處理器裝置之示意圖。

第3圖為本發明實施例一流程之示意圖。

第4圖為本發明實施例一微處理器裝置之示意圖。

第5圖為本發明實施例一微處理器裝置之示意圖。

第6圖為本發明實施例一液晶顯示器之示意圖。

20‧‧‧微處理器裝置

200‧‧‧記憶體

202‧‧‧第一處理單元

204‧‧‧第二處理單元

206‧‧‧第一仲裁器

208‧‧‧第二仲裁器

210‧‧‧第一程式記憶體

212‧‧‧第二程式記憶體

22‧‧‧外部控制裝置

Claims (20)

1. 一種用於一液晶顯示器控制器(LCD Controller)之微處理器裝置，包含有：一記憶體，用來儲存資料；一第一處理單元，用來執行一第一程式；一第二處理單元，用來執行一第二程式；一第一仲裁器，耦接於該第一處理單元及該第二處理單元之間，用來決定該第一處理單元及該第二處理單元執行運算的順序；以及一第二仲裁器，耦接於該第一處理單元、該第二處理單元及該記憶體之間，用來決定該第一處理單元及該第二處理單元對該記憶體進行存取的順序。
2. 如請求項1所述之微處理器裝置，其中該第一仲裁器另耦接於一外部控制裝置，用來決定由該第一處理單元、該第二處理單元或該外部控制裝置執行運算。
3. 如請求項2所述之微處理器裝置，其中該外部控制裝置係一電腦系統。
4. 如請求項1所述之微處理器裝置，其另包含一第一程式記憶體耦接於該第一處理單元，用來儲存該第一程式。
5. 如請求項1所述之微處理器裝置，其另包含一第二程式記憶體耦接於該第一處理單元及該第二處理單元，用來儲存該第二程式。
6. 如請求項5所述之微處理器裝置，其中該第二程式係由該第一處理單元所輸出。
7. 一種可降低生產成本之液晶顯示器，包含有：一面板；一驅動裝置，耦接於該面板，用來控制該面板顯示影像；以及一微處理器裝置，耦接於該驅動裝置，用來控制該驅動裝置，該微處理器裝置包含有：一記憶體，用來儲存資料；一第一處理單元，用來執行一第一程式；一第二處理單元，用來執行一第二程式；一第一仲裁器，耦接於該第一處理單元及該第二處理單元之間，用來決定該第一處理單元及該第二處理單元執行運算的順序；以及一第二仲裁器，耦接於該第一處理單元、該第二處理單元及該記憶體之間，用來決定該第一處理單元及該第二處理單元對該記憶體進行存取的順序。
8. 如請求項7所述之液晶顯示器，其中該第一仲裁器另耦接於 一外部控制裝置，用來決定由該第一處理單元、該第二處理單元或該外部控制裝置執行運算。
9. 如請求項8所述之液晶顯示器，其中該外部控制裝置係一電腦系統。
10. 如請求項7所述之液晶顯示器，其另包含一第一程式記憶體耦接於該第一處理單元，用來儲存該第一程式。
11. 如請求項7所述之液晶顯示器，其另包含一第二程式記憶體耦接於該第一處理單元及該第二處理單元，用來儲存該第二程式。
12. 如請求項11所述之液晶顯示器，其中該第二程式係由該第一處理單元所輸出。
13. 一種用於一液晶顯示器控制器(LCD Controller)之一微處理器裝置的方法，該微處理器裝置包含有一第一仲裁器、一第二仲裁器、一第一處理單元、一第二處理單元及一記憶體，該方法包含有：產生一第一排程，以決定對應於該第一處理單元之一第一程式及對應於該第二處理單元之一第二程式的執行順序；以及 產生一第二排程，以決定該第一處理單元及該第二處理單元存取該記憶體的順序。
14. 如請求項13所述之方法，其中該第一排程係由該第一仲裁器所產生。
15. 如請求項13所述之方法，其中該第二排程係由該第二仲裁器所產生。
16. 如請求項13所述之方法，其中該第一排程另用來決定對應於該第一處理單元之該第一程式、對應於該第二處理單元之該第二程式及對應於一外部控制裝置之一第三程式的執行順序。
17. 如請求項17所述之方法，其中該外部控制裝置係一電腦系統。
18. 如請求項13所述之方法，其另包含一第一程式記憶體耦接於該第一處理單元，用來儲存該第一程式。
19. 如請求項13所述之方法，其另包含一第二程式記憶體耦接於該第一處理單元及該第二處理單元，用來儲存該第二程式。
20. 如請求項19所述之方法，其中該第二程式係由該第一處理單 元所輸出。