TWI323946B - Thin film transistor, pixel structure and fabricating method thereof - Google Patents
Thin film transistor, pixel structure and fabricating method thereof Download PDFInfo
- Publication number
- TWI323946B TWI323946B TW096116613A TW96116613A TWI323946B TW I323946 B TWI323946 B TW I323946B TW 096116613 A TW096116613 A TW 096116613A TW 96116613 A TW96116613 A TW 96116613A TW I323946 B TWI323946 B TW I323946B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- source
- pattern layer
- substrate
- opening
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 46
- 238000000034 method Methods 0.000 title claims description 24
- 239000010410 layer Substances 0.000 claims description 328
- 239000000758 substrate Substances 0.000 claims description 82
- 239000011241 protective layer Substances 0.000 claims description 38
- 150000002367 halogens Chemical group 0.000 claims description 37
- 238000004519 manufacturing process Methods 0.000 claims description 32
- 238000009413 insulation Methods 0.000 claims description 11
- 229910052736 halogen Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 238000005496 tempering Methods 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical group [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 2
- 235000010627 Phaseolus vulgaris Nutrition 0.000 claims 1
- 244000046052 Phaseolus vulgaris Species 0.000 claims 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical group O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims 1
- 230000002238 attenuated effect Effects 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 229910052738 indium Inorganic materials 0.000 claims 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 238000012986 modification Methods 0.000 claims 1
- 230000001012 protector Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6728—Vertical TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
1323946 QDI95036 21518twf.doc/e 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種主動元件與晝素結構及其製造 方法，且特別是有關於一種薄膜電晶體與高開口率 (aperture ratio)之晝素結構及其製造方法。 【先前技術】 現今社會多媒體技術相當發達’多半受惠於半導體元 件與顯示裝置的進步。就顯示器而言’具有高晝質、空間 利用效率佳、低消耗功率、無輪射等優越特性之液晶顯示 器已逐漸成為市場之主流。 一般而言，液晶顯示益主要是由一主動元件陣列基 板、一彩色濾光基板以及一夾於兩者之間的液晶層所構 成。圖1A是習知主動元件陣列基板之示意圖，圖iB是沿 圖1A之A-A’剖面線之剖面示意圖。請同時參考圖ία與 圖1B ’習知主動元件陣列基板1〇〇主要是由一基板1〇2、 多條掃描線104、多條資料線106與多個畫素結構？1 (圖 1A僅繪示出一個晝素結構pi )所構成。掃描線1〇4、資料 線106與晝素結構P1皆配置於基板1〇2上且晝素結構 P1會與掃描線104以及資料線1〇6電性連接。 詳細地說，畫素結構P1主要是由—絲元件ιι〇與 -晝素電極12G所構成。晝素電極m可透過—接觸窗開 口（comaet window) C1而與主動元件nG電性連接。由 圖1B可知’習知主動元件㈣為-底閘極·（ bG触gate) 結構’其主要包括-間極u〇g、一閑絕緣層⑽、一通道 1323946 QDI95036 21518twf.doc/e 層110c、一歐姆接觸層110m、一源極11〇s與一汲極丨丨加。 此外，保護層112覆蓋主動元件no ’且保護層112具有 ' 一暴露出部分汲極110d之接觸窗開口 C1。如此—來了位 • 於保護層112上之晝素電極120可經由該接觸窗開口 〇 而與汲極110d電性連接。實際操作時，開關訊號可透過掃 描線104之傳遞而將主動元件11〇開啟，在主動元件 • 開啟後，顯示訊號可透過資料線106而傳遞至畫素電極12〇 中〇 ^ 值得注意的是，主動元件110之導電效能是與通道層 110c之長度L以及寬度W成正相關。為了提升主動元件 110之導電效能而增加通道層110c之長度 這會使主動元件no於基板撤上所佔用之二 而使晝素結構P1之開口率（aperture ratio)下降。 【發明内容】 有鑑於此，本發明之目的是提供-種薄膜電晶體的製 造方法，其可製造出元件特性良好之薄膜電晶體。 • 本發明其中之一目的是提供—種薄膜電晶體，其具有 良好的元件特性。 . 本發明其巾之—目的是提供-種晝素結構的製造方 一 法，其可有效製造出高開口率之晝素結構。 本發明其中之一目的是提供一種晝素結構，以解決習 知晝素結構有開口率不佳的問題。 為達上述或是其他目的，本發明提出_種薄膜電晶體 的製造方法，其包括下列步驟：首先，提供一基板，並於 1323946 QDI95036 2l518twf.d〇c/e 基板上形成—源極。接著，形成第一絕緣圖案層，以覆蓋 部分之源極與基板。第一絕緣圖案層具有一覆蓋層與第一 側護壁。第一側護壁延伸於源極兩側之基板上，而覆蓋層 覆蓋部分之源極，且覆蓋層與第一側護壁形成—暴露出部 分源極之開口。然後’於第一絕緣圖案層上依序形成一閘 極圖案層與第二絕緣圖案層，且閘極圖案層與第二絕緣圖 案層圍繞開口。接著，於開口内之閘極圖案層側緣上形成 一第二側護壁。然後，於開口内形成一通道層，覆蓋第二 側護壁與源極。之後，於通道層與第二絕緣圖案層上形成 一保護層。保護層具有一接觸窗開口 ’以暴露出部分之通 道層。接著，於暴露出之通道層上形成一没極。 在本發明之一實施例中，上述在形成源極時更包括於 源極上形成一第一歐姆接觸層。 在本發明之一實施例中’上述在形成保護層後更包括 於通道層暴露出之表面形成第二歐姆接觸層。 在本發明之一實施例中’上述形成第二歐姆接觸層之 步驟包括下列步驟：首先，以保護層為罩幕對通道層暴露 出之表面進行一摻雜步驟。接著’對通道層進行—回火製 程，以形成第二歐姆接觸層。 在本發明之一實施例中’上述閘極圖案層與第二絕緣 圖案層是一起形成。 在本發明之一實施例中，上述基板上延伸於源極兩側 之第一絕緣圖案層厚度，以遠離源極之方向漸綠。 在本發明之一實施例中’上述第二側護壁之厚度，以 1323946 QDI95036 21518twf.doc/e 朝向開口中心之方向漸縮。 本發明提出一種薄膜電晶體，其適於配置於一基板 上，本發明之薄膜電晶體包括一源極、第一絕緣圖案層、 一閘極圖案層、第二絕緣圖案層、第二側護壁、一通道層、 一保護層與一汲極。源極配置於基板上，而第一絕緣圖案 層覆盖部分之源極與基板。第一絕緣圖案層具有一覆蓋層 與一第一側濩壁。第一側護壁延伸於源極兩側之基板上， 而覆蓋層覆蓋部分之源極，且覆蓋層與第一側護壁圍繞出 一暴露出部分源極之開口。此外，閘極圖案層與第二絕緣 圖案層依序配置於閘極圖案層上，而閘極圖案層與第二絕 緣圖案層圍繞開口’並暴露出部分之源極a上述之第二伙J 護壁圍繞於開口内並蓋住閘極圖案層之側緣，而通道層齡 置於開口内之第二側護壁與源極上。保護層配置於通道層 與$二絕緣圖案層上，其中保護層具有一接觸窗開口，以 暴露出部分之通道層。汲極配置於暴露出之通道層上。 在本發明之一實施例中，上述之薄膜電晶體更包括第 一歐姆接觸層，其配置於源極與通道層之間。 在本發明之一實施例中，上述之薄膜電晶體更包括第 二歐姆接觸層’其位於通道層與汲極之間。 在本發明之一實施例中，上述基板上位於源極兩側之 第一絕緣圖案層厚度，以遠離源極之方向漸縮。 在本發明之—實施例中，上述第二側護壁之厚度，以 朝向開口中心之方向漸縮。 本發明提出一種晝素結構的製造方法，其包括下列步 8 1323946 QDI95036 21518twf.doc/e 驟：首先，提供-基板，並於基板上形成一源極。接著， 形成第-絕緣圖案層’以覆蓋部分之源極與基板。第一絕 緣圖案層具有一覆蓋層與第一侧護壁。其中，第一側護壁 延伸於源極關之基板上，以覆蓋層覆蓋部分之源極，且 覆蓋層，與第-側護壁形成—暴露出部分源極之開口。然 後，於第-絕緣圖案層上依序形成一間極圖案層與第二絕 緣圖案層，以覆蓋閘極圖案層與基板，且間極圖案層與第 二絕緣圖案層圍繞開口。接著，至少於開口内之閘極圖案 層側緣上，形成第二側護壁。_，於開口内形成一通道 層，以覆蓋第二側護壁與祕。之後，於通道層與第二絕 緣圖案層上形成—保護層，其巾倾層具有—接觸窗開 口，以暴露出部分之通道層。接著，於保護層上形成一苎 =性S接觸窗開口内形成一汲極，其中畫錢極與 ^本發明之—實施射，上叙晝素電極與没極之材 科Ο括銦錫氧化物或銦鋅氧化物。 在本發明之一實施例令，上述在形成源極時更 源極上形成第一歐姆接觸層。 ； 在本發明之一實施例中，上述在形成保護層後更 ;通道層暴露出之表面形成第二歐姆接觸層。 發明之一實施例中，上述形成第二歐姆_層之 ζ驟包括：首先，以保護層為罩幕對通道層暴露出 =一摻雜步驟。接著，韻道層進行1火^面 成弟二歐姆接觸層。 从形 1323946 QDI95036 21518twf.doc/e 在本4明之一實施例中，上述基板上延 之第一絕緣圖案層厚度，以遠離源極之方向漸縮/貝1 在本發明之—實施射，上述第二側之 朝向.中心以向_。 之各度，以 在本發明之-實施例中，上述於形成源極 基板上形成一與源極電性連接之資料線。 ； 勺社明之—實施例中’上述於形㈣極圖案層時更 匕二成一；閉極圖案層電性連接之掃描線。 本鞭畫括畫一素：第其適=於-基板上， 圖案層、第二絕二；緣圖案層、-閘極 絕緣圖案；：上一汲極。源極配置於基板上，而第--覆蓋源極與基板。第-絕緣圖案層具有 板上；覆側護壁延伸於源極兩侧之基 參 二絕緣圖案源極，開口。此外，問極圖案層與第 層與第二絕4‘幸2於第—絕緣圖案層上，且閘極圖案 開口内之間開口。另外’第二侧護壁配置於 之第二側護壁盘源極:緣上。上述之通道層配置於開口内 圖案層上，/中°保護層配置於通道層與第二絕緣 之通道層。1述^邊層具有—接觸窗開口，以暴露出部分 接觸窗開口内電極與及極分別配置於保護層上與 極與通道層電性^晝素電極與汲極彼此電性連接，且汲 1323946 QDI95036 21518twf.doc/e 在本發明之一實施例中，上述之第一歐姆接觸層，至 少配置於源極與通道層之間。 曰 在本發明之-實施例中，上述之第二歐姆接觸層，& 於通道層與汲極之間。 —在本發明之-實施例中’上述基板上延伸於源極兩側 之第一絕緣圖案層厚度，以遠離源極之方向漸縮。 在本發明之一實施例中，上述第二側護壁之厚度，以 朝向開口中心之方向漸縮。 在本發明之一實施例中，上述之晝素結構更包括一資 料線，其配置於基板上並與源極電性連接。 、 在本發明之—實關巾，上述之晝素結構更包括一掃 拖線，其配置於基板上並與閘極圖案層電性連接。 本發明之賴電晶體與晝素結構的製造方法是藉由 =閘極與第二絕緣層之厚度，以改變第二側護壁上之通 因此，藉由適當調整通道層長度能使本發明薄 藉日日-月b有良好之傳導能力’且無須多佔用基板上之面 積。因此’本發明晝素結構之開口率也可有效提升。 為讓本發日狀上述和其他目的、_和優點能更明顯 明如下下文特舉祕實施例’並配合所附，作詳細說 【實施方式】 圖2Α是本發明主動元件陣列基板第一實施例之示意 θ而圖2Β是圖2Α之Β-Β，剖面線之剖面示意圖。請同 1323946 QDI95036 21518twf.doc/e 時參考圖2A與圖2B，根據本發明之實施例，主動元件陣 列基板200主要是由一基板2〇2、多條掃描線2〇4、多條資 料線206與多個晝素結構P2所構成。晝素結構p2陣列形 成於基板202上，且掃描線204與資料線206可劃分出晝 素結構P2之所在位置。具體而言，畫素結構p2主要是由 一薄膜電晶體T1與一晝素電極220所構成。由圖2A可 知’掃描線204與資料線206可透過薄膜電晶體T1而與 晝素電極220電性連接。實際操作時，開關訊號可透過掃 描線204之傳遞而將薄膜電晶體T1開啟，在薄膜電晶體 T1開啟後，顯示訊號可透過資料線2〇6而傳遞至晝素電極 220 中。 根據本發明之實施例，薄膜電晶體T1包括一源極 210s、第一絕緣圖案層21〇i、一閘極圖案層210g、第二絕 緣圖案層210j、第二侧護壁21〇w，、一通道層210c、一保 護層210p與一汲極21〇d。源極210s配置於基板202上， 且與資料線206電性連接。一般而言，源極210s之材料可 以包括铭、銅、金、銀、絡、鈦、鎢或紐等導電材料。 此外，第一絕緣圖案層210i覆蓋部分之源極21〇s與 基板202。第一絕緣圖案層21〇i具有一覆蓋層212與第— 側護壁21 〇w。如圖2A所示，第一側護壁21 Ow延伸於源 極210s兩側之基板202上。如圖2B所示之第一側護壁 210w之厚度是以遠離源極21〇s之方向漸縮。這可使後續 形成於第一側護壁210w上之膜層能具有良好的階梯覆蓋 (step coverage)。在較佳實施例中，第一側護壁210w之 12 1323946 QDI95036 21518twf.doc/e 高度約3_至6_埃（angstr〇m)，且可以等於或略高 於第一歐姆接觸層210m。當然，第一側護壁21〇w之外形 也了以疋其匕形狀，在此僅為舉例說明，本發明不以圖中 • 繪示的形狀為限。 圖2C疋圖2A之C-C’剖面線之剖面示意圖。請同時 參考圖2A與圖20上述覆蓋層212覆蓋部分之源極以以， • 且覆蓋層212與第-側護壁21Qw可共同圍繞出—暴露部 φ 分源極210s之開口 C2。在較佳實施例中，為了使通道層 210c (半導體材料）與源極21〇s (金屬材料）之間的接^ 阻抗下降，更可配置第一歐姆接觸層21〇m於源極21〇5與 通道層210c之間。 s月.¾續參考圖2A與圖2B。根據本發明之實施例，閘 極圖案層21〇g配置於第一絕緣圖案層21〇i上，而第二絕 緣圖案層210j位於閘極圖案層2i〇g上方。這裡要說明的 是，為了圖示之簡明易懂，圖2A中省略了第二絕緣圖案 層21〇j之繪示。具體而言，閘極圖案層210g可與基板2〇2 _ 上之掃描線204電性連接。此外，閘極圖案層21〇g上之第 二絕緣圖案層21〇j可與其共同圍繞開口 C2。 - 根據本發明之實施例，第二側護壁21 Ow，配置於開口 C2内閘極圖案層21〇g之側緣上。如圖2B所示，第二側 護壁210w’之厚度是以朝向開口 C2中心之方向漸縮，此第 二側護壁21〇w’之表面例如是圓弧狀。這可使後續形成於 第二侧護壁210W，上之通道層210c能具有良好的階梯覆 蓋。另一方面，閘極圖案層210g可藉由第二側護壁21〇w， 13 c S ) 1323946 QDI95036 21518twf.doc/e 而確保與通道層2i〇c電性絕緣。在較佳實施例中，第二側 ，壁21&ν，之高度約6000至1〇〇〇〇埃（肪以打〇111)。當然， 第一側5蔓壁210w’之外形也可以是其它形狀，本發明不以 • 圖中繪示的形狀為限。 根據本發明之實施例，通道層21〇c是配置於開口 C2 内之弟一側護壁21〇w’與源極210s上方。閘極21〇g與第 一絕緣圖案層210j之沉積厚度可以影響第二侧護壁21〇w， φ 之形成厚度，因此，只要降低閘極210g與第二絕緣圖案層 21 〇j之膜厚，便能使通道層210c長度L1縮短。如此一來， 薄膜電晶體T1之傳導能力便可有效提升。此外，由於通 道層210c可藉由第二絕緣圖案層21〇j而向上延伸，因而 無須額外佔用基板202上的面積，進而可提升晝素結構p2 之開口率。 此外，保護層210p覆蓋於通道層2i〇c與第二絕緣圖 案層210j上。保護層21 Op具有一接觸窗開口 C3，以暴露 出分之通道層210c。另外，没極21〇d與畫素電極220 _ 分別配置於保護層210p上與接觸窗開口 C3内。在較佳實 施例中，為了使通道層21〇c與其上方之汲極21〇d間的接 - 觸阻抗下降，更可配置一第二歐姆接觸層222m於通道層 • 210c與汲極210d之間。 曰 根據本發明之實施例，位於接觸窗開口 C3内之及極 210d可與通道層210c電性連接，且晝素電極220與及極 210d為相同膜層。畫素電極220與汲極210d之材料可以 選用钢錫氧化物（ITO)或銦鋅氧化物（ιζο)。 1323946 QDI95036 21518twf_d〇c/e 下文將詳細說明本發明之畫素結構p2及其薄膜電晶 體T1的製造方法。 圖3A〜圖3F是本發明晝素結構第一實施例之製造流 ' 程上視圖，而圖4A〜4G是本發明第一實施例之晝素結構 之製造流程剖面示意圖。請先參考圖3八與4A ,首先，提 供一基板202，並於基板2〇2上形成一源極210s。在較佳 • 實施例中，在形成源極210s時可透過同一道光罩製程而一 φ 併形成一與源極210s電性連接之資料線20ό。 根據較佳實施例，源極21〇s與資料線206可選用物 ，氣相沉積法（PVD)沉積金屬材料於基板2〇2上^接著， 藉由光罩製程對此金屬材料進行圖案化，即可完成源極 21〇s與資料線206之製作。根據本發明之實施例，為了使 源極210s與後續欲形成之通道層間的接觸阻抗下降，在形 成源極210s時更包括於源極21〇s上形成一第一歐姆接觸 層210m。舉例而言，此第一歐姆接觸層21〇m之材料可 用N型摻雜非晶矽。 •請參考圖3B與4B，接著形成第一絕緣圖案層21〇i， 以覆蓋部分之源極210s與基板202 β詳細地說，第一絕緣 ' 目案層21Gi具有—覆蓋層212與第一側護壁21Gw。第一 ▲ 側護壁21=延伸於源極210s兩側之基板2〇2上，而覆蓋 層=12覆蓋部分之源極210s。值得注意的是，覆蓋層^2 與第：側護壁210w可於源極210s上方圍繞出一開口 c2。 第-絕緣圖案層210i之材料可選用氮化石夕（_)或 是以四乙氧基石夕烧（TE〇s)為反應氣體源而形成之氧切 15 1323946 QDI95036 2l518twf.doc/e (SK3)或其他類似材料。在形成第—絕緣圖案層2ι 可藉由調整圖案化製程中之钱刻條件 使第一側1辟71Λ . _ . ’、(幻如蝕刻時間）而 使弟㈣壁21Gw之厚度以遠離源極21()s之方 ^如圖4B所不）。根據較佳實施例，第-側護壁2l0w之 形成方法是以料向錄刻來對上顧層（氮切 石夕）進行圖案化，並配合適當的侧時間、壓力與 便可形摘t之雜。這可使後續形献帛—顯壁
上之膜，能有良好的階梯覆蓋。當然，第—側護壁2咖 也可以是其它形狀，本發明不以圖中繪示的形狀為限。 請參考圖3C_ 40於第-絕緣圖㈣細上 一閘極圖案層21吆，其中閘極圖案層210g圍繞開口 c;。 閘極圖案層21〇g之外形可依需要而作適當更改，只要閑極 圖案層210g能圍繞住開口 C2即可。根據較佳實施例，在 形成閘極圖案層21〇g時可透過同一道光罩製程而一併形 f 一與閘極圖案層210g電性連接之掃描線2〇4。舉例^ δ ’閘極圖案層21〇g與掃描線204可選用物理氣相沉積法 將金屬材料沉積於基板202上。接著，藉由一道光罩製程 對此金屬材料進行圖案化，即可完成閘極圖案層21%與 描線204之製作。 之後，形成一第二絕緣圖案層21〇j，以覆蓋閘極圖案 層210g與基板2〇2。圖4C所示位於閘極圖案層2i〇g上之 第一乡巴緣圖案層21〇j可與閘極圖案層21〇g共同圍繞開口 C2。為了使圖示簡明易懂，圖3C中省略了第二絕緣圖 層210j之％示。 〃 16 1323946 QDI95036 21518twf.doc/e 請參考圖3D與4D ’至少於開口 C2内之閘極圖案層 210g側緣上形成一第二侧護璧210w，。具體而言，在形成 第二側護壁210w，時，可藉由調整圖案化製程中之蝕刻條 件（例如蝕刻時間）而使第二側護壁21〇w’之厚度以朝向 開口 C2中心之方向漸縮。這可使後續形成於第二側護壁 210w’上之膜層能有良好的階梯覆蓋。當然，第二側護壁 210w’也可以是其它形狀，本發明不以圖中繪示的形狀為 限。 請參考圖3E與4E，然後於開口 C2内形成—通道層 210c，以覆蓋住第二側護壁2l〇w’與部分之第一歐姆接觸 層210m。值得留意的是’通道層21〇c可藉著第二側護壁 210w’而向上延伸’因而不需多佔用基板2〇2上之面積。 另一方面，只要控制閘極210g與第二絕緣圖案層21〇j之 厚度便能有效控制通道層210c之長度L1。 請參考圖4F，之後於通道層210c與第二絕緣圖案層 210j上形成一保護層21〇p。保護層210p具有一接觸窗開 口 C3，以暴露出部分之通道層21〇c。根據較佳實施例， 在形成保護層21〇p後更可包括於通道層21〇c暴露出之表 面形成一第一歐姆接觸層222m。詳細地說，上述形成第二 歐姆接觸層222m之步驟包括：首先，以保護層21 〇p為罩 幕對通道層21〇c所暴露出之表面進行一摻雜步驟。接著， 對通道層21〇c進行一回火製程，以形成第二歐姆接觸層 222m〇 曰 接著請參考圖3F與圖4G，於保護層210p上形成一 17 QDI95036 21518twf.doc/e 晝素電極220，並於接觸窗開口 C3内形成—汲極2而（圖 3F中省略了保濩層2i〇p之繪示，而保護層21〇p可清楚見 於圖4G中）。詳細地說，可先於保護層㈣上沉積一透 ' 明導電材料’且此透明導電材料會填人細窗開口 C3中。 ㈣較佳實施例，透明導電材料可以__氧化物或銦 辞氧化物。然後’再對此透明導電材料進行一道光罩製程， 以併製作出畫素電極220與汲極21 〇d。晝素電極220與 • 汲極21〇d電性連接。值得注意的是，部分之晝素電極2如 可延伸至上一條掃描線2〇4,之上方，以與部分之掃描線 2〇4共同形成-儲存電容器Cst。以上係以實施例舉例說明 ，發明之晝素結構P2及其薄膜電晶體丁〗之製作方法，熟 驾此項技藝者當能思及其他實施步驟而為上述揭露内容所 涵蓋。 由於本發明之薄膜電晶體為垂直通道式之薄膜電晶 體’因此沒有一般平行通道式薄膜電晶體對通道長度的限 制。在上述製程中，垂直通道式薄膜電晶體之通道層長度 可對應閘極圖案層跟第二絕緣層之膜厚來調整。換言之， 通道層長度可輕易透過第二側護壁之膜厚來控制 。因此， • 薄膜電晶體傳導驅動電流的能力也可有效提高。 第二實施例 為了進一步提升本發明薄膜電晶體之傳導能力，本實 施例藉由調整閘極圖案層與通道層之形狀，而使閘極圖案 層對應通道層之範圍增加。 圖5A〜5F是本發明第二實施例之晝素結構之製造流 18 1323946 QD195036 21518twfdoc/e 程上視圖，而圖6A〜6GS本發明第二實施例之畫素社構 之製造流程剖面示意圖。請先參考圖5八與6入，首先，提 供-基板202，並於基板202上形成一源極21〇s以及一盘 源極21〇S電性連接之資料、線施。特別的是，源極缝 之外形呈現頸縮狀。根據較佳實施例，為了使源極邊 與後續欲形成之通道層之間的接觸阻抗下降，在形成源極 21〇s時更包括於源極21〇s上形成—第一歐姆接觸層 210m。
請參考圖SB與6B，接著形成第一絕緣圖案層肅， 以覆蓋部分之源極21〇S與基板202。詳細地說，第一絕緣 圖案層210ι具有一覆盍層212與—第一側護壁21〇w。第 二側護壁210w延伸於源極210s兩側之基板2〇2上，而覆 蓋層212覆蓋部分之源極21〇s。值得注意的是，覆蓋層212 與第一側護壁210w可於源極21〇s上方形成一開口 ^4。如 圖6B所示’第-側護壁2i〇w之厚度可以是以遠離源極 210s之方向漸縮。這可使後續形成於第一側護壁上 之膜層能有良好的階梯覆蓋。當然，第一側護壁21〇w之 外形也可以是其它形狀，本發明不叫情示的形狀為限。 請參考圖5C與圖6C ’然後於第一絕緣圖案層21〇i 上形成一閘極圖案層210g以及一與閘極圖案層21〇g電性 連接之掃描線204，其中閘極圖案層21〇g圍繞開口 C4。 特別的是，閘極圖案層210g之外形可以與源極21〇s之外 形相對應。之後，形成一第二絕緣圖案層2l〇j，以覆蓋閘 極圖案層210g與基板202。圖6C所示位於閘極圖案層 19 1323946 QDI95036 215]8twf.doc/e 上之第一絕緣圖案層2i〇j可與閘極圖案層2i〇g共同圍繞 開口 C4。為了使圖示簡明易懂，圖5C中省略了第二絕緣 圖案層210j之緣示。 接著請參考圖5D與6D，至少於開口 C4内之閘極圖 案層210g側緣上，形成第二側護壁21〇w，。特別的是，第 二側護壁210w，之厚度可以是朝向開口 C4中心之方向漸 縮，第二側護壁210w，之表面例如呈現圓弧狀。當然，第 二側護壁210w’之外形也可以是其它形狀，本發明不以圖 中繪示的形狀為限。 請參考圖5E與6E，然後於開口 C4内形成一通道層 21〇c，以覆蓋住第二側護壁210w，與部分之第—歐姆接觸 層210m。特別的是，由於通道層21〇c與閘極圖案層21〇g 之外形改變，因而使通道層210c與閘極圖案層210g所對 應之範圍增加。 請參考圖6F，之後於通道層210c與第二絕緣圖案層 210j上形成一保護層21 Op。保護層21 Op具有一接觸窗開 口 C5 ’以暴露出部分之通道層210c。在形成保護層210p 後更可包括於通道層21〇c暴露出之表面形成一第二歐姆 接觸層222m。 接著請參考圖5F與圖6G，於保護層210p上形成一 晝素電極220,並於接觸窗開口 C5内形成一汲極210d(圖 5F中省略了保護層21〇p之繪示，而保護層210p可清楚見 於圖6G中）。另外，部分之晝素電極220可延伸至上一 條掃描線204,之上方，以與部分之掃描線204,共同形成一 20 1323946 QDI95036 21518twf.doc/e 儲存電容器Cst，。至此，本發明之畫素結構P3及其薄膜電 晶體T2已大致製作完成。由於本發明之通道層21〇c與閘 極圖案層210g所對應之範圍增加，因此根據本發明所製作 之薄膜電晶體T2之傳導能力可進一步提升。 综上所述’由於本發明部分之通道層可藉由第二側護 壁而向上延伸’因此’本發明之薄膜電晶體無需多佔用基 板上之面積。此外，晝素結構也能具有良好的開口率。另 外，通道層長度可輕易透過閘極與第二絕緣層之膜厚來控 制。因此，本發明之薄膜電晶體之製造方法可以輕易地製 作出高傳導能力的薄膜電晶體。由於本發明之薄膜電晶體 =„線與資料線之交叉處，因此晝素結構之開口 率犯進:步提升H本發明藉由敏閉極義層與通 道層之形狀，而使閘極圖案層對應通道層之範圍增加Γ因 此本發明薄膜電晶體之傳導能力更可進一步提升。 限定〜=佳實施例揭露如上，然其並非用以 脫離本發明之精=:，中具有通常知識者，在不 為準。 ’、濩轨圍當視後附之申請專利範圍所界定者 【圖式簡單說明】 Ξ 1B :驾知主動元件陣列基板之示意圖。
圖1B是沿圖1A + A 圖2A是本發明，剖面線之剖面示意圖。 圖是圖構第一實施例之示意圖。 /Q Β·Β’剖面線之剖面示意圖。 c s 21 1323946 QDI95036 21518twf.doc/e 圖2C是圖2A沿C-C’剖面線之剖面示意圖。 圖3A〜圖3F是本發明畫素結構第一實施例之製造流 • 程上視圖。 圖4A〜4G是本發明晝素結構第一實施例之製造流程 剖面示意圖。 _ 圖5A〜5F是本發明晝素結構第二實施例之製造流程 ' 上視圖。 圖6A〜6G是本發明晝素結構第二實施例之製造流程 ® 剖面示意圖。 【主要元件符號說明】 100、200、300 :主動元件陣列基板 102、202 ··基板 104、204、204’ ：掃描線 106、206 :資料線 110 :主動元件 110c、210c :通道層 • 110d、210d:汲極 110g :閘極 . 110i:閘絕緣層 110m :歐姆接觸層 110s、210s :源極 112、210p :保護層 120、220 :晝素電極 210i :第一絕緣圖案層 22 1323946 QDI95036 21518twf.doc/e 210g :閘極圖案層 210j :第二絕緣圖案層 210m:第一歐姆接觸層 210w :第一側護壁 210w’ ：第二側護壁 212 :覆蓋層
Cl、C3、C5 :接觸窗開口 C2、C4 :開口
Cst、Cst’ ：儲存電容器 L、L1 :薄膜電晶體通道長度 PI、P2 :晝素結構 ΊΠ、T2 :薄膜電晶體 W:薄膜電晶體通道寬度
23
Claims (1)
1323946 QDI95036 21518twf.doc/e 十、申請專利範固： 1·一種薄膜電晶體的製造方法，包括： 提供一基板； 於該基板上形成一源極； 形成一第一絕緣圖案層，以覆蓋部分之該源極盥 板’其中該第-絕緣圖案層具有—覆蓋層與二ϋ 第-側護壁延伸於該源極兩側之基板上，該覆蓋^ 開:該覆蓋層與該第-側護壁形成： 於該第-絕緣圖案層上依序形成—閘極圖案層及一 緣圖案層，該間極圖案層與該第二絕緣圖案^圍繞 壁；於該開口内之該閘極圖案層側緣上形成—第二側護 極；於該開口内形成一通道層’覆蓋該第二側護壁與該源 道層與該第二絕緣圖案層上形成一保護層，其 層—接觸㈣口，以暴露出部分之該通道 於暴露出之該通道層上形成—汲極。 法，ΐφϋ利辜巳圍第1項所述之薄膜電晶體的製造方 姆接=成該源極時更包括於該源極上形成一第〆欧 3.如申請專利範圍第1項所述之薄膜電晶體的製造方 cS^ 24 1323946 QDI95036 21518twf.doc/e 法，其中在形成該保護層後更包括於該通道層暴露出之夺 面形成一第二歐姆接觸層。 4.如申請專利範圍第3項所述之薄膜電晶體的製造方 法，其中形成該第二歐姆接觸層之步驟包括： 以該保護層為罩幕對該通道層暴露出之表面進行一 摻雜步驟；以及 對該通道層進行一回火製程，以形成該第二歐姆 層0
5. 如申請專利範圍第丨項所述之薄膜電晶體的製造方 法，其中該閘極圖案層與該第二絕緣圖案層是一起形成。 6. 如申請專利範圍第！項所述之薄膜電晶體的製造方 法’其中該基板上延伸於該源極兩侧之該第— 厚度，以遠離該源極之方向漸縮。 八曰 、7.如巾請專利範圍第！項所述之細電晶體的製造方 法，其中該第二側護壁之厚度，以朝向該開心 漸縮。
8.-種薄膜電晶體’適於配置於—基板上，該薄膜電 晶體包括： 一源極，配置於該基板上； :第一絕緣圖案層’輕部分之該源極與該基板，其 中該第-絕緣_層具有—覆蓋層與—第—側護壁，該第 -=濩壁延伸於該源極兩側之基板上，該覆蓋層覆蓋部分 之“源極，且該覆蓋層與該第—側護壁圍繞出—暴露出部 分該源極之開口； C 5 ) 25 1323946 QDI95036 21518twf. doc/e 一閘極圖案層與一第二絕緣圖案層，依序配置於該第 一絕緣圖案層上，該閘極圖案層與該第二絕緣圖案層圍繞 該開口，並暴露出部分之該源極； 一第二側護壁，圍繞於該開口内並蓋住該閘極圖案層之侧 緣， 一通道層，配置於該開口内之該第二側護壁與該源極 上； 一保護層，配置於該通道層與該第二絕緣圖案層上， 其中該保護層具有一接觸窗開口，以暴露出部分之該通道 層；以及 一沒極’配置於暴露出之該通道層上。 9.如申請專利範圍第8項所述之薄膜電晶體，更包括 一第一歐姆接觸層’配置於該源極與該通道層之間。 10·如申请專利範圍第8項所述之薄膜電晶體，更包括 一第一歐姆接觸層，位於該通道層與該沒極之間。 11. 如申請專利範圍第8項所述之薄膜電晶體，其中該 基板上位於該源極兩側之該第一絕緣圖案層厚度，以遠離 該源極之方向漸縮。 12. 如申請專利範圍第8項所述之薄膜電晶體，盆 第二側護壁之厚度’喃向該開口巾心、之方向漸縮’。、 13. 種晝素結構的製造方法，包括： 提供一基板； 於該基板上形成一源極； 形成一第-絕緣圖案層，以覆蓋部分之該源、極與該基 26 丄 QDI95036 21518twf.doc/e 板’其中該第—絕緣圖案層具有—覆蓋層與—第一側護 ^該第-側護壁延伸於該源極兩側之基板上，該覆蓋# ^部分捕雜，且謂制與該第—賴 露出部分該源極之開口； 該開口 於該第-絕緣圖案層上依序形成一閘極圖案層及〆 ^絕緣_層，該雜_層與該第二絕緣圖案層圍練
側護if於該開口内之該閘極圖案層側緣上，形成一第 源極 於該開口_成—通道層，以覆蓋該第二側護壁與该 以及
形成」：：:蒦^形成-晝素並於該接觸窗開口内 】:° 巾該晝素電極與該没極電性連接。 法，其第13項所述之晝素結構的製造方 鋅氧i物Y電極與該祕之材料包括銦錫氧化物或銦 法，其7才申了專利乾圍第13項所述之晝素結構的製造方 姆接觸>。成該源極時更包括於該源極上形成—第一歐 法，其β專利&圍第13項所述之晝素結構的製造方 '形成該保護層後更包括於該通道層暴露出之表 27 1323946 QDI95036 21518twf.doc/e 面形成一第二歐姆接觸層。 17. 如申請專利範圍第16項所述之晝素結構的製造方 法’其中形成該第二歐姆接觸層之步驟包括： 以該保護層為罩幕對該通道層暴露出之表面進行一 換雜步驟；以及 對該通道層進行一回火製程，以形成該第二歐姆接觸 層。 18. 如申請專利範圍第13項所述之晝素結構的製造方 法其中該基板上延伸於該源極兩側之該第一絕緣圖案層 厚度，以遠離該源極之方向漸縮。 19. 如申请專利範圍第項所述之晝素結構的製造方 法，其中該第二側護壁之厚度，以朝向該開口中心之方向 漸縮。 、、20.如申請專利範圍第13項所述之畫素結構的製造方 法，其中於形成該源極時更包括於該基板上形成一與該滹 極電性連接之資料線。 〃 21.如申請專利範圍第13項所述之畫素結構的製造方 、三其中於形成該閘極圖案層時更包括於該基板上形成/ 〃該閘極圖案層電性連接之掃描線。 包括22.種畫素結構，適於配置於一基板上，該晝素結旛 —源極’配置於該基板上； ㈣笛、G賴案層，覆蓋部分之該源極與該基板，声 μ第-絕緣圖案層具有—覆蓋層與—第—側護壁，该第 28 丄 QDI95036 21518twf.doc/e 延伸物極兩側之基板上，該覆蓋層覆蓋部分 找源極，且職㈣魏帛 刀 分該源極之開口； ^泰路出邛 -閘極圖案層與—第二絕 上 :圖案層上，該閘極圖案層與該第二絕緣圖^ 上；弟—側€壁，配置於該開口内之該閘極圖案層側緣 一通道層’配置於該.内之該第二賴壁與該源極 豆中;且Γ置於該通道層與該第二絕緣圖案層上， 層了= 接觸窗開口’以暴露出部分之該通道 心一晝素電極與―沒極’分別配置於該倾層上轉技 該沒極與該通道層紐極彼此電性連接，且 23.如中請專概㈣22項所述之晝素結構，更 歐姆接觸層’至少配置於該祕與騎道層之間。 # 24:如中請專利制第22項所述之晝素結構，更包括 -弟二歐姆接觸層，位於該通道層與槪極之間。 25. 如申請專利範圍第22項所述之晝素結構，其中該 基板上延伸於簡極兩側之該第—絕緣圖案層厚度， 離該源極之方向漸縮。 26. 如申明專利範圍第22項所述之畫素結構，其中該 29 1323946 QDI95036 21518twf.doc/e 第二側護壁之厚度，以朝向該開口中心之方向漸縮。 27. 如申請專利範圍第22項所述之畫素結構，更包括 一資料線，配置於該基板上並與該源極電性連接。 28. 如申請專利範圍第22項所述之晝素結構，更包括 與一掃描線，配置於該基板上並與該閘極圖案層電性連接。
30
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096116613A TWI323946B (en) | 2007-05-10 | 2007-05-10 | Thin film transistor, pixel structure and fabricating method thereof |
| US11/949,781 US7709886B2 (en) | 2007-05-10 | 2007-12-04 | Thin film transistor and pixel structure |
| US12/700,688 US7923312B2 (en) | 2007-05-10 | 2010-02-04 | Fabricating method of thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096116613A TWI323946B (en) | 2007-05-10 | 2007-05-10 | Thin film transistor, pixel structure and fabricating method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200845395A TW200845395A (en) | 2008-11-16 |
| TWI323946B true TWI323946B (en) | 2010-04-21 |
Family
ID=39968736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096116613A TWI323946B (en) | 2007-05-10 | 2007-05-10 | Thin film transistor, pixel structure and fabricating method thereof |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7709886B2 (zh) |
| TW (1) | TWI323946B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101579135B1 (ko) * | 2008-12-03 | 2015-12-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| CN102683193B (zh) * | 2012-03-30 | 2014-07-23 | 京东方科技集团股份有限公司 | 晶体管的制作方法、晶体管、阵列基板以及显示装置 |
| CN104022156B (zh) | 2014-05-20 | 2017-02-15 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及相应的制作方法、显示装置 |
| JP2016146422A (ja) * | 2015-02-09 | 2016-08-12 | 株式会社ジャパンディスプレイ | 表示装置 |
| WO2024201259A1 (ja) * | 2023-03-31 | 2024-10-03 | 株式会社半導体エネルギー研究所 | 半導体装置、及び、半導体装置の作製方法 |
| WO2024201263A1 (ja) * | 2023-03-31 | 2024-10-03 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3745392B2 (ja) * | 1994-05-26 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6093606A (en) * | 1998-03-05 | 2000-07-25 | Taiwan Semiconductor Manufacturing Company | Method of manufacture of vertical stacked gate flash memory device |
| US6049106A (en) * | 1999-01-14 | 2000-04-11 | Micron Technology, Inc. | Large grain single crystal vertical thin film polysilicon MOSFETs |
| US6998343B1 (en) * | 2003-11-24 | 2006-02-14 | Lsi Logic Corporation | Method for creating barrier layers for copper diffusion |
-
2007
- 2007-05-10 TW TW096116613A patent/TWI323946B/zh active
- 2007-12-04 US US11/949,781 patent/US7709886B2/en active Active
-
2010
- 2010-02-04 US US12/700,688 patent/US7923312B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7923312B2 (en) | 2011-04-12 |
| US20080277721A1 (en) | 2008-11-13 |
| US20100136753A1 (en) | 2010-06-03 |
| TW200845395A (en) | 2008-11-16 |
| US7709886B2 (en) | 2010-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI261716B (en) | Liquid crystal display apparatus and fabrication thereof | |
| CN1913146B (zh) | 薄膜导体及其制造方法 | |
| TWI323946B (en) | Thin film transistor, pixel structure and fabricating method thereof | |
| TWI321852B (en) | Tunneling-effect thin film transistor, method of manufacturing the same, and organic light-emitting diode display using the same | |
| TWI284986B (en) | Thin film transistor array panel including storage electrode | |
| TW201108331A (en) | Semiconductor device and production method thereof | |
| TW201220489A (en) | Display device and method for manufacturing the same | |
| TWI297548B (en) | Pixel structure for flat panel display and method for fabricating the same | |
| TW201250356A (en) | Method of manufacturing thin film transistor, thin film transistor manufactured by using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured by using the method | |
| TW201042345A (en) | Array substrate and method for manufacturing the same | |
| TW201220469A (en) | Termination structure of power semiconductor device and manufacturing method thereof | |
| TWI726692B (zh) | 半導體裝置及其製造方法 | |
| TW200814332A (en) | Thin film transistor array substrate, manufacturing method thereof and display device | |
| TWI358820B (en) | Active device array substrate and fabrication meth | |
| CN101097871A (zh) | 薄膜晶体管、像素结构及其制造方法 | |
| CN100524701C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| WO2015143818A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| TWI358134B (en) | Flash memory device | |
| US20080251857A1 (en) | Semiconductor Device with Improved Contact Pad and Method for Fabrication Thereof | |
| TWI290770B (en) | TFT array panel and fabricating method thereof | |
| TWI277216B (en) | Pixel structure and thin film transistor and fabrication methods thereof | |
| TWI304267B (en) | Method for forming tft array substrate | |
| CN1901209B (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| TWI345313B (en) | Thin film transistor and method of manufacturing the same | |
| TWI296855B (en) | Thin film transistor and manufacturing method thereof |