[go: up one dir, main page]

TWI303870B - Structure and mtehod for packaging a chip - Google Patents

Structure and mtehod for packaging a chip Download PDF

Info

Publication number
TWI303870B
TWI303870B TW094147807A TW94147807A TWI303870B TW I303870 B TWI303870 B TW I303870B TW 094147807 A TW094147807 A TW 094147807A TW 94147807 A TW94147807 A TW 94147807A TW I303870 B TWI303870 B TW I303870B
Authority
TW
Taiwan
Prior art keywords
wafer
transparent glass
conductive bumps
package structure
cutting
Prior art date
Application number
TW094147807A
Other languages
English (en)
Other versions
TW200725859A (en
Inventor
Yu Pin Tsai
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW094147807A priority Critical patent/TWI303870B/zh
Priority to US11/559,036 priority patent/US20070155049A1/en
Publication of TW200725859A publication Critical patent/TW200725859A/zh
Application granted granted Critical
Publication of TWI303870B publication Critical patent/TWI303870B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Description

1303870 九、發明說明 【發明所屬之技術領域】 本發明係有關於一種晶片尺寸級封裝構造(chip Scale Package,CSP),特別是有關於一種在晶圓級(Wafer Level)製造複數個晶片尺寸級封裝構造的方法。 【先前技術】 隨著更輕更複雜之電子裝置的需求日趨強烈,晶片 的速度及複雜性相對越來越高,因此需要有更高的封裝 效率(Packaging Efficiency)來滿足晶片封裝的要求。微 型化(Miniaturization)是使用先進封裝技術(例如 晶片尺寸級封裝(CSP)以及覆晶(Flip Chip))的主要 驅動力。相較於球格陣列(Ball Grid Array)封裝或 薄小輪廓封裝(Thin Small Outline Package,TSOP)而 言,晶片尺寸級封裝以及覆晶這兩種技術均大幅增 加封裝效率,藉此減少所需之基板空間。一般而言, 晶片尺寸級封裝之大小與晶片本身大小相當或稱 大於晶片本身(最多約百分之二十)。此外,晶片尺 寸級封裝可直接促成良好晶片(Known Good Die, K G D)測試及老化(B u r η - i η )測試。再者,晶片尺寸級 封裝亦可結合表面黏著技術(Surface Mount Technology,SMT)之標準化及可在加工性等優點, 與覆晶技術之低阻抗,高I/O接腳數及直接散熱路 徑等優點,而提升晶片尺寸級封裝之效能。 5 1303870 然而,與球格陣列封裝或薄小輪廓封裝相比 較,晶片尺寸級封裝具有較高製造成本之缺點。若 能將晶片尺寸級封裝以大量生產方式製造,前述高 製造成本之缺點將可被克服。因此,封裝業者嘗試 開發晶圓級封裝技術,以能大量生產晶片尺寸級半導體 封裝構造。在目前晶圓級封裝技術的發展領域中,晶背 覆膠是一個剛起步的製程,由於目前晶背覆膠之技術仍 無法於覆膠後迅速烘乾,導致製程較複雜且製造成本較 高,而且對於封膠完成之晶片存在有殘留應力故導致晶 片容易翹曲(Warpage)。 L發明内容】 因此,非常需要一種改良之晶圓級製造複數個晶片尺 寸級封裝構造的方法,來解決上述習知技術的製程較複 雜、時間較長以及成本較高的問題,以達到簡化製程、縮短 時間與降低成本的目的。 本發明之一方面係在於提供一種晶圓級製造複數個晶 片尺寸級封裝構造的方法,藉由先從晶圓背面切割 : ::條切割道,以容納披覆於晶圓背面之封膠材 ::洪乾封膠材料,而且封膠完成之晶片不會有麵曲: 造,藉由將til t面就疋在提供一種晶片尺寸級封裝構 但可膠材料披覆於晶片背面以及其四個側邊,不 虱或光線進入晶片中,而且還可保護晶片邊緣 6 1303870 角洛的缺陷。 • 根據本發明之一最#眚姑么丨 , 取住K施例,此晶圓級製造複數個晶 片尺寸級封裝構造的方法5卜4 • 再以扪万法至;包含提供晶圓,其中晶圓上 至少包含第—表面以及相對於第-表面之第二表面,第-表 :面上"有複數個晶片單兀並定義出複數條切割線,且晶片單 :元上形成有複數個導電凸塊;提供膠材,以將晶圓黏貼於透 明玻璃上,其中膠材係介於晶圓之第一表面與透明玻璃中 籲間,且膠材實質地包覆導電凸塊以使晶圓之第一表面與透明 玻璃中間沒有空隙;自第二表面相對於第一表面上之每一條 切割線垂直地切割晶圓至膠材,以形成複數條切割道;實施 封膠步驟,以將封裝膠材彼覆於第二表面上,其中封裝膠材 係填滿此些切割道;移除膠材與透明玻璃;自第一表面垂直 地切割每一條切割道中之封裝膠材,以形成複數個晶片封裝 構造。 根據本發明之另一最佳實施例,此晶片尺寸級封裝構 _ 造至少包含晶片、複數個導電凸塊、保護層以及封膠體, ^ 其中晶片上至少包含第一表面以及相對於第一表面之第二 , 表面;此些導電凸塊設置於第一表面上;保護層設置於第一 表面上且暴露出此些導電凸塊;封膠體包覆晶片之第二表面 與四個側邊。 依照本發明之一較佳實施例,上述之導電凸塊可例 如是錫球。 應用上述晶圓級製造複數個晶片尺寸級封裝構造的 方法,由於是先從晶圓背面切割來形成複數條切割道,以 7 1303870 谷納披覆於晶圓背面 m ^ , 封膠材料,因此不但可迅速烘笋心 膠材料,而且還可解決 ’、乾封 喊。此外,應用上述 两的問 材料設置於曰… 封裝構造’由於是將封膠 有的… 以及其四個侧邊,再加上晶片正面已 。a,不但可以防止水氣或光線進入晶片中,而且 可保護晶片邊緣㈣的崩角或其他缺陷。㈣本發明、 知之封裝製程與構造相比,本發明所用的方法不僅相對簡單 化^更可大幅降低製造的時間與成本、。另外,本發明的封裝 構知不僅防止水氣或光線干擾的效果較好,而且還有保護晶 片邊緣角落缺陷的效果。 【實施方式】 吻參閱苐1圖,係繪示根據本發明之一較佳實施例之晶 片尺寸級封裝構造的剖面示意圖。此晶片尺寸級封裝構造 180至少包含晶片100以及封膠體ι6〇,其中晶片1〇〇上至 少包含苐一表面102以及相對於第一表面i 〇2之第二表面 104。在本實施例中,第一表面1〇2為主動表面,其上係設 置有保遵層112以及複數個導電凸塊(Conductive Bump ), 例如錫球11 〇。此保護層112係覆蓋部分第一表面1 〇2並暴 露出此些錫球110,此些錫球110係做為晶片1 〇〇之外部 輸入輸出電極(I/O electrode)。封膠體mo係設置於晶 片100之第二表面104與四個側邊上。可以理解的是,在第 一表面102與此些錫球11〇之間,更至少包含複數個接墊 (Pad) 120以及凸塊下金屬層(UBM) 130,用以幫助晶片 1303870 1 00與此些鍚球1 1 0之間的電性連接,其中此些接墊1 2〇係 設置於第一表面1 02與此些錫球1 1 〇之間,此些凸塊下金屬 層130係設置於此些接墊120與此些錫球110之間。在本實 施例中,此保護層112較佳為聚亞醯胺(polyirnide,PI)或 苯並環丁稀(86112〇〇}^1〇131^1^,;808),封膠體160為環 氧樹脂(Epoxy)。由於封膠體16〇將晶片1〇〇之第二表面 1〇4與四個側邊完全包覆,再加上晶片1〇〇之第一表面ι〇2 上δ又置的保護層,所以晶片1 〇 〇整個可受到完整的保護,不 但可以防止水氣或是光線進入晶片1 〇〇中,而且封膠體1 還可保護晶片100邊緣角落的崩角(Chipping)、剝離或其 他缺’因此可提咼晶片尺寸級封裝構造丨8 〇的封裝良 率。另外,還可利用雷射刻字或其他方法在封膠體160 上作記號(Marking),以作為晶片尺寸級封裝構造18〇的 辨識之用。 請參閱第2 A圖至第2D圖,係繪示根據本發明之另一 較佳實施例之晶圓級製造複數個晶片尺寸級封裝構造之 方法的流程剖面示意圖。首先,如第2A圖所繪示,提供一 曰日圓200,其係具有第一表面2〇2以及與第一表面相對 $第二表面204。在本實施例中,第一表面2〇2上係包含有 禝數個導電凸塊(例如錫;求21〇)卩及保護層(未緣示)。 值得一提的是,在第-表面2G2上更至少包含複數個接塾 (未繪示)卩及凸塊下金屬& (未綠示),以幫助晶圓_ 與此些錫球2H)之間的電性連接。此外,第一表面M2係具 有複數條切割線2G6,用以定義晶圓2⑽上的複數個晶片單 9 1303870 元。接著,如第2B圖所繪示,提供膠材22〇,以將晶圓2〇〇 黏貼於透明玻璃240上,其中谬材22〇係介於晶圓2〇〇之第 一表面202與透明玻璃240中間,且膠材22〇係實質地包覆 此些錫球21〇以使晶圓200之第一表面2〇2與透明玻璃24〇 中間沒有空隙產生。在本實施例中,此膠材22〇的透光率係 實質大於70% ,以能夠進行光學定位之用,且膠材22〇之 材質係為耐熱材料所組成,其至少可以在2〇〇£>c的作業環境 下耐熱30分鐘,以能夠在後續的封膠步驟中保挎其外形與 黏性。此外,在本實施例中,膠材22〇黏貼晶圓2〇〇於透明 玻璃240上的步驟至少包含先將膠材22〇利用壓合法 (Laminate )黏貼於透明玻璃24〇上,之後再利用真空壓力 作用將晶圓200黏貼於已覆蓋有膠材22〇 上。之後,利用第一切割刀具(Dici一〇 = 第二表面2〇4相對於第—表面搬上之每—條切割線裏 垂直地切割晶圓200至膠材22〇,以形成複數條切割道2〇8。 可以理解的是,此時晶圓細實際上係已經分離成複數個晶 f,但是靠著膠材220與透明玻璃24〇的支撐仍維持原來晶 圓200的形狀。接著,如第2c圖所繪示,實施封膠步驟, 以將封膠材料(例如環氧樹脂)設置於晶圓⑽之第二表面 2〇4上。在本實施例中,係將晶圓200置入於壓模機上盖 I拔立將膠餅26〇放置於晶圓200之第二表面2〇4 、 、 之間,接著利用構裝模250來加熱與加壓#餅 26。,以將膠餅260彼覆於晶圓2〇。之第二表面2〇4:膠: 時’膠餅26G也填滿此些切割道·。在本實施例中,係使 1303870 用加熱與加壓的方法來固化封膠材料,然不在此限,其他的 封膠方法也可以使用。值得一提的是,由於膠材220的阻隔 以及透明玻璃240的支撐,使得膠餅260不會溢膠(Molding Flash )至晶圓200之苐一表面202上。由於此些切割道208 的存在’不但可容納披覆於晶圓200之第二表面2〇4 (亦即 背面)之膠餅260 ’而且還可使膠餅260在快速烘乾或固 化之後,不會造成晶片翹曲的問題。接著,如第2D圖所 繪示,移除膠材220與透明玻璃240。最後,利用第二切 割刀具232,自第一表面202垂直地切割每一條切割道中 之膠餅260,以形成如第i圖所示之晶片尺寸級封裝構造 1 80。在本實施例中,此步驟係使用傳統的晶圓切割方法, 先將晶圓200之第二表面204之膠餅26〇黏貼於黏性薄片 (未繪示)上,例如用於晶圓切割的藍膠帶(BlueTape),並 且使用環形框架(未繪示)支撐,接著,利用第二切割 刀具232自第一表面2〇2垂直地切割每一條切割道中之膠 餅260。可以理解的是’第:切割刀具加之厚度係比形成 切割道208之第一切割刀具23〇來得小。 簡a之,本發明之晶圓級製造複數個晶片尺寸級封裝 構造之方&,其特徵在於先從晶圓背面切割來形成複數條 切割道,以容納披覆於曰圓此;夕#脚^丨 录 、曰曰圓月面之封膠材料,由於此時晶圓 實際上係已經分離成複數個晶片,所以在此些晶片的背面鱼 四個側邊的封膠材料可以快速烘乾或固化,卻不會造成習 知封膠完成後之晶片輕曲的π 勾翘曲的問通。因此,本發明克服 技術之晶背覆膠會有翱Λ夕&外 lL t 遐曲之缺點。此外,本發明之晶片尺 11 1303870 :::裝構造,由於是將封膠材料設置於晶片的背面以及 :個側邊,再加上晶片正面已有的保護層,不作可 水乳或光線進入晶片中,而且還 角、剝離或其他缺陷。另外,晶片背面“二邊緣角洛的朋 作 日曰片皮面上之封膠材料還可 »就,以作為晶片封裝構造辨識之用。所以本發明 巧:之封裝製程與構造相比’本發明所用的方法不僅相對 。冓、二:大幅降低製造的時間與成本。另外,本發明的 =造不僅防止水氣與光線的效果較好,而且還有保護晶 片邊緣角落缺陷的效果。 由上述本發明較佳實施例可知,應用本發明之晶圓級 ^複數個晶片尺寸級封裝構造的方法,其優點在於封 ^驟時不需要複雜冗長的製程與時間成本的花費,僅藉 膠材與透明玻璃支撐複數個晶片以維持晶圓的形狀,並將 J膠材料披覆於此些晶片四周與背面,因此可以快速烘乾 —曲固化f膠材料,卻不會造成習知封#完成後之晶片麵 的問題。如此一來,本發明之晶圓級製造複數個晶片尺 、級封震構造的方法不僅簡化f知晶片尺寸級封裝構造 封裝製耘,更大幅降低製造的時間及成本。 r雖然本發明已以數個較佳實施例揭露如上,然其並非用 釦限定本發明,任何熟習此技藝者,在不脫離本發明之精神 範圍内,當可作各種之更動與潤飾,因此本發明之保護範 當視後附之申請專利範圍所界定者為準。 明 說 單 簡 式 圖 t 12 1303870 為讓本發明之上述和其他目的、特徵、 易憎,下令4主I , 復點月匕更明顯 下文特舉一較佳實施例,並配合所附圖式,作詳細說 明如下: ' 第1圖係繪示根據本發明之一較佳實施例之晶片尺寸 級封裝構造的剖面示意圖;以及 第2 A圖至第2D圖係繪示根據本發明之另一較佳實施 例之曰曰圓級製造複數個晶片尺寸級封裝構造之方法的流 程剖面示意圖。 【主要元件符號說明】 100 : 晶 片 102 : 第一表面 104 : 第 二 表面 110 : 錫球 112 : 保 護 層 120 : 接墊 130 : 凸 塊下金屬層 160 : 封膠體 180 : 晶 片 尺寸級封裂構造 200 : 晶 圓 202 : 第一表面 204 : 第 二 表面 206 : 切割線 210 : 錫 球 220 : 膠材 230 : 第 一 切割 刀具 232 : 第 二 切割 刀具 240 : 透 明 玻璃 250 : 構裝楔 260 : 膠餅 13

Claims (1)

  1. —一 ... ’ 日麟)正替換頁 1303870 十、申請專利範圍 1 · 一種晶片封裝構造,至少包含: 一晶片,其中該晶片上至少包含一第一表面以及相對於 第一表面之一第二表面; 複數個導電凸塊(Conductive Bump ),設置於該第一表 面上’且該些導電凸塊係突出於該保護層; 一保護層,設置於該第一表面上,其中該保護層暴露出 • 該些導電凸塊;以及 一封膠體,包覆該晶片之該第二表面與四個側邊。 2·如申請專利範圍第丨項所述之晶片封裴構造,更至 少包含: 複數個接墊,設置於該第—表面與該些導電凸塊之間, 其中該些接墊用以幫助該晶片與該些導^ ^ ^ ^ ^ ^ ^ ^ ^ ^ 連接。 ^ ^之間的電性 ,更至 3·如申請專利範圍第 少包含: 2項所述之晶片封裝構造 複數個凸塊下金屬層,設 之間,其中該些凸塊下金屬層 塊之間的電性連接。 置於該些接墊與該些導電凸塊 用以幫助該晶片與該些導電凸 4.如申請專利範圍第、項所述之晶片封敦構造,其中 14 1303870 "亥保濩層為聚亞醯胺(PI)或苯並環丁稀(BCB)。 5·如申請專利範圍第丨項所述之晶片封裝構造,直 該封膠體為環氧樹脂(Epoxy)。 ,、 1'種晶片封裝構造之製造方法,其步驟至少包含 提2 —晶圓,其中該晶圓上至少包含一第一表面以3及 :於第:表面之—第二表面’該第-表面上具有複數個晶 早凡並定義出複數條㈣線,且該些晶片單元上形 個導電凸塊; 複 ^ ,何,以將該晶_鄱貼於一透明玻璃上,其亏 夕材係;I於,亥晶圓之該第一表面與該透明玻璃中間,且驾 材實質地包覆該些導電凸塊以使該晶圓之該第一表面; 透明玻璃中間沒有空隙; ^自該第二表面相對於該第一表面上之每一該些切割線 “直$切割该晶圓至該膠材,以形成複數條切割道; 實施一封膠步驟,以將一封裝膠材彼覆於該第二表面 上,其中該封裝膠材係填滿該些切割道; 移除該膠材與該透明玻璃; _自4第一表面垂直地切割每一該些切割道中之該封癸 膠材,以形成複數個晶片封裝構造。 U 15 1303870 8·=請專利範圍第7項所述之晶片構生 方法,,、中該些導電凸塊為锡球。 、構&之製造 9·如申請專利範圍第7項所述之晶片封 方法’其中該膠材的透光率係實質大於观。之製造 !〇·如申請專利範圍第7項所述之晶片封 方法,:中該膠材為财熱材料所組成,該财熱材料在該二 步驟中能保持該膠材之外形與黏性。 /、夕 11. 如申請專利範圍第7項所述之晶片封裝構造之製造 方法,其中該提供該膠材的步驟至少包含: 、 黏貼該膠材於該透明玻璃上,以形成—覆蓋有該膠材之 該透明玻璃。 12. 如申請專利範圍第丨i項所述之晶片封裝構造之製 造方法,其中該黏貼的方法為壓合法(Laminate )。 13·如申請專利範圍第7項所述之晶片封裝構造之製造 方法’其中該晶圓黏貼於該透明玻璃的步驟至少包含: 提供一覆蓋有該膠材之該透明玻璃;以及 黏貼該晶圓於該覆蓋有該膠材之該透明玻璃。 16 Ϊ303870 、14·如申請專利範圍第13項所述之晶片封裝構造之製 造方法,其中該黏貼的方法係使用真空壓力將該晶圓黏貼於 5亥覆蓋有該膠材之該透明玻璃上。 、、15·如申請專利範圍第7項所述之晶片封裝構造之製造 方法,其中該封膠步驟至少包含加熱與加壓該封裝膠材。 方去16·//請專利範圍第7項所述之晶片料構造之製造 … 封膠步驟至少包含烘乾或固化該封裳膠材。 1 7·如申睛專利範圍第7項 方法,其巾該封《材為環氧樹脂。f切造之製造 1 8 ·如申凊專利範圍第 方法’其中該形成該些切割道 該些晶片料構造係利用第二切#j刀具,_彳_刀具,該形成 厚度比第一切割刀具小。 Λ第一切割刀具之 17
TW094147807A 2005-12-30 2005-12-30 Structure and mtehod for packaging a chip TWI303870B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW094147807A TWI303870B (en) 2005-12-30 2005-12-30 Structure and mtehod for packaging a chip
US11/559,036 US20070155049A1 (en) 2005-12-30 2006-11-13 Method for Manufacturing Chip Package Structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094147807A TWI303870B (en) 2005-12-30 2005-12-30 Structure and mtehod for packaging a chip

Publications (2)

Publication Number Publication Date
TW200725859A TW200725859A (en) 2007-07-01
TWI303870B true TWI303870B (en) 2008-12-01

Family

ID=38290108

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094147807A TWI303870B (en) 2005-12-30 2005-12-30 Structure and mtehod for packaging a chip

Country Status (2)

Country Link
US (1) US20070155049A1 (zh)
TW (1) TWI303870B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7682874B2 (en) * 2006-07-10 2010-03-23 Shanghai Kaihong Technology Co., Ltd. Chip scale package (CSP) assembly apparatus and method
CN101533783B (zh) * 2008-03-13 2011-05-04 上海凯虹电子有限公司 薄型四侧扁平无引脚封装方法
WO2011132647A1 (ja) * 2010-04-19 2011-10-27 日東電工株式会社 フリップチップ型半導体裏面用フィルム
US8241964B2 (en) * 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
US9190388B2 (en) * 2011-12-19 2015-11-17 Intel Corporation Using an optically transparent solid material as a support structure for attachment of a semiconductor material to a substrate
KR101598688B1 (ko) * 2014-03-25 2016-02-29 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
TWI657510B (zh) * 2014-10-02 2019-04-21 日商住友電木股份有限公司 半導體裝置之製造方法及半導體裝置
CN104555898A (zh) * 2014-12-05 2015-04-29 华进半导体封装先导技术研发中心有限公司 一种晶圆级封装中封盖的重复利用方法
DE102015002542B4 (de) * 2015-02-27 2023-07-20 Disco Corporation Waferteilungsverfahren
CN110418989B (zh) * 2017-02-10 2021-03-05 赫普塔冈微光有限公司 光导和光导的制造
CN107221531A (zh) * 2017-06-14 2017-09-29 厦门煜明光电有限公司 一种uvled灯的封装结构及uvled灯
TWI675441B (zh) 2018-05-14 2019-10-21 欣興電子股份有限公司 封裝載板結構及其製造方法
TWI687986B (zh) * 2018-11-16 2020-03-11 典琦科技股份有限公司 晶片封裝體的製造方法
CN111199906B (zh) * 2018-11-16 2022-06-07 典琦科技股份有限公司 芯片封装体的制造方法
EP3671832A1 (en) * 2018-12-17 2020-06-24 Nexperia B.V. Semiconductor chip scale package
US20220130741A1 (en) * 2020-10-27 2022-04-28 Qualcomm Incorporated Package structure for passive component to die critical distance reduction

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK0660967T3 (da) * 1992-09-14 2001-08-13 Shellcase Ltd Fremgangsmåde til fremstilling af integrerede kredsløbsanordninger
JP3376203B2 (ja) * 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US6169329B1 (en) * 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US6348399B1 (en) * 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package
US6476415B1 (en) * 2000-07-20 2002-11-05 Three-Five Systems, Inc. Wafer scale processing
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
US6562655B1 (en) * 2001-04-20 2003-05-13 Amkor Technology, Inc. Heat spreader with spring IC package fabrication method
KR20020091327A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2003273279A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Necエレクトロニクス株式会社 半導体装置及びその製造方法
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
DE10240461A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
TWI226090B (en) * 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US7432586B2 (en) * 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
TWI248653B (en) * 2005-05-03 2006-02-01 Advanced Semiconductor Eng Method of fabricating wafer level package

Also Published As

Publication number Publication date
US20070155049A1 (en) 2007-07-05
TW200725859A (en) 2007-07-01

Similar Documents

Publication Publication Date Title
CN208045473U (zh) 芯片封装结构
TWI303870B (en) Structure and mtehod for packaging a chip
TWI288959B (en) Chip package and wafer treating method for making adhesive chips
TWI567897B (zh) 薄型扇出式多晶片堆疊封裝構造與製造方法
TWI311789B (en) Heat sink package structure and method for fabricating the same
TWI305036B (en) Sensor-type package structure and fabrication method thereof
JP4757398B2 (ja) 半導体装置の製造方法
TWI414027B (zh) 晶片尺寸封裝件及其製法
TWI555100B (zh) 晶片尺寸封裝件及其製法
TWI236747B (en) Manufacturing process and structure for a flip-chip package
JP2012186295A (ja) 積層型半導体装置の製造方法
CN100416802C (zh) 晶片级封装方法及结构
TWI421956B (zh) 晶片尺寸封裝件及其製法
CN114334681A (zh) 一种六面包覆的扇出型芯片封装方法和封装结构
TW519727B (en) Semiconductor wafer, semiconductor device and manufacturing method therefor
JP2006190975A (ja) ウェハレベルパッケージの封止材充填構造、及びその方法
TW201432858A (zh) 集成器件及其製造方法
TW200822315A (en) Sensor type semiconductor package and fabrication method thereof
TW201911477A (zh) 半導體製程及半導體結構
CN102376590B (zh) 芯片尺寸封装件及其制法
TWI692042B (zh) 半導體封裝結構及其製作方法
TW200408050A (en) Method and structure for a wafer level packaging
CN101853832B (zh) 基岛露出型及埋入型基岛引线框结构及其先刻后镀方法
CN100578766C (zh) 芯片封装构造制造方法
CN107146798A (zh) 一种影像芯片的封装结构