TWI222076B - Memory testing method and memory testing apparatus - Google Patents

Description

1222076 Α7 Β7 五、發明説明（1 ) 【發明領域】 本發明係關於具有所有位元或以區塊單位可用電方式 一倂.消除與再寫入之稱爲快閃記憶體（flash memory )區 塊機能之測試記憶體之測試方法及記憶體測試裝置。 【相關技術之說明】 經濟部智慧財產局員工消費合作社印製 屬於可改寫之讀出專用記憶體之P R〇Μ ( programabie and only memory )之中，所有位元之記億內容 ，或以區塊單位以電方式消除記憶內容，將藉再寫入可改 寫記憶內容之記憶體，於此技術領域爲叫做快閃記憶體。 此快閃記憶體係如第4圖所示，其內部係分爲複數個區塊 (本例爲No · 1至No · 104之1024區塊），各 區塊係由N頁（N係2以上之整數）所成，各頁爲由Μ位 元（Μ係2以上整數）所構成。並且，所有位元之記億內 容，係當然具有以區塊單位以電方式消除記憶內容，消除 此記憶內容之區塊係藉再寫入於所有區塊就可改寫記憶內 容之區塊機能。一般，各區塊係由1 6頁（Ν = 1 6 )所 成，且各頁爲由5 1 2位元（Μ=5 1 2)至2048位 元（Μ = 2 0 4 8 )所構成之情形居多。 以往，此快閃記憶體，係由測試，測定一般性記億體 (例如半導體積體電路（I C )所構成）之記憶體測試裝 置進行測試，測定。於第5圖係表示從以往所使用之一般 性記憶體測試裝置之槪略構成之方塊圖。 例示之記憶體測試裝置係由：主控制器1 0 0，與於 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐) 77^ " 1222076 A7 _________B7 _ 五、發明説明& ) (請先閲讀背面之注意事項再填寫本頁) 此技術領域被稱爲主框（main frame )之測試裝置本體（ 以下，稱爲主框）2 0 0，與和此主框2 0 0另體所構成 之測.試頭3 0 0所構成。主框2 0 0係於此例，具備：時 間產生器TG，與圖案產生器PG，與波形形成器FC， 與驅動器D R，與電壓比較器V C P，與邏輯比較器 L〇C，與不良解析記憶體A M F。 與主框2 0 0另體所構成之測試頭3 0 0，通常係在 其上部安裝有既定個數之裝置插座（未圖示）。又，在測 試頭3 0 0內部，收納通常於此技術領域被稱爲針卡（pin card )之印刷電路基板，一般包括主框2 0 0之驅動器 D R及電壓比較器V C P之電路係形成於此針卡。 一般，測試頭3 0 0係安裝於此處技術領域被稱爲處 理器（handle )之半導體裝置運送及處理裝置之測試部， 測試頭3 0 0與主框2 0 0係以電纜，光纖等訊號傳輸手 段以電方式連接。 經濟部智慧財產局員工消費合作社印製 欲測試之記憶體（被測試記憶體）M U T係安裝於測 試頭3 0 〇之裝置插座（socket )，透過此插座，從主框 2 0 0在被測試記憶體M U T寫入測試圖案訊號，又，從 被測試記憶體M U Τ所讀出之應答訊號爲供應於主框 2 0 0，而進行被測試記憶體M U Τ之測試，測定。 按，於第5圖只將驅動器D R圖示複數個（於此例爲 4個），但是實際上驅動器D R係只設既定個數（例如被 測試記憶體M U Τ之輸出入針腳數相同數目）（假如被測 試記憶體M U Τ之輸出入針腳數爲具有例如5 1 2個時， 本紙張尺度適用中國國家標準（CNS ) Α4規格（公釐）~" 1222076 A7 _ B7 五、發明説明) 驅動器R D也設5 1 2個）。又，爲了簡化圖式，將於第 5圖係除了驅動器D R之主框2 0 0內之元件（時間產生 器T.G，圖案產生器PG，波形形成器FC，電壓比較器 V C P，邏輯比較器L 0 C )以1個區塊表示，但是實際 上除了時間產生器丁 G及不良解析記憶體A M F之主框 2 0 〇之其餘元件也並非限定於裝設與驅動器D R相同個 數（例如5 1 2個）。當然，並非限定於此構成。 主控制器1 0 0，係具有例如工作站（work station ) 程度規模之電腦系統所構成，預先收納有使用者（程式員 )所製作之測試程式1 0 1 ，依據此測試程式1 0 1進行 全體記憶體測試裝置之控制。主控制器1 0 0，係透過測 試匯流排2 0 1與主框2 0 0內之時間產生器T G，圖案 產生器P G等連接，將記述於測試程式1 0 1之測試條件 傳輸於設在主框2 0 0之圖案產生器P G與時間產生器 T G而將此起始設定。主控制器1 〇 〇係依照此起始設定 條件分別控制圖案產生器P G與時間產生器T G，而測試 被測試記憶體M U T。 經濟部智慧財產局員工消費合作社印製 圖案產生器P G若從主控制器1 〇 〇給與控制命令時 ，就依據此所收納之起始設定條件（例如圖案發生順序） 輸出應施加於被測試記憶體M U Τ之測試圖案。 時間產生器T G若從主控制器1 〇 〇給與控制命令時 ，就依據此被收納之起始設定條件（例如依各測試周期輸 出之各種時間資料），依各測試周期產生各種時間時鐘（ 時間脈衝）。 民張尺度適用中國國家標準（CNS) Α4規格（21〇Χ 297公釐） -^ ~"" 1222076 A7 B7 五、發明説明以） (請先閱讀背面之注意事項再填寫本頁) 波形形成器F C，係依據圖案產生器P G所輸出之測 試圖案資料，與時間產生器T G所輸出之時脈，規定訊號 波形之上升時間及下降時間，而產生具有變化成Η邏輯（ 邏輯「1」及L邏輯（邏輯「〇」）之實波形之測試圖案 訊號。 各驅動器D R，係將波形形成器F C所輸出之測試圖 案訊號之振幅規定爲所需振幅（Η邏輯，亦即，邏輯「1 」之電壓或L邏輯，亦即，邏輯「〇」之電壓）而施加於 測試頭3 0 0之裝置插座，而驅動被測試記憶體M U Τ。 電壓比較器V C Ρ係判定被測試記憶體M U Τ所輸出 之應答訊號之邏輯値是否具有正規之電壓値。亦即，Η邏 輯之應答訊號時，判定Η邏輯之電壓爲是否表示規定之電 壓値以上之値，L邏輯之應答訊號時；，判定L邏輯之電壓 爲是否表示規定之電壓値以下之値。 經濟部智慧財產局員工消費合作社印製 電壓比較器V C Ρ之判定結果爲良（過關，合格）時 ，其輸出訊號係輸入於邏輯比較器L〇C，於此邏輯比較 器L 0 C與從圖案產生器P G所給與之期待値圖案資料（ 訊號）Ε X Ρ做比較，判定被測試記憶體M U Τ是否輸出 正常之應答訊號。邏輯比較器L〇C之比較結果將記憶於 不良解析記億體A M F。 邏輯比較器L 0 C若所輸入之應答訊號與期待値圖案 資料Ε X Ρ爲不相符時，就判定爲其應答訊號所讀出之被 測試記憶體M U Τ之位址之記憶元件爲不良時，就產生表 示其事之缺陷（failure )訊號。通常，若產生此缺陷訊號 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1222076 A7 B7 五、發明説明) (請先閱讀背面之注意事項再填寫本頁) 時’經常施加於不良解析記憶體A M F之資料輸入端子之 邏輯「1」訊號就變成可書寫，在依據從圖案產生器P G 所供應之位址訊號A D R所指定之不良解析記億體A M F 之記憶元件，邏輯「1」資料將作爲缺陷資料被寫入。一 般，缺陷資料（邏輯値「1」）係記憶於與被測試記憶體 M U Τ之不良記億元件之位址相同之不良解析記億體 A M F位址。 與此相對，若被測試記憶體之應答訊號與期待値圖案 資料Ε X Ρ爲相符時，邏輯比較器L 0 C，係其應答訊號 爲被讀出之被測試記憶體M U Τ位址之記憶元件被判定爲 正常時，將產生表示其事之過關（pass )訊號。此過關訊 號通常未收納於不良解析記憶體A F Μ。 測試完成後，參照收納於不良解析記億體A F Μ之缺 陷資料進行被測試記憶體M U Τ之不良解析。例如，利用 爲不良救濟時，依讀出之缺陷資料製作缺陷圖（failure map )，而判定被測試記憶體M U T之不良記億元件是否可 救濟。 經濟部智慧財產局員工消費合作社印製 如已知，不良解析記憶體A F Μ係能夠收納被測試記 憶體M U Τ所有位元之良否判定結果，由與被測試記憶體 M U Τ相等或具其以上之記憶容量之記憶體所構成。 因此，以往測試快閃記憶體時，表示所有位元之良否 判定結果之資料也收納於不良解析記憶體A M F。此被收 納之資料，係測試完成後，依供應於不良解析記憶體 A M F之位址訊號A D R識別快閃記憶體之各區塊，依各 8- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1222076 A7 B7 五、發明説明) ® 計數不良記憶元件之數目，利用於進行例如是否可救 濟之不良救濟解析等之情形。 (請先閲讀背面之注意事項再填寫本頁) 第6圖係說明構成一般快閃記億體之半導體晶片之不 良救濟構造一例之槪略圖。在半導體晶片C Η P內設有： 形成快閃記憶體所用之第1及第2之2個記憶形成部A 1 及A 2，與將預備之列（colum )方向（於圖面上爲上下方 向’與形成行位址（row address )方向相同方向）之記憶 元件列所用之第1及第2之2個空間列元件列形成部B 1 及B 2，與形成預備區塊所用之第1及第2之2個備用區 塊形成部C 1及C 2。於此，「元件列」與「記億元件列 」係以相同意義使用，表示在行方向或在列方向排列成一 列之一系列記憶元件列。 經濟部智慧財產局R工消費合作社印製 於圖示之例，在第1記憶元件形成部A 1形成有從快 閃記憶體之區塊Ν ο · 1到N 〇 · 5 1 2，在第2記憶元 件形成部A 2形成有從快閃記億體之區塊N 〇 · 5 1 3到 Ν 〇 · 1 〇 2 4。按，於第6圖係表示設2個記憶體形成 部A 1及A 2之情形，但是此係只不過是一例而已，記億 體形成部之數目係可任意選擇。對應於記億體形成部數目 之增減空間行元件列形成部及備用區塊形成部之數目也增 減。. 又，在第1空間行元件列形成部B 1形成有救濟第1 記憶體形成部A 1之列位址線上之不良記憶元件所用之既 定支數之備用列元件列S C。於此例係表示形成4支備用 列元件列S C之情形。在第2備用列元件列形成部B 2形 -.9- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1222076 A7 B7 五、發明説明 (請先閱讀背面之注意事項再填寫本I} 成有救濟第2記憶體形成部A 2之列位址線上之不良記億 元件所用之既定支數之備用列元件列S C。這些備用列元 件列.S C，係形成於對應第1及第2記憶體形成部A 1及 A 2之特定列位址線上之記憶元件檢出缺陷時，爲了與包 括其缺陷記憶元件之列位址線之元件列替換所設。藉此替 換救濟包括缺陷元件之列位址線之元件列，所以，就可將 有缺陷之快閃記憶體加以良品化。 在第1及第2之備用區塊形成部C 1及C 2分別形成 有各個複數（此例爲4個）之備用區塊S B。這些複數備 用區塊S B，係在對應於第1及第2記憶體形成部A 1及 A 2內檢出不良區塊時，爲了與此不良區塊替換所設者。 藉此替換可救濟不良區塊，所以，可將有缺陷之快閃記憶 體加以良品化。 ‘； 經濟部智慧財產局員工消費合作社印製 快閃記憶體之測試係以區塊單位進行。例如屬於第1 區塊之區塊Ν ο · 1以列位址存取，在此所存取之區塊 Ν ο · 1之記憶元件向列位址方向（於圖面上爲左右方向 )從位址1到最後位址依序存取在各記憶元件寫入既定之 邏輯値（測試圖案訊號），其後將此讀出値與期待値比較 。例如N A N D型之快閃記億體時，在各記憶元件寫入邏 輯値「0」，其後讀於此邏輯値「0」與期待値（邏輯値 「0」）比較，藉決定邏輯値「0」是否正常地寫入進行 不良記憶元件之檢出。N A N D型快閃記憶體係未寫入任 何之無寫入狀態下具有輸出邏輯値「1」之性質。因此， 在各記憶元件寫入邏輯値「0」進行測試。對於各記憶元 木紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） '10- 經濟部智慧財產局員工消費合作杜印製 1222076 A7 ____B7 _ 五、發明説明) 件之寫入邏輯値與讀出係例如値就各6位元同時進行。 如上述，以往之記憶體測試裝置係具有與被測試記億 體M U T相等或其以上之記憶容量，在此不良解析記憶體 A F Μ記憶被測試記憶體M U Τ各區塊之不良記憶元件之 位址，測試結束後，對於不良解析記憶體A M F供應位址 訊號A D R以識別快閃記憶體之各區塊，依各區塊計數不 良記憶元件數，在備用列元件列S C及備用區塊S B之個 數範圍內判定是否可救濟不良記憶元件，所以有不良救濟 解析花費相當多時間之缺點。 並且，快閃記憶體係非揮發性記憶體，所以其特性上 ，起初不能寫入及讀出之記憶元件也反復寫入與讀出之時 段有時位移於正常之記憶元件之情形。因此，在快閃記億 體內部，附加有判別寫入是否正常進疔與否之機能，與不、 進行正常寫入時進行再寫入之機能。再寫入之次數雖然最 多限制爲6次左右，但是不能寫入之記憶元件時此再寫入 次數達到預先設定之次數時，就執行再寫入。再寫入次數 達到預先設定之次數時，就中止其位址之寫入而進行下面 之位址寫入動作，並且，將不能寫入之位址視爲不良位址 記憶於不良解析記憶體A F Μ。所以，進行此再寫入之時 間爲相當長。其結果，快閃記億體之測試所花之時間具有 比例於不良記憶元件之數目而變長之重大缺點。 又，同時測試複數快閃記憶體時，具有包括不良位址 之區塊之快閃記憶體只要有1個時，對此快閃記憶體之寫 入動作，係存取其不良位址時，進行既定次數之後，儘管 氏張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）_別- (請先閱讀背面之注意事項再填寫本頁)

經濟部智慧財產局員工消費合作社印製 1222076 A7 B7 五、發明説明自) 所剩快閃記憶體係對於其等之寫入動作以一次就結束’必 須等待對此不良位址之寫入動作爲直到進行到既定次數爲 止。其結果，所剩之快閃記億體將浪費無謂之時間，藉此 具有測試時間更加變長之重大缺點。 近年，爲了減低測試成本之目的’出現可同時測試’ 測定多數個（例如6 4個）之半導體記憶體之半導體§己憶 體測試裝置。使用這種半導體測試裝置同時測試多數個快 閃記憶體時，其中具有包含不良位址區塊之快閃記憶體存 在有1個之可能性爲非常高。所以，延長上述測試時間之 缺點將導致使測試成本之結果。 【發明槪要】 本發明之一個目的，係提供一種；將對於以所有位元 或區塊單位以電方式一倂消除與是否可能再寫入之記憶體 之不良救濟，在記憶體之測試中可判定之記憶體測試方法 及記憶體測試裝置。 本發明之另外目的，係係提供一種，將對於以所有位 元或區塊單位以電方式一倂消除與可縮短可再寫入之非揮 發性記憶體測試時間之記憶體測試方法及記憶體測試裝置 〇 爲了達成上述目的，本發明之第一層面，係提供一種 記憶體測試方法，其係包括： 寫入步驟：構成具備區塊機能之記憶體之各區塊之記 億元件寫入既定邏輯値，與 本紙張尺度適用中酬家樣準（CNS )八4規格（210X297公楚)Ti9 - I 衣----：---1T-------« (請先閱讀背面之注意事項再填寫本頁) 1222076 A7 ___B7 _ 五、發明説明（10 ) 讀出步驟：讀出從各區塊之記憶元件寫入之邏輯値， 與 判定步驟：當寫入邏輯値與讀出邏輯値不相符時將其 記憶元件判定爲不良記憶元件，與 中止步驟：測試中之區塊之不良記憶元件數目到達預 先所定之數目時，中止其區塊之測試。 於較佳實施例，再包括中止上述區塊之測試時，將測 試對象移至下一區塊之步驟。 又，再包括測試中區塊之不良記憶元件數目到達預先 所定之數目時，將其區塊判定由備用區塊救濟之步驟，當 下達此救濟判定時就中止其區塊之測試。 同時進行複數記憶體測試時，測試中之某記憶體之區 塊爲被判定由備用區塊救濟時，其記億體係中斷其區塊之 測試，下一區塊之測試，係所剩之記憶體測試爲與移於下 一區塊同步地開始測試。 於本發明之第2層面，其係提供一種記憶體測試方法 ，包括：在構成具備區塊機能之記憶體之各區塊之記憶元 件寫入既定邏輯値之步驟，與讀出從各區塊之記憶元所寫 入之邏輯値之步驟，與所寫入邏輯値與讀出邏輯値爲不相 符時將其記憶元件判定爲不良記憶元件之步驟，與同一位 址線上之不良記憶元件數目到達預先所定數目時，於其後 測試之另外區塊遮蔽其位址線上之記憶元件測試之步驟。 於較佳一實施例，被判定爲由備用區塊救濟之區塊數 目超過預先所定容許値時，結束測試中之記憶體之其後測 氏張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13 ~ ^ I -- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1222076 A7 _ B7 五、發明説明（π ) 試。 於本發明之第3層面，其係提供一種對於構成具備區 塊機.能記憶體之記憶元件測試是否正常地寫入既定邏輯値 之記憶體測試裝置，其係具備： 不良區塊檢測及記憶裝置：檢出各區塊內是否具有不 良記憶元件，若各區塊內之不良記億元件數目達到預先所 定數目時，就將其區塊判定、記憶爲不良區塊，與 不良位址線檢測及記憶裝置：檢測存在有同一位址線 上之不良記憶元件，若此位址線上之不良記憶元件數目達 到預先所定數目時，就將其位址線判定、記憶爲不良位址 線，與 . 遮蔽控制裝置：當上述不良區塊檢測及記憶裝置將測 試中之區塊判定爲不良區塊時，不僅中斷其測試中之區塊 測試，並且，上述不良位址線檢測及記憶裝置檢出不良位 址線時，在其後進行測試之其他區塊之測試，係對於所檢 出之不良位址線上之記憶元件寫入強迫書寫訊號，進行控 制將其記憶元件從測試對象去除。 經濟部智M財產局員工消費合作社印製 於較佳一實施例，係再包括： 不良記憶體裝置：檢測上述記憶體測試裝置係檢出在 上述不良區塊檢測及記憶裝置，記憶有預先所定數目之不 良區塊時，就將這些不良區塊所發生之記憶體判定爲不良 記憶體，與 遮蔽控制裝置：此不良記憶體檢測裝置爲將測試中之 記憶體判定爲不良記憶體時起，就進行控制停止對於其記 -.14 - 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） 1222076 A7 B7 五、發明説明（12 ) 憶體之測試。 (請先閲讀背面之注意事項再填寫本頁) 依據上述本發明之記憶體測試方法及裝置’於被測試 記憶體之測試中之區塊，不良記憶元件數目檢出例如較備 用列元件列之支數更多時，就判定其區塊係可藉與備用區 塊替換加以救濟。因此，其區塊之測試係從其時起就不必 進行，所以可移至下一區塊之測試。其結果，就可縮短測 試所需之時間。並且，因測試結束後不必判定是否可救濟 不良區塊，所以，可再縮短測試時間。 又，於同時測試複數快閃記憶體時，於某快閃記憶體 藉將不良區塊與備用區塊替換而決定救濟時，其快閃記憶 體之關於其區塊之測試就在其時受到中斷，所剩快閃記憶 體之測試移至下一區塊時，與此同步也可再開始所中斷之 快閃記憶體之測試。因此，因不良記億體之數目多之快閃 記憶體之測試會花時間，所以可去除不良記憶元件數目少 之其他快閃記憶體之測試時間也變長之不妥情形。 經濟部智慧財產局員工消費合作社印製 並且，檢出在同一位址線（列位址線）上超過預先所 定値（備用區塊個數）之不良記憶元件時，就判定將具有 此不良記憶元件之列位址線由備用列元件列加以救濟，於 其後，進行測試之其他區塊，關於此列位址線上之記憶元 件就將測試對象抽離而執行測試。其結果，在同一列位址 線上具有許多不良記憶元件時，直到計數預先所定値之不 良記憶元件爲止即使花費時間，其後係其不良列位址線上 之不良記憶元件因會從測試對象抽離，結果來說可縮短測 試時間。 -15- 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X：Z97公釐） 1222076 Α7 Β7 五、發明説明（13 )

(請先閲讀背面之注意事項再填寫本頁J 又，不良區塊個數超過預先所定容許値，不可能使用 備用區塊救濟不良區塊時，就停止其快閃記憶體之測試， 視爲不良記憶體加以處理。因此，不良記億元件數目多之 記憶體測試會花時間，所以也可消除其他記憶體之測試時 間變長之不妥情形。 【較佳實施例之詳細說明】 茲關於依本發明之記憶體測試裝置之較佳實施例參照 第1圖至第3圖詳細說明如下。然而，因本發明可用許多 不同形態實施，所以本發明不應解釋爲限定爲以下所述實 施例。後述實施例，以下之揭示爲充分，完全者，將本發 明之範圍提供從事此領域之技術者充分內容。按，於第1 圖及第3圖，對應於第5圖及第6圖對應部分或元件標示 同一符號，除非需要將省略其等之說明。 經濟部智慧財J局S工消費合作社印製 第1圖係表示依本發明之記憶同測試裝置一實施例之 方塊圖。此第1實施例之記憶體測試裝置，也與第5圖所 示以往之記憶體測試裝置同樣，由主控制器1 0 0，與在 此領域被稱爲主框之測試裝置本體（以下，稱爲主框） 2 0 0，與測試頭3 0 0所構成。主框2 0 0係與以往之 記憶體測試裝置同樣包括：時間產生器T G，與圖案產生 器P G，與波形形成器F C，與驅動器D R，與電壓比較 器V C P，與邏輯比較器L〇C，與不良解析記憶體 A M F。 被測試記憶體M U Τ係安裝於測試頭3 0 0之裝置插 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 1222076 A7 B7 五、發明説明（14 ) (請先閲讀背面之注意事項再填寫本頁) 座’透過此插座，從主框2 0 0對於被測試記憶體M U T 寫入測試圖案，又，從被測試記億體M U Τ讀出之應答訊 號爲供應於主框2 0 0，進行被測試記憶體M U Τ之測試 、測定。 於此實施例，主框2 0 〇係再包括：不良區塊檢測及 記憶裝置2 0 2，與不良位址線測試及記憶裝置2 0 3， 與不良記憶體檢測及記憶裝置2 0 4，與遮蔽控制裝置 2 0 5。

按’於第1圖雖然只將驅動器D R圖示複數個，但是 實際上驅動器D R係只有既定個數，例如設有5 1 2個。 又主框2 0 0內之圖案產生器P G，波形形成器F C，電 壓比較器VCP，邏輯比較器LOC也設有與驅動器DR 相同個數（例如5 1 2個）。當然，並非限定於這種構成 〇 經濟部智慧財產局員工消費合作社印製 又，於第1圖雖然例示測試1個被測試記憶體M U Τ 之構成，但是測試複數被測試記憶體M U Τ時，依各被測 試記憶體M U Τ設有：圖案產生器P G，波形形成器F C ，驅動器DR，電壓比較器VCP，邏輯比較器LOC， 不良解析記憶體A M F，不良區塊檢測及記億裝置2 0 2 ，不良位址線測試及記憶裝置2 0 3，不良記憶體檢測及 記憶裝置2 0 4，遮蔽控制裝置2 0 5。 於此，本說明書，係快閃記憶體之測試結果，將具有 預先所定個數以上之缺陷記憶元件之快閃記憶體之區塊稱 爲不良區塊（bad block )，又，具有預先所定愐數以上之 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X 297公釐） '17 - 1222076 A7 ___ B7 _ 五、發明説明（15 ) 缺陷記憶元件之快閃記憶體之位址線稱爲不良位址線（ bad address line ) ° 對於不良區塊檢測及記憶裝置2 0 2供應邏輯比較器 L 0 C所輸出之不相符檢測訊號（缺陷或不良檢測訊號） F C。不良區塊檢測及記憶裝置2 0 2係計數所供應之缺 陷檢測訊號F C個數，若被測試記憶體M U T於現在所測 試之區塊所檢測之不良記憶元件個數達到預先所定個數（ 第6圖所示備用列元件列S C之支數加1之個數，第6圖 之例係5個）時，就將此測試中之區塊判定爲不良區塊， 將其結果供應給不良位址線測試及記億裝置2 0 3，不良 記憶體檢測及記憶裝置2 0 4及遮蔽控制裝置2 0 5。 被檢測之不良區塊應爲由參照第6圖所說明之備用區 塊S Β內之1個所救濟。所以，遮蔽控制裝置2 0 5係從 不良區塊檢測及記憶裝置2 0 2接收不良區塊檢測之判定 結果時就輸出遮蔽資料，如後述，控制成中斷此區塊之測 試。 不良位址線測試及記憶裝置2 0 3係計數在同一位址 線（於此實施例係列位址線）上所發生之不良記憶體個數 ，若不良記憶元件個數達到預先所定個數（第6圖所示備 用區塊S Β個數加1之個數，第6圖之例係5個）時，就 判定爲不良位址線，將其結果供應給遮蔽控制裝置2 0 5 。被檢測之不良位址線應爲由參照第6圖所說明之備用列 元件列S C內之1個所救濟。所以，遮蔽控制裝置2 0 5 係與從不良位址線測試及記憶裝置2 0 3接收不良位址線 &張尺度適用中國國家標準（CNS )八4規格（210 X 297公釐） ㈣18_ -----^-I-if, (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1222076 A7 B7 五、發明説明（16 ) (請先閲讀背面之注意事項再填寫本頁) 檢測之判定結果時就輸出遮蔽資料，如後述，被測試記憶 體M U T之其後進行測試之其他區塊控制成不進行對於其 不良位址線上之記憶元件之測試。其結果，所測試在不良 位址線上連續具有不良記憶元件時，判定不良位址線之後 不進行關於其不良位址線上之記憶元件之測試，所以可消 除測試時間變長之不妥情形。 不良記憶體檢測及記憶裝置2 0 4係每當不良區塊檢 測及記憶裝置2 0 2檢測不良區塊時就計數其不良區塊數 目，若其計數値達到預先所定之容許値（對於備用區塊 S Β數加所有區塊數之數％之數値）時，就將測試中之記 憶體判定爲不良記憶體，將其結果供應給遮蔽控制裝置 2 0 5。因被判定爲不良記憶體測試中之記憶體爲不能救 濟，所以，遮蔽控制裝置2 0 5接收萊自不良記憶體檢測 及記憶裝置2 0 4之不良記憶體檢測之判定結果時就輸出 遮蔽資料，控制成將其測試中之記憶體視爲不良品加以處 理。因此，被判定爲不良記憶體時之後，關於此記億體就 停止測試。 經濟部智慧財產局員工消費合作社印製 由以上之說明，料已了解第1圖所示實施例之主要部 構成，機能及動作之槪要，但是參照第2圖及第3圖就此 實施例之主要部構成及動作之詳細再說明如下。 第2圖係第1圖所示記憶體測試裝置一實施例主要部 之詳細構成之方塊圖。不良區塊檢測及記憶裝置2 0 2係 可由：具有與被測試記憶體M U Τ之列位址同一位元長度 之暫存器F C Μ，與檢測從此暫存器f C Μ讀出之缺陷檢 19 木紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 1222076 A7 __B7 ______ 五、發明説明（17 ) (請先閲讀背面之注意事項再填寫本頁) 測訊號之缺陷檢測器F C D，與缺陷檢測器F C D每當檢 測缺陷檢測訊號時計數其缺陷檢測訊號個數之缺陷計數器 F C C〇N，與設定預先所定値（例如備用列元件列S C 支數加1之個數）之第1暫存器RG1，與預先所設定於 此第1暫存器RG 1之値與上述缺陷計數器F C CON之 計數値（缺陷檢測訊號數目）做比較之第1比較器C P 1 ，與此第1比較器C P 1輸出表示缺陷計數器F C CON 之計數値變成與設定於第1暫存器R G 1値相等之檢測訊 號時，在被測試記憶體M U T測試中之區塊位址相同位址 表示不良區塊之資料，例如記憶邏輯値「1」之不良區塊 記憶體Β Β Μ所構成。 經濟部智慈財產局員工消費合作社印製 在被測試記憶體M U Τ從圖案產生器給與測試圖案訊 號Τ Ρ與位址訊號A D R，例如爲被Μ試記憶體M U Τ爲 N A N D型快閃記憶體時，在測試對象中之所有記憶元件 寫入邏輯値「0」，在各被測試記憶體M U T係由列位址 選擇各個區塊，在各區塊內向列位址方向各位址被存取進 行被寫入之邏輯値。亦即，於被測試記憶體M U Τ寫入於 列位址線上之各記憶元件之邏輯値係向列位址方向依序被 讀出。 第3圖係用來說明被測試記憶體之行位址線與列位址 線配置一例之槪略圖。行位址線R〇L I Ν係於圖爲左右 方向之位址線，而由行位址存取。列位址線C〇L I Ν係 於圖之上下方向位址線，而由列位址存取。行位址線 R〇L I Ν與列位址相同方向，列位址線C 0 L I Ν係與 氏張尺度適用中國國家標準「CNS ) Α4規格（210Χ297公釐) '2〇 _ 一 1222076 A7 _______ B7 五、發明説明（18 ) 行位址方向相同方向。 將從圖案產生器P G給與被測試記憶體Μ ϋ T位址訊 號A D R也供應於列位址選擇器2 0 6，從此位址訊號 A D R中取出列位址訊號供應於暫存器F C Μ。暫存器 F C Μ係對於由所供應之列位址訊號所存取之位址，記憶 對應於從邏輯比較器L 0 C輸出之邏輯比較結果資料。如 上述，邏輯比較器L〇C係若從被測試記憶體M U Τ讀出 之應答訊號與從圖案產生器P G所供應之期待値訊號 Ε X Ρ不相符時，就輸出表示記憶元件缺陷之缺陷檢測訊 號F C。藉此，因在暫存器F C Μ之特定位址（與被測試 記憶體M U Τ之列位址相符）寫入缺陷資料（邏輯値「1 」），所以，對應於寫入此缺陷資料位址之被測試記憶體 M U Τ列位址之記憶元件就曉得其爲不良。按，於第2圖 只圖示1個暫存器F C Μ，但是實際上例如設有6個左右 之暫存器，一次測試6支之行位址線上之記憶元件列。 由最終列位址訊號存取暫存器F C Μ之最終位址，若 被測試記憶體M U Τ之最終列位址之邏輯比較結果被取入 於暫存器F C Μ時，在其時點取入於暫存器F C Μ之缺陷 資料在屬於不良位址線測試及記憶裝置2 0 3 —構成元件 之累積暫存器F C S Μ對應於每各位元被傳輸，並且，讀 出暫存器F C Μ各位址之記憶資料而供應於缺陷檢測器 F C D。缺陷檢測器F C D係從暫存器F C Μ每當輸出屬 於缺陷資料之邏輯値^ 1」時將其邏輯値「1」輸入於缺 陷計數器F C C〇Ν，使缺陷計數器F C C〇Ν計數缺陷 民張尺度適用中國國家標ί ( cns ) Α4規格（2ΐοχ 297公釐） '21 . " - ：---- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1222076 A7 _____B7 _ 五、發明説明（19 ) 個數。 (請先閲讀背面之注意事項再填寫本頁} 缺陷計數器F C C Ο N計數之計數値係於第1比較器 c P.1與預先設定於第1暫存器RG 1之數値做比較。如 上述，在第1暫存器設定有對於備用列元件列之支數加1 之數値。因此，如第6圖所示，若備用列元件列S C爲4 支時，在第1暫存器R G 1預先設定數値「5」。 若缺陷計數器F C C Ο N之計數値達到「5」時，第 1比較器C P 1係將表示屬於不良區塊之資料，輸出例如 邏輯値「1」給與不良區塊記憶體B B Μ，不良區塊記憶 體Β Β μ將寫入此邏輯値「1」。在不良區塊記憶體 Β Β Μ係與給與被測試記憶體M U Τ行位址訊號相同行位 址訊號爲從行位址選擇器2 0 7所供應，存取有與被測試 .記憶體M U Τ區塊同一之區塊。因此：不良區塊記憶體 Β Β Μ係存取與被測試記憶體M U Τ所測試區塊位址同一 位址，所以在與被判定爲不良區塊區塊位址同一位址寫入 邏輯値「1」，而可記憶不良區塊。 • 在不良區塊記億體Β Β Μ寫入表示不良區塊之邏輯値 經濟部智慧財產局員工消費合作社印製 控生區禁區 之 蔽產之加其 塊 遮案中施束 區 。 圖試號結 一 5 於測訊等卞 ο 應蔽化止到 2 供遮入禁 ，進 置料點寫之就 裝資時可定 ， 制蔽其之判 時 控遮在 Τ 輯 個 蔽將，U邏 1 遮訊等 Μ 之 爲 於資 C 體 C Τ 輸此 ο 憶 ο U 傳於 L 記 L Μ 將答器試器 體 訊應較測較 憶 資係比被比 記 其 5 輯於輯。試 ,ο 邏對邏}測 時2 如由試被 J 置 G 例於測若 1 裝 Ρ —， 之 Γ 制器塊止塊 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）'22 - 1222076 A7 B7 五、發明説明鉍） (請先閲讀背面之注意事項再填寫本頁) 測試。與此相對，若同時測試多數記憶體時’只有檢出不 良區塊之記憶體，中斷其區塊之測試，但是在此中斷時段 ，所剩之記憶體之測試將持續進行。 讀出暫存器F C Μ各位址記憶資料之後，暫存器 F C Μ之記憶內容將被重設。在不良區塊記憶體Β Β Μ未 寫入表示不良區塊之邏輯値「1」時，在被測試記憶體 MUΤ之同一區塊內讀出下一被指定位址之行位址線 R〇L〇Ν上之各記億元件之記憶內容，而在邏輯比較器 L〇C進行比較判定。 仍未被判定不良區塊之狀態讀出同一區塊內之所有行 位址線上之記憶元件之記憶內容，表示其良否之判定結果 之所有資料被取入於暫存器F C Μ時，測試就移至下一區 塊。 * 經濟部智慧財產局員工消費合作社印製 於此，不良位址線測試及記憶裝置2 0 3係可由：上 述累積暫存器F C SM，與設定預先所設定數値之第2暫 存器RG 2，與比較此第2暫存器RG 2之輸出資料與累 積暫存器F C S Μ之輸出資料之第2比較器C Ρ 2，與記 憶不良位址線之不良位址線記憶體Ρ Μ來構成。 累積暫存器F C S Μ係累積計算各列位址線 C〇L I Ν上之不良記億元件數而存儲。每當進行各列位 址線C〇L I Ν上之不良記億元件數時累積暫存器 F C S Μ係其存儲値被讀出而供應於第2比較器C Ρ 2。 因此，關於各列位址線C〇L I Ν每當累積計算不良記憶 元件數時就從累積暫存器F C S Μ對於第2比較器C Ρ 2 ' 23 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） 1222076 A7 B7 五、發明説明幻） 供應其累積値。 (請先閲讀背面之注意事項再填寫本頁) 第2比較器C P 2係將預先設定於第2暫存器R G 2 之數値，例如對於備用區塊S B數加1之値（於此實施例 係將備用區塊S B數成爲4個所以數値爲變成^ 5」）， 與各行位址線上之不良記憶元件之累積値做比較，列位址 線C〇L I N上之不良記憶元件之累積値達到設定於第2 暫存器R G 2之數値「5」時，將其列位址線判定爲不良 位址線，將表示此事之資訊供應於不良位址線記憶體P Μ 。表示此不良位址線之資訊（以下，稱爲不良位址線資訊 )將記憶於不良位址線記憶體Ρ Μ。藉記憶不良位址線資 訊認爲將其行位址線由備用行元件列S C內之1個救濟其 不良。 經濟部智慧財產局員工消費合作社印製 不良位址線記憶體Ρ Μ係將不良位址線資訊於此實施 例將作爲行位址加以記憶。其後在被測試記憶體M U Τ每 當施加與被判定爲不良位址線之行位址線之行位址相同行 位址時就控制選擇器S L，使第4暫存器R G 4之輸出訊 號施加於被測試記憶體M U Τ。在第4暫存器R G 4預先 設定有對於不良位址線之行位址強迫性地欲寫入之資料（ 強迫性地寫入資料或訊號）。藉此，每當施加不良位址線 之行位址時，在不良位址線寫入記憶於第4暫存器R G 4 之強迫寫入訊號。 所謂強迫寫入訊號係N A N D型快閃記憶體時，邏輯 値「1」之寫入訊號將相當於此。藉寫入邏輯値「1」， 在快閃記憶體內部，即使記憶元件爲不良置也判定爲寫入 '24- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1222076 A7 _B7 五、發明説明（22 ) (請先閲讀背面之注意事項再填寫本頁) 正常地進行，所以不必反復再寫入動作可進行下一動作。 因此，於今後欲測試之區塊，即使不良位址線上之記憶元 件爲.不良，寫入邏輯値「1」而認爲寫入已結束，所以不 必每當一次進行再寫入，而立即執行其記憶元件之讀出。 因此，由於無再寫入引起之測試中斷，所以可縮短測試時 間。 不良記億體檢測及記憶裝置2 0 4係可由：計數記憶 於不良區塊記憶體B B Μ之不良區塊數之不良區塊計數器 BBC，與設定預先所定數値之第3暫存器RG 3，與此 第3暫存器RG 3輸出資料與不良區塊計數器B B C之輸 出資料做比較之第3比較器C P 3所構成。 在第3暫存器R G 3係對於備用區塊S B數，設定加 上形成於被測試記憶體M U T之第Γ及第2記億形成部 Α1及Α2 (參量第6圖）之區塊數之2%時，則在第3 暫存器RG3預先設定「4 + 1 0 = 1 4」之數値。 經濟部智慧財產局員工消费合作社印製 若不良區塊爲4個時這些不良區塊係可由備用區塊 S Β救濟。並且，也有可能存在可由4支備用列元件列 S C救濟之不良區塊，所以最大可救濟8個不良區塊。 另者，即使存在不能救濟之不良區塊，也有可能採用 遮蔽其不良區塊使用之使用方法，所以設定於第3暫存器 R G 3之容許値不一定與可救濟之數値相符。 計數不良區塊計數器B B C超過容許値之不良區塊數 時，第3比較器C Ρ 3就將現在測試中之記憶體判定爲不 良記憶體而輸出表示其事之遮蔽控制訊號，而供應於遮蔽 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 25- 1222076 A7 B7 五、發明説明（23 ) (請先閱讀背面之注意事項再填寫本頁) 控制裝置2 0 5。接收此遮蔽控制訊號時，遮蔽控制裝置 2 0 5就將遮蔽資料供應於圖案產生器P G，邏輯比較器 L〇C，而停止對於此不良記億體之測試。因此，因測試 1個記憶體之記憶體測試裝置時，就在其時點中止測試， 所以，對於不良記憶體不會一直持續進行測試。與此相對 ，若同時測試複數記憶體之記憶體測試裝置時，因將持續 進行對於所剩被測試記憶體之測試，由於其係存在有不良 記憶元件數目多之記憶體，所以可消除測試時間大幅度地 變長之不妥情形。 按，於上述實施例將備用列元件列之數目爲4，備用 區塊數目定爲4，形成於第1及第2記憶形成部之區塊數 目定爲5 1 2，但是這只不過是例示而已，視其需要這些 數値爲可變更者。又，在第3暫存器k G 3將備用區塊數 目，設定爲形成於第1及第2記憶形成部之區塊數目加2 %之數値，但是並非限定於2 %。並且，快閃記億體並非 限定於N A N D型。 經濟部智慧財產局員工消費合作社印製 如以上之說明就可淸楚，若依據本發明，因在記憶體 之測試中下達不良救濟處理之判定，所以不必將不良救濟 處理方法在測試結束後進行解析。並且，對於不良記憶元 件數目多之被測試記憶體判定爲不良區塊之時點或從判定 爲不良時點，因採取實質上不進行其不良區塊或不良位址 線上之記憶元件測試之測試方法，所以可大幅度減少每當 遭到不良記憶元件時進行再寫入之動作。其結果，可顯著 地得到測試所花時間大幅度縮短之益處。 '26- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1222076 A7 B7 五、發明説明（24 ) 以上，將此發明圖示之較佳實施輒說明，但是不脫離 本發明之精神及範圍，關於上述實施例可進行種種變形， 變更及改良係於此領域之技術人員爲已明白之事。因此， 本發明係並非限定於例示之實施例，應該了解其係包括由 所附申請專利範圍所決定之本發明之範圍內所具之所有變 更，變更及改良。 圖式之簡單說明 第1圖係表示本發明之記憶體測試裝置一實施例之方 塊圖。 第2圖係表示第1圖所示記憶體測試裝置之主要部之 詳細構成之方塊圖。 第3圖係用來說明由本發明之記癔體測試裝置所測試 之被測試記憶體之行位址線與列位址線之配置一例之槪略 圖。 第4圖係用來說明由本發明之記憶體測試裝置所測試 之快閃記憶體構造一例之槪略圖。 第5圖係表示習知記憶體測試裝置一例之方塊圖。 第6圖係用來說明構成一般性快閃記億體之半導體晶 片之不良救濟構造一例之槪略圖。 主要元件對照表 100 主控制器 2 0 0 主框 木紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） _ ^7 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1222076 經濟部智慧財產局8工消費合作社印製

五、發明説明紅） 2 0 2 2 3 0 2 0 4 2 0 5 2 0 6 2 0 7 3 0 0 T G P G F C D R U C P L 0 C A F Μ M U Τ SC SB F C M R G 1 ADR CPI R 〇 L I N COLIN F C D A7 B7 不良區塊檢測及記憶裝置 不良位址線檢測及記憶裝置 不良記憶體檢測及記憶裝置 遮蔽控制裝置 列位址選擇器 行位址選擇器 測試頭 時間產生器 圖案產生器 波形形成器 驅動器 電壓比較器 還輯比較器 不良解析記憶體 被測試記憶體 備用列元件列 備用區塊 暫存器 第1暫存器 位址訊號 第1比較器 行位址線 列位址線 缺陷檢測器 I I JIT— ----- (請先閱讀背面之注意事項再填寫本頁) 表紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） · 28 1222076 A7 B7 五、發明説明細） B B Μ 不良區塊記憶體

Ρ ΜBBC 不良位址線記憶體 不良區塊計數器 I — (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） '29

Claims (1)

1. mi 申請專利範圍 第901 10433號專利申請案 ‘ 中文申請.專利範圍修正本 (請先閱讀背面之注意事項再填寫本頁) 民國92年6月24日修正 1 · ~種記憶體測試方法，係記憶體內部被分割爲多 數個區塊，可以電氣方式抹除全部位元之記憶內容或區塊 單位之記憶內容，藉由再度寫入可以重寫記憶內容的記憶 _體之測試方法，具備特定數備用區塊或特定數之備用位址 |泉之記憶體的測試方法，其特徵爲包含以下步驟： | 寫入步驟：對構成各區塊之記憶格寫入既定邏輯値， | 讀出步驟：從各區塊之記憶格讀出所寫入之邏輯値， 望與 後 是 判定步驟··當所寫入之邏輯値與所讀出之邏輯値不相 否 變符時將該記憶格判定爲不良記憶格，與 更 原 移行步驟：測試中之區塊之不良記憶格數目到達預先 t f所定之數目時，判斷該區塊爲不良區塊並中止其後之測試 内 #，將測試對象區塊移行至次一區塊。 經濟部智慧財產局員工消費合作社印製 2 ·如申請專利範圍第1項之記憶體測試方法，其中 再包括若測試中區塊之不良記憶格數目到達預先所定數目 時，將該區塊判定爲藉由上述備用區塊之一予以救濟者之 步驟，當下達此救濟判定時就中止該區塊之測試。 3 .如申請專利範圍第1項之記憶體測試方法，其中 同時進行複數之記憶體測試時，測試中之某記憶·體之區塊 被判定爲由上述備用區塊之一救濟時，該記憶體係中斷該 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1222076 A8 B8 C8 _D8 六、申請專利範圍 區塊之測試’下一區塊之測試係與所剩之記憶體測試之移 至下一區塊同步地開始測試。 (請先聞讀背面之注意事項再填寫本頁) 4 . 一種記憶體測試方法，係記憶體內部被分割爲多 數個區塊，可以電氣方式抹除全部位元之記憶內容或區塊 單位之記憶內容’藉由再度寫入可以重寫記憶內容的記憶 體之測試方法，具備特定數備用區塊或特定數之備用位址 線之記憶體的測試方法，其特徵爲包含之下步驟： 寫入步驟，寫入既定邏輯値於構成各區塊之記憶格， 與 讀出步驟：從各區塊之記憶格讀出所寫入之邏輯値， 與 判定步驟：所寫入邏輯値與讀出邏輯値爲不相符時將 該記憶格判定爲不良記憶格，與 遮蔽步驟：同一位址線上之不良記憶格數目到達預先 所定數目時，判斷該位址線爲不良位址線並於其後測試之 其他區塊遮蔽該位址線上之記憶格之測試。 5 .如申請專利範圍第1、2或3項之任1項之記憶 經濟部智慧財產局員工消費合作社印製 體測試方法，其中更包含：被判定爲由備用區塊救濟之區 塊數目超過預先所定容許値時，結束測試中之記憶體之其 後測試的步驟。 · 6 , —種記憶體測試裝置，其係對於構成記憶體之各 區塊之記憶格測試是否正常地寫入既定邏輯値者’該記憶 體爲內部被分割爲多數個區塊，可以電氣方式抹除全部位 元之記憶內容或區塊單位之記憶內容’藉由再度寫λ可以 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -2 - 1222076 A8 B8 C8 D8 六、申請專利範圍 重寫記憶內容的記憶體；其特徵爲具備： 不良區塊檢測及記憶裝置：檢出各區塊內是否具有不 良記憶元件，若各區塊內之不良記憶元件數目達到預先所 定數目時，就將其區塊判定、記憶爲不良區塊，與 不良位址線檢測及記憶裝置：檢測存在有同一位址線 上之不良記憶元件，若此位址線上之不良記憶元件數目達 到預先所定數目時，就將其位址線判定、記憶爲不良位址 線，與 遮蔽控制裝置：當上述不良區塊檢測及記憶裝置將測 試中之區塊判定爲不良區塊時，中斷該測試中之區塊測試 ，將測試對象區塊移至次一區域地進行控制，及上述不良 位址線檢測及記憶裝置檢出不良位址線時，對於在其後進 行測試之其他區塊之測試被檢測出之不良位址線上之記憶 格，寫入強迫書寫寫入訊號，進行將該記憶格從測試對象 去除之控制。 7 ·如申請專利範圍第6項之記憶體測試裝置，其中 再包括： 不良記憶體檢測裝置：檢出已記憶在上述不良區塊及 記憶裝置預先所定數目之不良區塊時，就將這些發生不良 區塊之記憶體判定爲不良記憶體，. . 上述遮蔽控制裝置，當該不良記憶體檢測裝置爲將測 試中之記憶體判定爲不良記憶體時，係再度進行停止該記 憶體之測試之控制。 · 8 .如申請專利範圍第4項之記憶體測試方法，其中 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公嫠) ： -- (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1222076 Ae A8 B8 C8 D8 六、申請專利範園 再包括若測試中區塊之同一位址線上之不良記憶格數目到 達預先所定數目時’將該位址線判定爲藉由上述備用區塊 之一予以救濟者之步驟’當下達此救濟判定時於其後測該 之其他區塊就遮蔽該位址線上之記憶格之測試。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 紙 本 標 家 國 國 中 用 適 A4 \/ S N 釐7.Γ 29