TW531964B - Frequency signal starting apparatus and its method - Google Patents
Frequency signal starting apparatus and its method Download PDFInfo
- Publication number
- TW531964B TW531964B TW090133493A TW90133493A TW531964B TW 531964 B TW531964 B TW 531964B TW 090133493 A TW090133493 A TW 090133493A TW 90133493 A TW90133493 A TW 90133493A TW 531964 B TW531964 B TW 531964B
- Authority
- TW
- Taiwan
- Prior art keywords
- frequency signal
- pulse wave
- short pulse
- flip
- flop
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Description
531964 A7 _____B7_— __ 五、發明説明(1 ) 發明領城 本發明係關於一種頻率訊號起動裝置及其方法,特別是 關於一種可過濾雜訊且使積體電路在由省電模式進入工作 模組後能快速繼續工作之頻率訊號起動裝置及其方法。 發明背景 由於目前電子產品有走向輕薄短小及可攜帶性之趨勢, 因此如何加強省電功能已成為各廠商研發之重點。習知之 省電功能係當微處理器由工作模式進入省電模式後,將微 處理器的輸入頻率訊號(XTAL)關閉;而當微處理器由省電 模式重回工作模式時,則將輸入頻率訊號開啟。上述的省 電功能在輸入頻率訊號由關閉轉為開啟時,將出現一段暫 態的雜訊訊號。該微處理器須等待一段時間讓輸入頻率訊 號轉趨穩足後才可以繼續工作。否則該微處理器若在輸入 頻率訊號尚未穩定時即開始工作,則容易當機或計算出錯 誤的結果。 一種解決上述問題之習知方式係採用一計數器電路。首 先由電路設計者設定一安全的計純,當該計冑器由零數 至琢計數值時,即代表該輸入頻率訊號已穩定,之後才啟 動該微處理器繼續工作。 β習知万式的缺點是佔用太大的晶片面積。特別是對於 -些輕薄短小的電子產品而言,面積太大的晶片反而是達 反了其&计準則。因此產業界對於微處理器或其它數位 體電路在由省電模式重回工作模式時,如何避免產生一二 動作,實有需要一有效的解決方式。 决 h:\hu\lbz\華邦電子中說\67633ΡΤΟ(89_ 1 2〇)d〇c A7 B7 五 發明説明(2 本發明之第-目的係提供一種佔用晶片面積較小的頻率 訊號起動裝置。 本發明之第二目的係提供一種當積體電路由省電模式進 入工作模式後能得以快速啟動之頻率訊號起動裝置及其方 法。 本發明之第二目的係提供一種能對抗雜訊及突波之頻率 訊號起動裝置及其方法。 為了達到上述目的,本發明在積體電路由省電模式進入 工作模式後即進行過濾頻率訊號之雜訊。當輸入頻率訊號 心脈波寬度小於該脈波寬度臨界值時,被認為是雜訊而予 以滤除。當輸入頻率訊號之高準位之脈波寬度大於該臨界 值’則產生一第一短脈波。當輸入頻率訊號之低準位之脈 波寬度大於該臨界值,則產生一第二短脈波。以該第一短 脈波及該第二短脈波之相對位置而重建該頻率訊號,且該 重建後之頻率訊號可作為微處理器或其它數位積體電路之 工作頻率。 逼式之簡單說明 本發明將依照後附圖式來說明,其中: 圖1為本發明之頻率訊號起動裝置之系統連接圖; 圖2係本發明之頻率訊號起動裝置之電路模組圖; 圖3係本發明之第一脈波產生器之電路圖; 圖4係本發明之頻率訊號起動裝置之時序圖;及 圖5係本發明之頻率訊號起動方法之流程圖。 H:\HU\LBZ^^t^t^67633PT〇(89-120).DOC 5 B7 五、發明説明(3 1 2頻率訊號起動裝置 22第一脈波產生器 24反閘 32第一延遲電路 34正反器 iAA號說明 11微處理器 1 3頻率振盪器 2 1正反器 23第二脈波產生器 3 1反閘 33第二延遲電路 I隹實施例說明 圖1為本發明之頻率訊號起動裝置丨2之系統連接圖。該 頻率訊號起動裝置12係接受一頻率振盪器13所產生之頻率 訊號XTAL,且用於去除該頻率訊號XTAL之雜訊,而另 行產生一穩定之頻率訊號z供微處理器n使用。當微處理 器11由工作模式進入省電模式後,輸入頻率訊號XTAL將 被關閉。當微處理器由省電模式重回工作模式時,輸入頻 率訊號XTAL被開啟。不同於習知技藝的是,該頻率訊號 起動裝置1 2可以即時(reai time)地將不穩定的頻率訊號轉換 成穩足的頻率訊號,且供微處理器1 1使用。換言之,本發 明之頻率訊號起動裝置i 2可以避免習知技藝在由省電模式 重回工作模式時須讓微處理器i 1等待一段時間才可以繼續 工作的缺點。此外,本發明之頻率訊號起動裝置丨2所需之 電晶體數目少於習知技藝之計數器電路,亦即本發明之頻 率戒號起動裝置1 2佔據較小的晶片面積,也因此較適合於 輕薄短小的電子產品。 圖^一之系統連接圖僅係本發明之一實施例。在實際鹿用 H:\HU\LBZ\華邦電子中說、67633PTO(89-120).DOC — 6 一 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 531964 A7 ___B7 五、發明説明(4 ) 上亦可將該頻率訊號起動裝置12内嵌於該微處理器11内部 以降低製作成本。 圖2係本發明之頻率訊號起動裝置之電路模組圖,主要 包含一第一時脈產生器22、一第二時脈產生器23及一正反 器2 1。電路設計者可預先設定一脈波寬度臨界值,當輸入 頻率訊號XT AL之脈波寬度小於該臨界值時,則被認為係 一雜訊而被濾除。當輸入之頻率訊號XTAL之高準位之脈 波寬度大於該臨界值時,則由該第一時脈產生器2 2產生一 第一短脈波。當輸入之頻率訊號XTAL之低準位之脈波寬 度大於該臨界值時,則由該第二時脈產生器2 3產生一第二 短脈波。該第二時脈產生器2 3可由一反閘2 4串接第一脈波 產生器22而成。該第一脈波產生器22及第二脈波產生器 2 3之輸出端連接至該正反器21,該正反器21以該第一脈 波產生器2 2輸出之第一短脈波為起點,且以該第二脈波產 生詻2 3輸出之第二短脈波為終點而重建一波形完整的頻率 訊號Z。該正反器21可為習知之RS正反器或其它種類,本 發明對此並未作任何限制。 圖3係本發明之第一脈波產生器22之電路圖。該第一脈 波產生器22(輸出端為一正反器34,例如為一RS正反 器浚正反器34之一輸入端為一第一延遲電路32,在設計 上可經由串聯複數個反相器而形成。該第一延遲電路3 2之 延遲時間可由電路設計者所設定,以產生相對應的脈波寬 度臨m該正反器34之另一輸入端為—第二延遲電路 3 3,可由延遲電路3 2和—反閘3丨所串聯組合,其延遲時 HAHU\LBZ\ 華邦電子中說\67633PT〇(89_12〇)d〇c 一 η 一 ΐ紙張尺度適财®时鮮(CNS) -------- 531964 A7 ____ B7 五、發明説明(5 ) 間可設定接近於該第一延遲電路3 2。 圖4係本發明之頻率訊號起動裝置之時序圖。在圖4中, 一輸入頻率訊號XTAL在高準位及低準位脈波上分別具有 一些雜訊及突波(glitch)。假設電路設計者將脈波寬度臨界 值設定為1 2 n s,則脈波寬度為2 n s和8 n s之輸入頻率訊號 XTAL將被濾除。高準位及低準位上之脈波寬度為14113之 輸入頻率訊號XTAL將分別被該第一脈波產生器22及該第 二脈波產生器2 3所偵測,且產生相對應之第一短脈波及第 二短脈波。該正反器2 1以該第一短脈波為起點,且以該第 一短脈波為終點’而重建一波形完整的頻率訊號。 圖5係本發明之頻率訊號起動方法之流程圖。在步驟 5 1,本發明啟始。在步驟5 2,電路設計者預先設定一脈波 寬度臨界值。當輸入頻率訊號之脈波寬度小於該脈波寬度 臨界值時,則被認為是雜訊而予以濾除。當輸入頻率訊號 之脈波寬度大於該脈波寬度臨界值時,則該脈波利用以下 的步驟而被重建。在步驟53,當輸入頻率訊號之高準位之 脈波寬度大於該臨界值則產生一第一短脈波。在步驟5 4, 當輸入頻率訊號之低準位之脈波寬度大於該臨界值則產生 一第二短脈波。在步驟5 5,以該第一短脈波為起點且以該 第二短脈波為終點而重建一頻率訊號。該重建後之頻率訊 號可作為微處理器或其它數位積體電路之工作頻率,以避 免由省電模式進入工作模式後須等待一段頻率穩定的時 間。在步騾5 6,本發明結束。 上述之實施例係以第一短脈波為起點且以該第二短脈波 H:\HU\LBZ\華邦電子中說\67633PTO(89-120).DOC 一 8 — 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)— ---— 裝 訂
531964 A7 B7 五、發明説明(6 ) 為終點而重建頻率訊號。但事際應用上亦可以第二短脈波 為起點且以該第一短脈波為終點而重建頻率訊號,或利用 其它類似的方法,本發明對此並不作任何的限制。 本發明之技術内容及技術特點巳揭示如上,然而熟悉本 項技術之人士仍可能基於本發明之教示及揭示而作種種不 背離本發明精神之替換及修飾。因此,本發明之保護範圍 應不限於實施例所揭示者,而應包括各種不背離本發明之 替換及修飾,並為以下之申請專利範圍所涵蓋。 H:\HU\LBZ\華邦電子令說\67633PTO(89-120).DOC ~ 9 _ 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
Claims (1)
- 531964 A8 B8 C8 _ D8 六、申請專利範圍 1. 一種頻率訊號起動裝置,用於濾除脈波寬度小於一預設 脈波寬度臨界值之輸入頻率訊號,且產生一重建頻率訊 號,包含: 一第一脈波產生器,當輸入頻率訊號之高準位之脈波寬 度大於該預設脈波寬度臨界值時即產生一相對應之 第一短脈波; 一第二脈波產生器,當輸入頻率訊號之低準位之脈波寬 度大於一預設臨界值時即產生一相對應之第二短脈 波;及 一正反器,連接至該第一脈波產生器及第二脈波產生 器,且利用該第一短脈波及該第二短脈波之相對位 置而產生該重建頻率訊號。 2·如申請專利範圍第1項之裝置,其中該第二脈波產生器 包含一反閘及第一脈波產生器,且該反閘及第一脈波產 生器係彼此串聯。 3·如申請專利範圍第1項之裝置,其中該正反器為一 R S正 反器。 經濟部智慧財產局員工消費合作社印製 4 .如申請專利範圍第1項之裝置,其中該第一脈波產生器 包含: 一第一延遲電路,用於產生一延遲訊號’且該延遲訊號 之延遲時間正比於該預設脈波寬度臨界值; 一第二延遲電路,用於產生和該第一延遲電路相反之訊 號;及 一正反器,連接至該第一延遲電路及第一延遲電路,且 __- 10 - ___ 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公餐y ^'經濟部智慧財產局員工消費合作社印製 531964 六、申請專利範圍 當輸入頻率訊號之高準位之脈波宽度大於該預設脈波 寬度臨界值時即產生-相對應之第一短脈波。 5. 如申請專利範圍第1項之裝置’其中該第二脈波產生器 包含: 一第一延遲電路,用於產生一延遲訊號,且該延遲訊號 之延遲時間正比於該預設脈波寬度臨界值; 一第二延遲電路,用於產生和該第一延遲電路相反之訊 號;及 一正反器,連接至該第一延遲電路及第二延遲電路,且 當輸入頻率訊號之低準位之脈波寬度大於該預設脈波 寬度臨界值時即產生一相對應之第二短脈波。 6. 如申請專利範圍第4項之裝置,其中該正反器為一 RSi 反器。 7. 如申請專利範圍第5項之裝置,其中該正反器為一 rs正 反器。 8·如申請專利範圍第丨項之裝置,其中該正反器係以該第 一短脈波為起點且以該第二短脈波為終點而產生該重建 頻率訊號。 9 ·如申請專利範圍第1項之裝置,其中該正反器係以該第 一短脈波為起點且以該第一短脈波為終點而產生該重建 頻率訊號。 10. —種頻率訊號起動方法,當由省電模式進入工作模式時 可使一數位積體電路快速地啟動,包含下列步驟: (a)由電路設計者設定一脈波寬度臨界值; 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------線丨 531964 A8 B8 C8 D8六、申請專利範圍 (b)當輸人頻率訊號之高準位之脈波寬度大於該脈波寬 度臨界值則產生一第一短脈波; ⑷當輸入頻率訊號之I準位之脈&寬度大於該脈波宽 度臨界值則產生一第二短脈波;及 (d )利用該第一短脈波及該第二短脈波之相對位置而重 建頻率訊號。 11.如申請專利範圍第10項之方法,其中在步驟(d),係以 該第一短脈波為起點且以該第二短脈波為終點而重建頻 率訊號。 1 2 ·如申請專利範圍第1 0項之方法,其中在步驟(d),係以 該弟一短脈波為起點且以該第一短脈波為終點而重建頻 率訊號。 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090133493A TW531964B (en) | 2001-12-31 | 2001-12-31 | Frequency signal starting apparatus and its method |
US10/252,780 US6940326B2 (en) | 2001-12-31 | 2002-09-23 | Frequency signal enabling apparatus and method thereof |
US11/194,828 US7053685B2 (en) | 2001-12-31 | 2005-08-01 | Frequency signal enabling apparatus and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090133493A TW531964B (en) | 2001-12-31 | 2001-12-31 | Frequency signal starting apparatus and its method |
Publications (1)
Publication Number | Publication Date |
---|---|
TW531964B true TW531964B (en) | 2003-05-11 |
Family
ID=21680157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090133493A TW531964B (en) | 2001-12-31 | 2001-12-31 | Frequency signal starting apparatus and its method |
Country Status (2)
Country | Link |
---|---|
US (2) | US6940326B2 (zh) |
TW (1) | TW531964B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI461884B (zh) * | 2011-04-06 | 2014-11-21 | Himax Imagimg Inc | 用來產生輸出時脈訊號的時脈產生電路及相關方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW531964B (en) * | 2001-12-31 | 2003-05-11 | Winbond Electronics Corp | Frequency signal starting apparatus and its method |
US7260209B2 (en) * | 2003-03-27 | 2007-08-21 | Tellabs Operations, Inc. | Methods and apparatus for improving voice quality in an environment with noise |
JP2005198240A (ja) * | 2003-12-09 | 2005-07-21 | Mitsubishi Electric Corp | 半導体回路 |
US7030676B2 (en) * | 2003-12-31 | 2006-04-18 | Intel Corporation | Timing circuit for separate positive and negative edge placement in a switching DC-DC converter |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5853809B2 (ja) * | 1977-12-20 | 1983-12-01 | 日本電気株式会社 | クロツクパルス再生回路 |
US4525635A (en) * | 1982-12-15 | 1985-06-25 | Rca Corporation | Transient signal suppression circuit |
US5001374A (en) * | 1989-09-08 | 1991-03-19 | Amp Incorporated | Digital filter for removing short duration noise |
US5059818A (en) * | 1990-06-01 | 1991-10-22 | Advanced Micro Devices, Inc. | Self-regulating clock generator |
US5166631A (en) * | 1990-12-08 | 1992-11-24 | Asea Brown Boveri Ltd. | Circuit for regeneration and bandwidth limitation of a quasi-periodic digital signal |
JP2692415B2 (ja) * | 1991-05-15 | 1997-12-17 | 日本電気株式会社 | パルス除去回路 |
JP2819877B2 (ja) * | 1991-08-26 | 1998-11-05 | 日本電気株式会社 | 発振回路 |
US5418486A (en) * | 1994-01-28 | 1995-05-23 | Vlsi Technology, Inc. | Universal digital filter for noisy lines |
JP2705569B2 (ja) * | 1994-04-27 | 1998-01-28 | 日本電気株式会社 | ノイズ除去回路 |
US5521550A (en) * | 1994-12-23 | 1996-05-28 | At&T Corp. | Digital circuitry for noise blanking |
US5539337A (en) * | 1994-12-30 | 1996-07-23 | Intel Corporation | Clock noise filter for integrated circuits |
JPH08195654A (ja) * | 1995-01-17 | 1996-07-30 | Ando Electric Co Ltd | クロック再生回路 |
US5638016A (en) * | 1995-04-18 | 1997-06-10 | Cyrix Corporation | Adjustable duty cycle clock generator |
FR2783649B1 (fr) * | 1998-09-17 | 2000-11-17 | St Microelectronics Sa | Circuit de filtrage d'un signal d'horloge |
CA2250538A1 (en) * | 1998-10-30 | 2000-04-30 | Mosaid Technologies Incorporated | Duty cycle regulator |
KR100380272B1 (ko) * | 2001-04-04 | 2003-04-18 | 주식회사 하이닉스반도체 | 노이즈 제거회로 |
TW531964B (en) * | 2001-12-31 | 2003-05-11 | Winbond Electronics Corp | Frequency signal starting apparatus and its method |
-
2001
- 2001-12-31 TW TW090133493A patent/TW531964B/zh not_active IP Right Cessation
-
2002
- 2002-09-23 US US10/252,780 patent/US6940326B2/en not_active Expired - Fee Related
-
2005
- 2005-08-01 US US11/194,828 patent/US7053685B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI461884B (zh) * | 2011-04-06 | 2014-11-21 | Himax Imagimg Inc | 用來產生輸出時脈訊號的時脈產生電路及相關方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050264332A1 (en) | 2005-12-01 |
US20030126488A1 (en) | 2003-07-03 |
US7053685B2 (en) | 2006-05-30 |
US6940326B2 (en) | 2005-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5539337A (en) | Clock noise filter for integrated circuits | |
US6535057B2 (en) | Programmable glitch filter | |
EP2139113A1 (en) | Glitch-free clock suspend and resume circuit | |
CN210075180U (zh) | 复位电路和微控制器单元 | |
TW531964B (en) | Frequency signal starting apparatus and its method | |
JP2004260648A (ja) | パワーオンリセット回路 | |
JPH10290146A (ja) | グリッチ信号を除去するための回路 | |
CN112910453B (zh) | 提升共模瞬变抗扰度的隔离器及信号产生方法 | |
CN1263333C (zh) | 用于减少电压峰值的数字滤波器及方法 | |
JP3643822B2 (ja) | インタフェース回路 | |
CN100433541C (zh) | 频率信号产生装置及其方法 | |
CN216959829U (zh) | 一种脉冲宽度展宽电路 | |
JP4576862B2 (ja) | 集積回路装置 | |
KR970063025A (ko) | 엘시디(lcd) 모듈의 직류 충력 예방 방법 | |
JP2005073452A (ja) | 過電流保護回路 | |
JP2007043554A (ja) | 電子回路装置のemi対策方法及び回路 | |
JP3070627B2 (ja) | Cpuリセット回路 | |
JP2004080172A (ja) | D型フリップフロップおよび電子回路 | |
KR100331793B1 (ko) | 펄스폭변조(pwm)신호발생장치 | |
TWI399925B (zh) | 濾波電路及具有濾波電路之系統晶片 | |
TW548540B (en) | Testing method and testing device for continuously and automatically executing the suspending and recovering of operation | |
TWI412227B (zh) | 信號源產生電路的雜訊濾除裝置及其雜訊濾除方法 | |
JPS60100820A (ja) | 単安定マルチバイブレ−タ | |
JPH0348468B2 (zh) | ||
JP2007251603A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |