TW525233B - Substrate with a layer composed of monocrystalline silicon and its generating method - Google Patents

Description

525233 A7 _____ B7 五、發明說明（A ) 本發明係關於一種基板及其製造方法，此種基板包括： 一種由單晶矽所構成之層，一種位於此層下方之S i 02層 以及一種位於S 1 02層下方之矽基板。 此種基板在學術界稱爲SO I基板。使用此種SO I基板 以取代積體半導體組件用之傳統式矽基板具有一些優 點。半導體組件之主動區由於單晶矽層較小之厚度（其通 常是介於5 0 n m和2 0 0 n m之間）而可完全由一些隔離結構 所圍繞。因此由SO I基板表面所產生之隔離溝渠可到達 S i 02層。由於主動區完全隔離而可防止相鄰半導體組件 之間的漏電流，因此亦可防止電晶體中之短通道效應。使 用SOI基板之另一優點是：pn-接面中之電容非常小，這是 因爲不會有空間電荷區形成在pn -接面下方，半導體組件 之切換速率因此可大大地提高且半導體組件之功率消耗 因此可大大地減少。若在此種S 0 I基板中產生一種D R A Μ 晶胞（c e 1 1 )配置，則由相同之原因可使位元線電容大大地 減少。 但主動區完全隔離亦有一些負效應，即，所謂浮佈 (f 1 〇 a t 1 n g b 〇 d y )效應。這些效應之原因是：主動區中所 產生之電荷載體無法外流。這特別是一種M0S電晶體之 通道區中所產生之電荷載體是此種情形。 可防止浮體效應之SOI基板已描述在Cuong T.Nguyen e t a 1 . "Q u a s i - S 0 I MOSFETS Using Selective Epitaxy and

Polishing，，，IEDM(1992),341 中。此 Si02 層不是連續的， 而是被一種矽圓柱所中斷。由矽所構成之層亦不是連續 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先閱讀背面之注意事項再填寫本頁} - 線· 經濟部智慧財產局員工消費合作社印製 525233 A7 B7 五、發明說明（> ) (請先閱讀背面之注意事項再填寫本頁) 的，而是埋入S 1 02層之上部中。此矽圓柱使矽基板與此 種由矽所構成之層相連接。MOS電晶體須配置在此種由 矽所構成之層中，使MOS電晶體之通道區可與此矽圓柱相 連接。MOS電晶體.之通道區因此經由此矽圓柱而與矽基 板相連接，使通道區中所產生之電荷載體可往外流而防止 該浮體效應。爲了產生S Ο I基板，須在矽基板上產生S i 0 2 層且藉助於二個遮罩式之餽刻過程而被結構化。因此一 方面須產生一種凹口直至矽基板之表面，此凹口中稍後須 產生上述之矽圓柱。另一方面須在此凹口之周圍對Si02 進行蝕刻直至一種較此凹口之深度小很多之深度處爲 止。藉由選擇式之磊晶法（Epi taxy )以及隨後之化學-機 械式拋光直至S 1 02層之表面裸露爲止而產生此矽圓柱以 及在此凹口之周圍中產生此種由砂所構成之層。 經濟部智慧財產局員工消費合作社印製 在 Y·N i rh i oka et al.之”Giga-bit Scale DRAM cell with New Simple Ru/(Ba,Sr)Ti03/Ru Stacked Capacitors Using X-ray Lithography”IEDM(1995)903 中描述一種 DRAM晶胞配置，其中各記憶胞分別具有一個電晶體和一 個電容器。此電晶體是一種平面式電晶體且其閘極電極 是一種沿著基板表面（其中配置著DRAM晶胞配置）而延伸 之字元線之一部份。二個記憶胞中之二個各別之電晶體 共用一個共同之源極/汲極區（其是與位元線相連接）。此 電晶體具有另一個源極/汲極區，其經由一個接觸區而與 電容器相連接。此共用之源極/汲極區具有第一部份和第 二部份，它們分別配置在一條字元線和另一條相鄰之字元 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 525233 A7 _______ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明㈠） 線之間且相鄰。一種介於此共用之源極/汲極區之第二部 份，此電晶體之.另一源極/汲極區以及相鄰電晶體之另一 源極/汲極區之間的連接線是直線。位元線是與此共用之 源極/汲極區之第一部份相連接。各隔離結構在側面上使 各記憶胞之電晶體之源極/汲極區相隔開，這些源極/汲極 區沿著字元線而相鄰。此外，各隔離結構在側面上使其它 之源極/汲極區（其是與記憶胞之電容器相連接，各記憶胞 沿著位元線而相鄰）相隔開。 一種本體稱爲圓柱，其是由二個平行之面及一個表面所 限定，此表面是由數條直線沿著一種空間曲線平行移動而 產生（例如，請參閱M e y e r ’ s L e X i k ο η )。若此空間平面是 一種圓，則產生一種圓柱。一種圓柱在特別情況下亦是一 種長方體。一種本體和一種形式（其稍微和數學上正確之 圓柱不同）以下稱爲圓柱。此種差異性可由以下各原因所 造成：蝕刻過程之不均勻性，沈積方法（其中各凹口在邊緣 區域中未完全被塡滿）或設置一些對此製程有利之輔助性 結構（其可使圓柱之一部份變窄）。 本發明之目的是提供另一種SO I基板，其中此種由單晶 矽所構成之層是與矽基板相連接，此種SO I基板適用於積 體半導體組件，可避免上述之浮體效應。此外，本發明亦 涉及此種SO I基板之製造方法。 上述目的是以一種設有凹口之SOI基板來達成，此凹口 切割一種由矽所構成之層及切割一種配置於此層下方之 S i 0 2層。此凹口之上部（其配置在此種由矽所構成之層之 (請先閱讀背面之注意事項再填寫本頁) · --線· -4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） 525233 A7 B7 五、發明說明（4 ) 區域中）具有一種含有第一水平橫切面之圓柱形式。此凹 口之下部（其配·置在S i 02層之區域中）具有一種相對於其 上部而突出之凸起，使此下部具有一種圓柱形式，其所具 有之第二水平橫切.面較第一水平橫切面還大。一種由絕 緣材料所構成之圓柱具有一種等於第一橫切面之水平橫 切面。此圓柱之下部配置在凹口之下部中。此凸起之形 狀須使其在側面上圍繞此圓柱之下部。在此凸起中配置 一種導電性結構，其鄰接於此種由矽所構成之層且鄰接於 矽基板（其上配置S i 0 2層）。 此種由矽所構成之層之/與矽基板之連接是藉由該導電 性結構來達成。 此外，上述目的是藉由一種SOI基板之產生方法來達成， 其中在SO I基板中藉由非等向性之蝕刻而產生一種凹口， 此凹口切割此種由矽所構成之層以及，切割此層下方之 砂 對 地 性 擇 選部 由下 藉之 。□ 層凹 2 b ο 让 S1使 在 置 配 其

性 向 等中 行域 進區 02之 S 層 對02 來 S 大 擴 而此 刻使 蝕 之有 口 具 凹 ^一一一口 此而 於} 對中一 相域積 部區沈 下之式 材 性 電 導 --一3一一 種 部種 上一料 層方裸 之m)部 成or底 構nf之 所C0口 矽 {凹 形 由Μ至 種 直 此Μ刻 在;：蝕 置炉回 配。行 其1進 丨凸且 經濟部智慧財產局員工消費合作社印製 生 產 中 起 凸 在 便 以 此塡 口 於中凹 接口此 鄰凹在 其在置 後配 構i部 結下 性 電 導夕 種 5 圓 -I於種 接一 鄰生 及產 以便 層以 之料 成材 構緣 所絕 止矽種 爲由一 露種入 板其 基柱 生 產 中 其 。在 繞後 圍然 所始 構開 結板 性基 電 I 導so 該之 由用 上商 面由 側可 在中 且法 中方 部本 下在 之· (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 525233 A7 — B7 五、發明說明（r) 一種導電性結構。產生此種導電性結構時不需昂貴之製 造步驟（例如，選擇性磊晶過程）。 例如，金屬，金屬矽化物或半導體材料適合用作此種導 電性結構用之導電性材料。 此種導電性結構較佳是由摻雜之矽所構成，其導電性等 於矽基板和此種由矽所構成之層之導電性。這樣可此導 電性結構和矽基板（或此種由矽所構成之層）之間的邊界 電阻特別小。 由於此種導電性結構由下方鄰接於此種由矽所構成之 層，則此種導電性結構之導電性材料一種配置在此種由矽 所構成之層中之半導體組件之影響特別小。此種外觀所 具有之結果是可使此種導電性結構之導電性材料之選擇 具有很大之自由度。 此種半導體組件例如是一種MOS電晶體。在此種情況 下此導電性結構使此MOS電晶體之通道區可與矽基板相 連接。 由於此種由矽所構成之層之厚度介於50nm和lOOnm之 間，則此種M0S電晶體通常是以平面式電晶體構成。 爲了提高積體電路配置（其包含M0S電晶體）之封裝密 封，則上述之凹口切割此M0S電晶體之源極/汲極區時是 有利的。在此種情況下在凹口中另外產生一種接觸區，其 是與源極/汲極區相接觸。 爲了產生此種接觸區，首先例如須產生圓柱，其過程是 沈積一種絕緣材料且進行回（b a c k )蝕刻，使此凹口之上部 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ·' 經濟部智慧財產局員工消費合作社印製 525233 A7 __ B7 五、發明說明u ) 不完全被填滿。然後沈積一種導電性材料，使此接觸區 産生於圓柱上方。 另一方式是此凹口配置於源極/汲極區之旁侧。 此種MOS電晶體可以是DRAM晶胞配置之記憶胞之一部 份。此記憶胞之另一部份是電容器，其是與MOS電晶體相 連接。MOS電晶體之閘極電極可以是一種沿著基板表面 而延伸之字元線之一部份。 爲了提高此DRAM晶胞配置之封裝密度（即，使每一記憶 胞之面積需求變小），則此源極/汲極區（以下稱爲”共同之 源極/汲極區”）同時是另一記憶胞之MOS電晶體之源極/ 汲極區，其閘極電極是鄰接於此字元線之一條字元線之一 部份。MOS電晶體之另一源極/汲極區是與電容器相連接。 鄰接於該共同之源極/汲極區之此一接觸區是與一條在基 板上延伸之位元線相連接。 爲了提高此封裝密度，則字元線之側面設有隔離用之間 隔層（s p a c e r )時是有利的，此接觸區鄰接於字元線之間隔 層之一且亦鄰接於相鄰字元線之間隔層之一。此種配置 可藉由自我對準（即，不需此種對準用之遮罩）之蝕刻來產 生。此字元線因此以一種保護層來覆蓋。在產生凹口時 選擇性地對此保護層和間隔層來對矽進行蝕刻，使該接觸 區（其下部產生於該凹口中）鄰接於字元線之間隔層，相鄰 字元線之間隔層以及共同之源極/汲極區。在此種蝕刻步 驟中，適當之方式是使用一種遮罩。但此遮罩之對準容許 度（t 〇 U r a n c e )由於此保護層及間隔層而須夠大，以便達 成一種自我對準之蝕刻步驟。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 線· 經濟部智慧財產局員工消費合作社印製 -4 _ 525233 A7 B7 五、發明說明（7 ) 此種DRAM晶胞配置之佈局（1 ayou t )可和Y . N 1 s h i oka e t a 1 .(請參閱上述資料）中所述之佈局相同。因此，可設置 一些隔離結構，其可將各記憶胞之M0S電晶體之源極/汲 極區（其沿著字元線而相鄰）互相隔開。此外，這些隔離結 構亦可將其它之源極/汲極區（其是與記憶胞之電容器相 連接，記憶胞是沿著位元線而相鄰）互相隔開。此共同之 源極/汲極區具有一和第二部份，其分別配置於此字元線 和相鄰之字元線之間且互相鄰接。此種至位元線之接觸 區配置在該共同之源極/汲極區之第一部份中。M0S電晶 體之另一源極/汲極區，此共同之源極/汲極區之第二部份 以及另一電晶體之源極/汲極區之間的連接線是直線。爲 了防止漏電流，則各隔離結構分別鄰接於基板之表面和矽 基板時是有利的。 本發明之有利之效果是與此DRAM晶胞配置之佑局無關 的。 此Si02層之厚度較佳是介於lOOnm和500nm之間。 本發明之實施例以下將依據圖式作詳述。圖式簡單說 明如下： 第1 a圖在各隔離結構，記憶胞之M0S電晶體，字元線， 間隔層和保護層產生之後此SO I基板之橫切面。 第lb圖此SOI基板之與第la圖之橫切面相平行之橫 切面。 第1 c圖此SOI基板之俯視圖，其中顯示M0S電晶體之 源極/汲極區，各隔離結構以及各字元線。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫A頁) 訂： -丨線- 經濟部智慧財產局員工消費合作社印製 525233 A7 __B7 五、發明說明（J) 第2圖在其它之隔離結構，一種隔離層，各凹口和保護 間隔層產生之後第1 b圖之橫切面。 (請先閱讀背面之注意事項再填寫本頁) 第3圖在凹口已擴大，各導電性結構已產生，該保護間 隔層已去除且此種由絕緣材料所構成之圓柱已產生之後 第2圖之橫切面。 第4圖在各接觸區已產生且該隔離層已去除之後第3 圖之橫切面。 第5圖SO I基板之俯視圖，其中顯示各接觸區，至記憶 電容器之各接觸區，各源極/汲極區和各條位元線。 這些圖示並未按比例繪出。 在本實施例中設有一種S 0 I基板，其是由一個1 5 0 n m厚 之層S (由單晶矽所構成）一個配置於此層S下方之2 0 0 n m 厚之S i 02層〇以及一個配置於此層0下方之矽基板1所組 成（第1 a和1 b圖）。 利用由先前技藝中已知之製程而產生各隔離結構Π，其 在側面上圍繞M0S電晶體之主動區。各隔離結構I 1由SOI 基板之表面F到達Si〇2層〇。 經濟部智慧財產局員工消費合作社印製 在各別由隔離結構I 1所圍繞之主動區中產生二個M0S 電晶體。在主動區之中央設置此二個M0S電晶體之共同 之源極/汲極區S / DG (第1 a , 1 b和1 c圖）。此共同之源極 /汲極區S / DG配置在二條相鄰之字元線w之間，此二條字 元線互相平行而延伸且藉由閘極介電質GD而與S〇 1基板 之表面F相隔開。 •字元線W大約200nm寬且包含一種摻雜之多晶砂及一 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 525233 A7 --------_B7____ 五、發明說明（9 ) 種配置於此多晶矽上方之矽化鎢。字元線W大約1 5 0 n m 寬。相鄰之字元線W之間的距離大約是} 5 〇 n m。 此一個Μ 0 S電晶體分別具有另一個源極/汲極區s / D W , 其同樣配置在主動區中（第1 a和1 c圖）。此共同之源極/ 汲極區S / DG有第一部份和第二部份，其分別配置在字元 線W之間且互相鄰接。介於其中一個m〇S電晶體之另一 源極/汲極區S / DW ,此共同之源極/汲極區s / DG之第二部 份以及另一個M0S電晶體之另一源極/汲極區S / Dw之間 的連接線是直線。此共同之源極/汲極區S / DG之第一部 份和第二部份因此是沿著字元線方向而相鄰地配置著。 字元線W之側面是以氮化矽所構成之隔離用之間隔層 Sp來覆蓋，此間隔層Sp大約20nm厚（第la和lb圖）。 此外，字元線W是以大約5 0 n m厚之由氮化矽所構成之保 護層Η來覆蓋（第la和lb圖）。 在字元線W之間產生其它之隔離結構I 2，其過程是沈積 大約200nm厚之Si02且藉由化學-機械式拋光法而整平 直至保護層Η裸露爲止（第2圖）。 爲了產生一種輔助層G,須沈積大約50nm厚之氮化矽 (第2圖）。 由光阻產生一種遮罩，其未覆蓋一種矩形區域（其在字 元線方向中之邊長是大約1 5 0 η πι且垂直於字元線方向之 邊長大約是3 0 0 n m )。此種矩形區域重疊於該共同之源極 /汲極區S/DG之第一部份。 •藉助於此種由光阻所構成之遮罩來對氮化矽進行鈾刻， -1 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) .- •線. 經濟部智慧財產局員工消費合作社印製 525233 Α7 __Β7 五、發明說明（α) 直至其它之隔離結構I 2之一部份裸露爲止（第2圖）。然 後以C2F6 , C3F8.選擇性地對氮化矽來對s i 02進行蝕刻直 至其它隔離結構I 2之裸露部份被去除爲止（第2圖）。 爲了產生各凹口 . V ,例如須以Η B r , H e , 0 2 , N F 3選擇性地 對氮化矽進行蝕刻直至S 1 02層〇裸露爲止。各凹口 V切割 此共同之源極/汲極區S / DG之第一部份。 去除此種由光阻所構成之遮罩。 爲了產生各輔助層S Η ,須沈積大約1 〇 n m厚之氮化矽且 進行回蝕刻直至各凹口 V底部上之氮化矽被去除爲止。 這些輔助層SH覆蓋各凹口 V之側面（第2圖）。 然後使各凹口 V加深，其過程例如是以c2f6,C3F8選擇 性對氮化矽來對S 1 02進行蝕刻直至矽基板1裸露爲止（第 2圖）。 然後使各凹口 V在Si02層之區域中擴大，其過程是選 擇性地對氮化矽以等向性方向來對S i 0 2進行蝕刻◦各凹 口 V現在分別具有一種上部，其是配置在此種由矽所構成 之層S之區域中且具有一種圓柱形式（其具有第一水平橫 切面）；各凹口亦具有一種下部，其配置在S i 〇2層0之區域 中且相對於該上部而言具有一種凸起，使此下部具有一種 圓柱形式（其具有第二水平橫切面），第二水平橫切面較第 一水平橫切面還大。第一水平橫切面是邊長爲^(^⑺和 150nm之矩形。第二水平橫切面是邊長爲210nm和250nm 之矩形。在擴大各凹口 V時，此輔助間隔層s Η可保護其 匕之隔離結構I 2且情況需要時亦可保護各隔離結構I 1。 -1 2 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱一 讀 背 面-之 注 意 事 項 再 填

訂 經濟部智慧財產局員工消費合作社印製 525233 Α7 ---Β7 五、發明說明（'/ ) 輔助間隔層S Η例如以磷酸來進行之等向性蝕刻而去 除。 · 爲了產生各導電性結構L (其使此種由矽所構成之層S 可與矽基板1在電牲上相連接），須沈積大約5 0 n m厚之同 次p -慘雑之多b日砂且進丫了回（b a c k )触刻直至砂基板1裸 露爲止（第3圖）。在各凹口 V之凸起中因此可形成導電 性結構L。 然後沈積大約lOOnm厚之Si〇2且回蝕刻至SOI基板之 表面F下方大約50nm處，使得在各凹口 v中可分別產生 一種由絕緣材料所構成之圓柱Z。此圓柱Z之水平橫切 面是與凹口 V之第一水平橫切面相一致（第3圖）。由於 該輔助間隔層SH已去除，此圓柱Z並不具備數學上正確 之圓柱形式。在凹口 V之上部中此圓柱Z之水平橫切面 稍大。 此導電性結構L在側面上圍繞此圓柱Z。 爲了產生一些接觸區K,須沈積大約lOOnm厚之η -摻雜 之多晶矽且進行回飩刻直至輔助層G裸露爲止。然後藉 由化學-機械式拋光而剝蝕一些多晶矽和氮化矽直至輔助 層G去除且該保護層G裸露爲止（第4圖）。在凹口 ν中 因此產生了接觸區Κ,其向內到達凹口 V且與共同之源極 /汲極區S / DG所接觸而鄰接於字元線W之一個間隔層sΡ 及鄰接於相鄰之字元線W之一個間隔層（第4圖）。 產生各條位元線Β ,其鄰接於接觸區Κ且垂直於字元線 ★而延伸（第5圖）。此外，產生一些其它之接觸區Κ’，其 -1 3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) 線- 經濟部智慧財產局員工消費合作社印製 525233 A7 _B7 _ 五、發明說明（〇 ) 鄰接於其它之源極/汲極區 S / DW且在其上產生記憶電容 器（未顯示）。· 所產生之DRAM晶胞配置之各記憶胞分別含有一個MOS 電晶體和一個記憶電容器，它們互相連接。 本實施例可有許多變型，其同樣在本發明之範圍中。各 層，區，結構和導線之大小因此可依據各別之需求而調 整。 符號之說明 1 ...矽基板 B...位元線 F ...表面 G. ..輔助層 GD…閘極介電質 H. ..保護層 I 1，12...隔離結構 K , K’ ...接觸區 L...導電性結構 (請先閱讀背面之注意事項再填寫本頁) 訂- _線· 經濟部智慧財產局員工消費合作社印製 區 極 汲 層ζ 之極 成源層 構一隔 層所/DW間 線 02矽S/H...口元柱 S1由 G S 凹字圓 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 5252333L Η Α8 Β8 C8 D8 六、申請專利範圍 第89 1 12433號「具有單晶矽層之基板及其製造方法」專利案 (91年6月修正） 1· 一種具有單晶矽層之基板，其特徵爲： -具有：一種由單晶矽所構成之層（S )，一種位於此層 (s )下方之s i 02層（0 )以及一種位於此層（0 )下方之矽 基板（1 ), -設有一種凹口（ V )，其切割此種由矽所構成之層（S) 和該Si02層（〇）， -此凹口（ V)之上部（其配置於此種由矽所構成之層（S) 之區域中）具有一種含有第一水平橫切面之圓柱形式， -此凹口（V)之下部（其配置於3;02層（0)之區域中） 相較於此凹口（ V )之上部而言具有一種凸起，使此下部 具有一種含有第二水平橫切面之圓柱形式，第二水平橫 切面較第一水平橫切面還大， -設有一種由絕緣材料所構成之圓柱（Z )，其水平橫 切面等於第一水平橫切面且其下部配置於此凹口（ V)之 下部中， -上述凸起在側面上圍繞此圓柱（Z )之下部， -在此凸起中配置一種導電性結構（L )，其鄰接於此 種由矽所構成之層（S )且鄰接於矽基板（1 )。 2 .如申請專利範圍第1項之基板，其中 -在此種由矽所構成之層（S )中配置一種MOS電晶體， -此導電性結構（L )使MOS電晶體之通道區在電性上 可與矽基板（1 )相連接。 3 .如申請專利範圍第2項之基板，其中 -此MOS電晶體之源極/汲極區（S / DG )鄰接於此基板 -1 5 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂--- 線丨# 經濟部智慧財產局員工消費合作社印制π 525233 A8 B8 C8 D8 六、申請專利範圍 之表面（F )， -此凹口（ V )切割此源極/汲極區（S / DG )， -在圓柱（Z )上方配置一個接觸區，其一部份配置在 凹口（ V )中且與源極/汲極區（S / DG )相接觸。 4 ·如申請專利範圍第3項之基板，其中 -此MOS電晶體和電容器形成DRAM晶胞配置之記憶 胞， -此MOS電晶體之閘極電極（其是平坦的）是一條沿 著此基板之表面（F )而延伸之字元線（W )之一部份，在此 字元線（W )之側面上配置一些隔離用之間隔層（SP )， -此源極/汲極區（S / DG )和另一記憶胞之MOS電晶體 (其閘極電極是鄰接於此字元線（W )之另一條字元線（W ) 之一部份）之源極/汲極區（S / DG )形成一個共同之源極/ 汲極區（S/DG)， -MOS電晶體具有另一個源極/汲極區（S/DW)，其是 與電容器相連接， -此接觸區（K )是與一條在基板上延伸之位元線（B ) 相連接且鄰接於此字元線（W )之間隔層（SP )之一以及鄰 接於相鄰之字元線（W )之間隔層（SP )之一。 5 .如申請專利範圍第4項之基板，其中 -設有一些隔離結構（II )，其分別由基板之表面（F ) 到達Si02層（0), -這些隔離結構（Π )使記憶胞之各M0S電晶體之各 源極/汲極區（S / DG , S / DW )(其沿著字元線（W )而相鄰）互 -1 6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) (請先閱讀背面之注意事項再填寫本頁) ·____ 經濟部智慧財產局員工消費合作社印製 一OJI n n k— ϋ ϋ I ϋ —.1 n ϋ _ϋ 525233 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 相隔開， -各隔離結構（I 1 )使其它與各記憶胞之電容器相連 接之這些源極/汲極區（S / DW )互相隔開，這些記憶胞沿 著位元線（B )而相鄰， -該共同之源極/汲極區（S / DG )具有第一部份和第二 部份，其分別配置在字元線（W )和相鄰之字元線（w )之間 且互相鄰接， -此凹口（ V )配置在源極/汲極區（s / DG )之第一部份 中， -介於此MOS電晶體之另一源極/汲極區（S/DW),源 極/汲極區（S / DG )之第二部份和另一個MOS電晶體之源 極/汲極區（S / DW )之間的連接線是直線。 6 .如申請專利範圍第1至5項中任一項之基板，其中 -此種由矽所構成之層（S)之厚度是在50nm和200nm 之間， -Si02層（0)之厚度是介於lOOnm和500nm之間。 7 . —種基板之產生方法，其特徵爲： -此基板具有：一種由單晶矽所構成之層（S )，一種位 於此層（S )下方之S i 02層（0 )以及一種位於此層（0 )下 方之矽基板（1 ),在此基板中藉由非等向性之蝕刻而產 生凹口（ V ),此凹口（ V )切割此種由矽所構成之層（S )及 該 Si02 層（0)， -選擇性地對矽來對s i 02進行等向性之蝕刻而使凹 口（ V )之下部（其配置在s i 〇 2層（0 )之區域中）擴大，使此 -1 7 - 本紙張尺度適用中國國家標準（CNS)A4規格cno X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

   525233 Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 下相較於此凹口（ V )之上部（其配置在此種由砂所構 成之層（S)之區域中）而言具有一種凸起， -以共形（c ο n f 〇 r m )方式沈積一種導電性材料且進行 回蝕刻直至此凹口（ V )之底部裸露爲止，以便在此凸起 中產生一種導電性結構（L )，其鄰接於此種由矽所構成 之層（S )和鄰接於矽基板（1 )， -在此凹口（ V )中填入一種絕緣材料而產生一種圓柱 (Z )，其下部配置在凹口（ V)之下部中且在側面上是由導 電性結構（L )所圍繞。 8 .如申請專利範圍第7項之方法，其中 -在此種由砂所構成之層（S)中產生MOS電晶體 •須產生此凹口（ V )和MOS電晶體，使該導電性結構（L ) 在電性上可將MOS電晶體之通道區與矽基板π )相連 接。 9 .如申請專利範圍第8項之方法，其中 -須藉由植入而產生此Μ 0 S電晶體之源極/汲彳函區 (S / DG ),使其鄰接於基板之表面（F )， -須產生此凹口（ V )，使其切割此源極/汲極區 (S/DG), -爲了產生圓柱，須沈積且回蝕刻一種絕緣材料^吏 凹口（V)之上部未完全塡滿， -須沈積一種導電性材料，以便在圓柱（z )上方^ i 一種接觸區（K)，其一部份配置在凹口（ V )中且與丨原極/ 汲極區（S/DG)相接觸。 -1 8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） (請先閱讀背面之注意事項再填寫本頁) 一 ^ I n ϋ ϋ I I I ·ϋ n —I- ϋ II «ϋ I ϋ ϋ ϋ n ϋ —.1 I —ϋ ϋ n n n 525233 Α8 Β8 C8 D8 /經濟部智慧財產局員工消費合作社印製 申請專利範圍 1 0 ·如申請專利範圍第9項之方法，其中 -須產生一種電容器，其與MOS電晶體形成DRAM晶 胞配置之記憶胞， -產生一種平面式電晶體之MOS電晶體， -產生此MOS電晶體之閘極電極以作爲一條沿著基 板表面（F )而延伸之字元線（W )之一部份， -在字元線（W )之側面上產生一些絕緣用之間隔層 (SP), -字元線（W )是以一種保護層（Η )覆蓋著， -須產生此記憶胞之MOS電晶體，使此MOS電晶體之 源極/汲極區（S / DG )和另一記憶胞之MOS電晶體（其閘 極電極是與此字元線（W )相鄰之另一條字元線（W )之一 部份）之源極/汲極區（S / DG )形成一個共同之源極/汲極 區（S/DG), -產生此MOS電晶體之另一源極/汲極區（S/DW)，其 是與電容器相連接， -藉由蝕刻而產生此凹口（ V ),其中須選擇性地對保 護層（Η )和間隔層（SP )來進行蝕刻，使接觸區（Κ )(其一 部份產生於凹口（ V )中））鄰接於字元線（W )之間隔層（SP ) 之一且亦鄰接於相鄰之字元線（W )之間隔層（SP )之一， -產生一條在基板上延伸之位兀線（Β )，其是與接觸 區（Κ )相連接。 1 1 ·如申請專利範圍第1 〇項之方法，其中 -產生一些隔離結構（I 1 ),其分別由基板之表面（F ) -1 9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) · Bn I —^1 ·ϋ ϋ n n ^ ^ * aw mum I ί 線丨# 525233 A8 B8 C8 D8 六、申請專利範圍 到達S i 0 2層（〇 )，這些隔離結構（I 1 )使各記憶胞之μ〇S 電晶體之源極/汲極區（S / DG，S / DW )(其沿著字元線（w ) 而相鄰）互相隔開且使這些與記憶胞之電容器（其沿著 位元線（Β )而相鄰）相連接之源極/汲極區（S / DW )互相隔 開， -須產生共同之源極/汲極區（S / DG ),使其具有一部 份和第二部份，此二部份分別配置在字元線（W )和相鄰 之另一條字元線（W )之間且相鄰接， -此凹口（ V )產生於共同之源極/汲極區（S / DG )之第 —部份中， -須產生各MOS電晶體，使介於此MOS電晶體之另一 源極/汲極區（S / D W ),共同之源極/汲極區（S / D G )之第二 部份和另一 MOS電晶體之源極/汲極區（S / DW )之間的連 接線是直線。 1 2 .如申請專利範圍第7至1 1項中任一項之方法，其中 -此種由矽所構成之層（S)之厚度是在50nm和200nm 之間， -Si02層（0)之厚度是在l〇〇nm和500ηηι之間。 (請先閱讀背面之注意事項再填寫本頁) · 訂---------線-- 經濟部智慧財產局員工消費合作社印製 -20- 本紙張尺度適用中國國家標準（CNS)A4規格x 297公釐）