TW513580B - Method and apparatus for generating test patterns used in testing semiconductor integrated circuit - Google Patents

Description

513580 A7 B7 五、發明説明（1 ) (發明所屬技術領域） 本發明關於半導體積體電路測試用之測試圖型生成方 法及其裝置，特別關於針對閘極延遲故障或產生閘極延遲 故障之斷線故障，以及路徑延遲故障，使用過度電源電流 信號予檢測之測試圖型系列之生成方法及其裝置。 習知針對待測試半導體積體電路之邏輯閘之延遲期間 變異常之閘極延遲故障（gate delay fault)之測試用測試圖 型，係藉由算出令半導體積體電路內之待測試邏輯閘之輸 出以某一信號値（初期邏輯値）予以初期化之測試圖型， 及該待測試邏輯閘之輸出固定於上述初期邏輯値之故障（ 變質故障）之測試用之測試圖型而產生。圖1 a係待測試積 體電路之一例。該電路，其輸入端子X2及X3連接N A N D 閘G!之輸入側，輸入端子X3及X4連接N A N D閘⑴之輸 入側，N A N D閘Gi及N A N D閘G2之各輸出側，分別連 接N A N D閘G;之兩輸入側，N A N D閘⑴之輸出側及輸 入端子X!分別連接N〇R閘G 4之兩輸入側，N A N D閘 G;之輸出側及輸入端子X5分別連接N A N D閘G 5之兩輸 入側，N〇R閘G 4及N A N D閘G 5之各輸出側分別連接 N〇R閘G 6，N〇R閘G 6之輸出側連接輸出端子Z [。 該待測試積體電路中’針對邏輯閘G 3之上升遷移變慢 之閘極延遲故障（slow-tQ-nse )之測試圖型之生成係依以 下而進行。首先，如圖1 a所示，算出故障閘G 3之輸出被 賦予初期値“ 0 “之測試圖型Xf X，Χπ X ’ Xf 0，Χπ X ，Χπ X。此處X表示“ 0 “與“ 1 “之任一均可。又’該測 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨〇>< 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 1# 經濟部智慧財產笱員工消費合作社印製 513580 A7 B7 五、發明説明（2 ) 試圖型以下以Vl= ( ΧΧ0ΧΧ )表示。接著假設故障閘G 3 之輸出固定於初期値“ 0 “之變質故障，算出以積體電路之 輸出信號線檢測出該變質故障用之測試圖型V2 =( OX 1 1 1 )(圖1(b))。如上述檢測故障聞G 3之鬧極延遲故障 的測試圖型系列係以T二< VI，V2 > = < “ XX0XX “， “ 0X 111 “ >算出。閘極延遲故障之測試圖型之生成方法，被 揭不於例如 E.S.Park and M.R.Mercer，” An Efficient Delay Test Generation System for Combinational Logic Circuits, ” Transaction on Computer-Aided Design, 11(7)，pp. 926-93 8, 1 992,或 U.Mahlstedt， “DELTEST : Deterministic Test Generation for Gate Delay Faults，” Proceedings of IEEE International Test Conference，pp. 972-980，1993 等。 半導體積體電路中之信號傳送路徑稱爲paths(路徑）， 信號由路徑之輸入信號線傳送至輸出信號線之實踐稱爲路 徑延遲時間（path delay time )，路徑延遲時間大於特定値 時電路即便爲無法正常動作，此稱爲路徑延遲故障（path delay fault )。一般而言，測試延遲故障需2個測試圖型， 該2個測試圖型稱爲測試向量對或測試圖型系列。習知積 體電路內之路徑延遲故障測試用之測試圖型系列，係使用 圖所示5邏輯値（five logic value system )，依圖3所示含 意表（implication table)或圖 4 之路徑活化表（sensitizing table) ’對待測ό式積體電路內之各信號線分配上述邏輯値 而生成。圖2係表示’於圖型VI與V2之任一 S 〇均爲“0 “，於圖型V1與V2之任一S 1均爲“ 1 “，U 0於圖型 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） ' — -5- (請先閲讀背面之注意事項再填寫本頁) 衣·

、1T 經濟部智慧財產¾員工消費合作社印製 513580 Μ Β7 五、發明説明（3 ) V1爲“ X “於圖型V2爲“ 〇 “ ’ U 1於圖型V1爲“ X “於 圖型V2爲“.1 “，XX於圖型VI與V2均爲“ X “。 (請先閲讀背面之注意事項再填寫本頁) 圖3al所示AND閘之2個輸入端子L及乂2之各輸入 分別爲S 0、U 0、S 1、U 1、X X之任一組合之情況下 其輸出之狀態圖式於圖3a2之含意表’例如X!爲S 0，X2 爲 U 0 時 Vl= <0，X>，V2= <0，0>故輸出爲 <〇，〇> =S 0。圖3bl所示N〇R閘之2個輸入端子Xl及χ2之各 輸入分別爲S 0、U 0、S 1、ϋ 1、X X之任一組合之情 況下其輸出之狀態圖式於圖3 b 2之含意表。圖3 c 1所示換流 器之輸入端子1之輸入爲S 0、U 0、S 1、U 1、XX之 之情況下其輸出端子Z之輸出狀態圖式於圖3c2之含意表 〇 經濟部智慧財產^工消費合作社印製 圖4a係A N D閘之一方輸入由“ 0 “變爲“ 1 “時輸出 狀態之變化，亦即電路活化必要之另一方輸入線號之各値 ，此情況下，設爲由“ X “至“ 1 “，亦即U 1即可。又’ 如圖4b所示A N D閘之一方輸入由“ 1 “變爲“ 0 “時，爲 使輸出狀態變化（電路活化）而將另一方輸入設爲S 1，亦 即“ 1 “即可。圖4c分別表示A N D閘或N A N D閘及 〇R閘或N〇R閘之各一方輸入一方輸入由“ 0 “上升爲“ 1 “情況下，及由“ 1 “下降爲“ 0 “之情況下，使該閘活化 所要之另一方輸入信號之5邏輯値。 圖5a所示積體電路中，輸入端子L及分別連接 A N D閘⑴之兩輸入側，輸入端子Χ3及Χ4分別連接〇R 閘G 2之兩輸入側，輸入端子X i連接換流器閘G 3之輸入側 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -6 - 513580 A7 _ B7 五、發明説明（4 ) (請先閱讀背面之注意事項再填寫本頁) ，換流器閘G;之輸出側及輸入端子χ5分別連接A N D閘 G5之兩輸入側，閘Ch及G2之各輸出側分別連接,N〇R閘 G4之各輸入側，閘⑴及G4之輸出側分別連接〇R閘G6之 兩輸入側。此電路中，對粗線所示路徑P，亦即輸入端子 X; — g2 - g4 — g6 -輸出線之路徑延遲故障之測試圖型之生成 ，係首先於該待測試路徑P上之各信號線，設定圖5a所示 之遷移信號，之後如圖5b所示對路徑P上之邏輯閘G2、G6 之不位於路徑P上之輸入信號線（側端輸入，side-mput ) ，使用圖4之路徑活化表，賦與使該各閘G2、G6分別活化 之信號値，最後如圖6所示，依賦與各信號線之信號値， 使用圖3之含意表，來決定賦與各信號線之信號値。圖5 及圖6之例中，路徑P之路徑延遲故障測試用之測試圖型 系歹[J ，係以丁二 < VI，V2 > = < “ S 0 XX U 1 S 0 U 0 “ > = 〈 “ 0Χ00Χ “， “ 0X100 “ > 算出。該路徑延遲 經濟部智慧財凌笱員工消費合作社印製 故障之測試圖型生成方法揭示於例如 C.].Un and S.M.Ready， “〇η Delay Fault Testing in Logic Circuits， “Transactions 〇n Computer-Aided Design, CAD-6(5)， pp.694-703，1 987(文獻 1)或 K.-T.Cheng，A.Krstic，and H.-C.Chen， “Generation of High Quality Tests for Robustly Untestable Path Delay Faults, “Transactions on Computers，45(12)， pp· 1379-1392， 1996 等。 但是，圖1說明之測試圖型生成方法，其基本測試法 ，爲觀測待測試電路之輸出端子之電壓信號之手法，有故 障影響需傳送至待測試電路之輸出端子的限制，測試圖型 本纸張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） 513580 A7 B7 五、發明説明（5 ) (請先閲讀背面之注意事項再填寫本頁) 之生成困難。特別是對延遲時間之增分爲待測試電路之時 脈週期以下之微小之閘極延遲故障（small gate delay fault )之測試，爲觀測故障之影響，需令故障閘之輸出信號， 通過延遲時間較大之信號傳送路徑以傳送至輸出端子，使 故障活化用之2個測試圖型（稱爲測試向量對或測試圖型 系列）之生成極其困難。 又，習知測試圖型生成方法，需使閘極延遲故障及斷 線故障之影響傳送至輸出信號線，測試圖型生成之含意操 作上信號線之邏輯値產生矛盾之機率高，測試圖型生成中 信號設定之修正次數變多，測試圖型之生成需時間爲其問 題點。 因此，對積體電路之閘極延遲故障或引起閘極延遲故 障之斷線故障而言，容易且可高速生成測試圖型系列之測 試圖型生成方法有其必要性。 經濟部智慧財產局員工消費合作社印製 又，圖5及圖6說明之測試圖型生成方法需滿足，爲 活化待測試路徑而對待測試路徑上之全邏輯閘之側端輸入 (不在待測試路徑上之全部之輸入信號線）設定非控制輸 入値（non-controHing input value)之限制，及爲生成可強 力進行路徑延遲故障測試（測試結果不受輸出電壓取樣之 時序影響）之測試圖型系列，需於待測試路徑及側端輸入 不產生鬍鬚狀電壓脈衝之限制。結果，測試圖型系列之生 成極其困難。又，無法生成測試圖型系列之路徑延遲故障 之數變多，路徑延遲故障之故障檢出率低爲其問題點。此 處之非控制輸入値係對各邏輯閘之輸出無法一味決定之邏 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -8 - 513580 A7 ___ B7 五、發明説明（6 ) 輯値，例如A N D閘或N A N D閘之非控制輸入値爲邏輯 値“ 1 “，〇R閘或N〇R閘之非控制輸入値爲“ 0 “。 (請先閱讀背面之注意事項再填寫本頁) 因此，對積體電路之路徑延遲故障而言，容易且可有 效生成測試圖型系列之測試圖型生成方法有其必要。 本發明目的在於提供，使用可測試電路之過渡現象之 可觀測性高之過渡電源電流（I d d τ，transient power supply current)測試法，針對半導體積體電路內之延遲故 障或斷線故障之測試圖型系列，可容易且高速予以生成的 測試圖型生成方法及其裝置。 本發明另一目的在於提供，使用可測試電路之過渡現 象之可觀測性高之過渡電源電流（I d d τ，t r a n s 1 e n t ρ 〇 w e r supply current)測試法，針對半導體積體電路內之路徑延 遲故障之測試圖型系列可容易生成，可作成有效之測試圖 型系列的測試圖型生成方法及其裝置。 (發明之槪要） 經濟部智慧財產笱員工消費合作社印製 第1發明之半導體積體電路測試用之測試圖型系列之 生成方法之一例，係對待測試半導體積體電路生成故障一 覽表，由上述故障一覽表進行測試圖型之生成，選擇對象 故障，對上述對象故障所對應之故障位置賦與使上述故障 活化之初期値算出初期化測試圖型，假設上述故障位置爲 變質至上述初期値之故障，於以上述故障位置爲輸入之次 段邏輯閘之輸出算出傳送上述變質故障之傳送測試圖型， 將上述算出之初期化測試圖型及傳送測試圖型所構成之測 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -9- 513580 A7 B7 經濟部智慧財產局〗貝工消費合作社印製 五、發明説明（7 ) 試圖型系列登錄於測試圖型一覽表，重複上述選擇步驟， 直至上述故障一覽表乃未處理之故障不存在爲止。 上述測試圖型系列之生成，係賦與5邏輯値系統之信 號値，俾於上述對象故障對應之故障位置使上述故障活化 ，於以上述故障位置爲輸入之次段邏輯閘之輸出，算出傳 送上述信號値之測試圖型系列亦可，以其他手法生成亦可 〇 又，分別使用用戶裝置及多數伺服器裝置，於上述用 戶裝置進行上述故障一覽表之生成，例如將該故障一覽表 分割成多數副故障一覽表，並、送信至上述多數伺服器裝置 ，於各伺服器裝置，係對用戶裝置送來之上述副故障一覽 表進行測試圖型生成，選擇上述對象故障，於上述對象故 障對應之故障位置賦與使上述故障活化之信號，於以該故 障位置爲輸入之次段邏輯閘算出傳送信號之測試圖型系列 並送回至用戶裝置，當副故障一覽表乃未處理之故障不存 在時將處理終了通知用戶裝置，用戶裝置將多數伺服器送 回之測試圖型系列登錄於測試圖型一覽表，由全伺服器裝 置受信測試圖型生成處理終了之通知而結束處理。 如上述藉分散處理可高速生成測試圖型系列。 上述中使用登錄之測試圖型系列進行過渡電源電流故 障模擬，作成上述測試圖型系列可檢測出之故障一覽表（ 待檢測故障一覽表），將該待檢測故障一覽表內之故障由 上述故障一覽表予以刪除亦可。 依此則可快速完成故障一覽表內之故障處理。 (請先閱讀背面之注意事項再填寫本頁) ^衣· 訂

•T 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10- 513580 A7 B7 五、發明説明（8 ) (請先閲讀背面之注意事項再填寫本頁) 使用用戶裝置及多數伺服器裝置情況下，不需分割故 障一覽表暫時將送信至伺服器裝置，而由處理完畢之伺服 器裝置逐一送出、處理故障，特別是使用由伺服器裝置送 回之測試圖型系列，亦即使用登錄之測試圖型系列進行過 渡電源電流故障模擬，作成上述上述測試圖型系列可檢測 出之故障一覽表（待檢測故障一覽表），將上述待檢測故 障一覽表內之故障由上述故障一覽表消除亦可。依此則亦 可加速全體之處理速度。或者，伺服器裝置由用戶裝置之 故障一覽表選擇故障、處理之，且確認故障一覽表中是否 乃有未處理之故障亦可。 又，生成上述測試圖型系列之步驟，較好以閘極延遲 故障爲單位生成測試圖型系列。 又，生成上述測試圖型系列之步驟，較好以斷線故障 爲單位生成測試圖型系列。 經濟部智慈財產^員工消費合作社印製 第2發明之測試圖型生成方法中，係對待測試半導體 積體電路生成路徑延遲故障之一覽表（故障一覽表），產 生賦與上述半導體積體電路之2個以上之測試圖型所形成 之測試圖型系列，針對待測試半導體積體電路，對該測試 圖型系列進行電路內之遷移模擬，計算電路內部之信號線 所產生之遷移信號値列，使用上述遷移模擬所計算之各信 號線之遷移信號値列，依據上述測試圖型系列，生成以過 渡電源電流測試可檢測出之故障之一覽表（待檢測故障一 覽表），將上述待檢測故障一覽表內之故障由上述故障一 覽表予以刪除，將上述測試圖型系列登錄於測試圖型系列 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 513580 經濟部智慧財產^員工消費合作社印製 A7 B7五、發明説明（9 ) 一覽表，重複上述圖型系列生成步驟以後之步驟直至上述 故障一覽表內之路徑延遲故障成爲特定數以下.。 此情況下，使用用戶裝置及多數伺服器裝置，例如於 上述用戶裝置生成上述路徑延遲故障之一覽表（故障一覽 表），生成測試圖型系列，對未進行處理之1個以上之伺 服器裝置分別逐一送信測試圖型系列，於各伺服器裝置， 對用戶裝置送來之測試圖型系列進行遷移模擬，算出電路 內部產生之遷移信號値列，且使用該遷移信號値列，依據 上述測試圖型系列生成以過渡電源電流測試法可檢測出之 故障一覽表（待檢測故障一覽表），將上述待檢測故障一 覽表內之故障由上述故障一覽表消除，當上述故障一覽表 內之路徑延遲故障數達特定値以下時用戶裝置結束處理並 通知各伺服器裝置。 又，於用戶裝置預先生成足夠之測試圖型系列之一方 輸入覽表，將其分割成多數副測試圖型系列一覽表，分別 送信至各伺服器裝置，各伺服器裝置則由該副測試圖型系 列一覽表選擇測試圖型系列進行處理亦可。 以下以一般半導體積體電路之C Μ〇S積體電路爲例 說明本發明原理。本發明爲利用過渡電源電流測試法，首 先說明C Μ 0 S積體電路之過渡電源電流及依該過渡電源 電流之故障檢測。 C Μ〇S邏輯閘之過渡電流 圖7表示C Μ〇S換流器（圖7c及d )之過渡應答（ (請先閱讀背面之注意事項再填寫本頁) €衣.

、1T Φ1 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -12 - 513580 A7 B7 經濟部智慧財產^M工消費合作社印製 五、發明説明（10) transient response)。該過渡應答係以電路模擬器算出。圖 7 a係過渡狀態中輸出電壓V。υ τ對輸入電壓V i n之應答， 圖7b係由電源流入C Μ〇S換流器之電流I D D之應答。該 電流稱爲過渡電流（t r a n s 1 e n t c u r r e n t )。換流器之輸入 I N由“ 1 “變爲“ 0 “時（圖7 c )，在輸入電壓較η — Μ〇S之臨限値電壓高較ρ — Μ〇S之臨限値電壓低之期間 ，η — Μ〇S與ρ — Μ〇S僅一瞬間同時成〇Ν狀態，由電 源端子Τ ν D朝接地G N D流通貫通電流I s ( short circuit current )。此時，換流器之輸出信號線之輸出〇U T由“ 0 “遷移至“ 1 “，因此，與貫通電流I s同時，伴隨換流器 之輸出信號線所連接之寄生電容（parasitic capacitance) C lq.ad之充電（capacitancecharging)產生之電流I c由電 源端子T v D流入寄生電容C L ◦ A D。因此，於換流器之輸 入I N產生下降遷移時（以下標f識別者）流入換流器之 過渡電流I。f由貫通電流I s f與充電電流I c之和決定。 過渡電流I。t =貫通電流I s t +充電電流I。 （ 1 ) 另外，輸入I N由“ 0 “遷移至“ 1 “時（輸出由“ 1 “ 遷移至“ 0 “時（以下標r識別）（圖7d )) ’由輸出信號 線所連接之寄生電容C L ◦ A D產生放電’產生放電電流I D ，但由電源端子T v D流入換流器之電流I G 僅貝通電流 I S ,。因此該電流I。^之峰値，如圖7 b所示僅較下降遷移 時之過渡電流I。1之峰値稍小’ (請先閲讀背面之注意事項再填寫本頁) 衣. 訂 .01. 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ 297公釐） -13 - M3580 A7 _______ B7五、發明説明（11) 電流I。^貫通電流I S r ( 2 ) .C Μ〇S換流器之傳遞特性，如圖8 a所示相對於輸入 電壓V ! N之變化呈三角脈衝狀電流I 5。因此C Μ〇S換 流器之輸入具上升遷移時，流入cm〇s換流器之貫通電 流I s ,之波形’假設輸入電壓v ! N以鋸齒狀遷移時，貫通 電流輿圖8b係近似以“ I s “表示之三角脈衝。又，相對 於圖8b所示輸入信號之上升遷移，CM〇S換流器之貫通 電流I s ^之波形可以以下之近似式表示。 (數1 )

0、 VDD * lSmax .νΠΙΝ * ^Smax V7 (VSP - vTHN) · tr DD * ^Smax 丨 t , — ~， (VSf> - VT1(N ) (VDI) - Vmp) ISmAv 1 V i丨 VDD Vl)l) + VTHP). t「 (Vsp - vf)D + vTHP) DD

VTHN VDD

VSP

V

DD :t r VDP ~ VTHP "VDD 7ΡΡ ~ VTHP ·

^DD (3) (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產^員工消費合作社印製 其中，I S M A X係流入C M〇S換流器之過渡電流（貫 通電流）之最大値，V D D係電源電壓，V T H N係η -Μ〇S電晶體之臨限値電壓，V Τ Η Ρ係ρ 一 Μ〇S電晶體之 臨限値電壓，t 係輸入信號之上升遷移時間。但是， V Τ' Η Ρ以絕對値表示，又，爲求近似式之簡化，輸入電壓 V ί Ν之遷移開始時刻設爲〇 ’於遷移終了時刻t ^輸入電壓 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -14 - 513580 A7 B7 五、發明説明（12) 變爲V D D。 相對於輸入信號之上升遷移，C Μ〇S換流器之貫通 電流I s 之波形亦同樣可以下式算出， (數2 ) ^DD * lSr '^THPjJSmax

λΓΗΡ ^DD Η (VDD - VT||P - Vsp)· tf (VDn - Vnjp - VSp) VdD .丨Sm^__(VDD ~ vniN^1Smax (Vri)N ~ Vsp)

VTHP t VDD V1)I) - VSP VDD

^DD - VSP tf

VTKN (請先閱讀背面之注意事項再填寫本頁) 衣. 0 ,

VDD ~ VTHN

yDD V- lf

DD (4) 其中，t「係輸入信號之下降遷移時間。此情況下，電 源電流之上升開始時刻，最大値I S M A X之時刻，下降終τ 時刻，於圖8b以附加括弧表示。 又，對C Μ 0 S換流器之輸出信號線之寄生電容 訂 經 濟 部 智 慧 財 產 消 費 合 h 社 印 製

C V 之充電電流I C；，假設輸出信號線之電壓變化爲 :t)時可以下式表示， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15- 513580 A7 B7 五、發明説明（13) (數3 ) ⑶ (請先閱讀背面之注意事項再填寫本頁) ^-Cload^^ at 該式，對換流器以外之邏輯閘亦同樣可算出。 經濟部智慧財產笱員工消費合作社印製 流入邏輯閘之過渡電流I。，假設其大部分爲貫通電流 ’則可近似圖8b之I s所示三角脈衝。實際上，C Μ〇S 換流器之過渡電流I。波形，如圖7b所示之三角脈衝。因 此，邏輯閘之過渡電流I ◦，如圖8b所示，在成爲最大値 I s M A X之前呈單調增加，最大値I S M A X以後呈單調減少 。又，I。之成爲最大値IsMAX，係輸入電壓成爲邏 輯閘之開關電壓V S P之際，亦即，如圖8b所示，I c呈峰 値之時刻與邏輯閘之輸入遷移之時刻一致。邏輯閘具延遲 時間，邏輯閘之輸出遷移時刻僅較輸入遷移時刻稍慢。亦 即，I c成爲峰値之時刻僅較邏輯閘之輸出遷移時刻稍前。 此情況下，過渡電流波形I C之下降邊緣（下降部分），可 考慮爲與輸出遷移時刻一致。又，邏輯閘之過渡電流波形 I。之脈寬，係與輸入電壓之遷移時間（例如上升遷移時間 t ,)成比例。 至此係假設流入邏輯閘之過渡電流I。之大部分爲貫通 電流I s之說明。但是，但隨c Μ〇S製程之微細化’配線 延遲較閘極延遲更具支配性。此乃意味著假設輸入電壓之 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -16- 513580 A7 ____ B7 五、發明説明（14) 遷移時間一定時’流入CM〇S邏輯闊之過渡電流I。中’ 對輸出信號線之充電電流I。之比例較貫通電流I S之比例 大。因此，邏輯閘之過渡電流波形成峰値之時刻，係受充 電電流I C；與貫通電流I S之比之影響。當充電電流I C小 於貫通電流I s時，過渡電流波形I。之峰値與貫通電流 I S之峰値一致。貫通電流I S之峰値與輸入電壓之遷移時 刻一致，故I c之峰値較達輯闊之輸出之遷移時刻先行。反 之，I c大於I S時，過渡電流波形之峰値與I C之峰値一 致。充電電流I c與輸出信號線之電壓遷移有關，I。之峰 値與邏輯閘之輸出之遷移時刻大略一致。 過渡電源電流積分値 由式（3)即是（4)可知貫通電流I S Γ·與I S f之時間 積分値Q s f與Q s「分別爲， (請先閱讀背面之注意事項再填寫本頁)

Qs = £° I dt = Ismax (VD〇 ~ VTHN ~ V Qsf = 丁 HP' (V,

1)1) VTHN ΤΉΡ 2V,

DD ⑹ ⑺ 經濟部智慧財產笱員工消費合作社印製 因此，切換時流入邏輯閘之貫通電流之積分値Q S爲

V

Π IN ΤΗΡ^ 2V,

DO

tT x tT ⑻ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -17 - 513580 Μ Β7 五、發明説明（15) 其中，t τ爲輸入信號之遷移時間，亦即 之貫通電流I s ( I $ 1或1 s f)之積分値Q s 之輸入遷移時間t T成比例。又，積分値Q S 號之遷移方向爲上升遷移或下降遷移無關。 對CM〇S換流器之輸出負荷電容Cl〇a I c之積分値Q c由式（5 )可知爲’ 流入邏輯_ 係與邏輯閘 係與輸入信 之充電電流 =C 丨〇ad [V〇m ⑴to = Cl—(VDD - 〇) = C丨⑽dVl ⑼ 係與C Μ〇S換流器之輸入遷移時間t T無關。 因此，流入邏輯閘之過渡電流I。f及電流I。『之各積 分値QcTf及Qh由式（1)、式（2)、式（8)、式（9) 可知爲， - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產.%員工消費合作社印製

Qcf = Dlsr+Ic)dt =Ismax(V〇%~JmN~-^tT + C丨。adVDD cc tTDD 00) Q(;「=亡 ISrdt = h 隨(VmVm—Υ.ΓΗΡ) tr〇ctT (11)

DD 亦即，邏輯閘之過渡電流之積分値係與邏輯閘之輸入 遷移時間成比例。 c Μ〇S積體電路之過渡電源電流（1 D D T ’ transient power supply current ) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -18- 513580 A7 B7_ 五、發明説明（16) c Μ〇S積體電路之電源電流 (請先閲讀背面之注意事項再填寫本頁) C Μ〇S積體電路之電源電流’係流入C Μ〇S積體 電路之電源電流’係流Α積體電路內之各邏輯閘之電流之 和。 圖9a所示C Μ 0 S積體電路’係將圖7c所示換流器4 個（G 1、G 2、G 3、G 4)串接組合而成者，流入各換 流器 G 1、G 2、G 3、G 4 之過渡電流 I。、I c 2、I。3 、i Q 4 一般由1個電源端子T V D供給。因此，積體電路之 過渡電源電流應答’如圖9c所示以流入各邏輯閘茲過渡電 流之和表示，可以下式表示， = Σ^Οη (12) η=1 經濟部智慧財產局員工消費合作社印製 其中，N係由輸入之測試圖型系列切換之邏輯閘之數 ，圖9a之例中N爲4。圖9b係各邏輯閘之輸入電壓與輸出 電壓之關係。 因此，於積體電路內變化邏輯閘之過渡電流之故障存 在，使該故障活化之測試圖型系列存在時，藉觀測積體電 路之I d D τ可檢測出故障。 又，過渡電源電流I D D Τ之積分値Q D D Τ，係以流入 各邏輯閘之電流之積分値Q ◦ η ( 1 s n s Ν )之和表示。 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210Χ297公釐） -19 - 513580 A7 B7 五、發明説明（17)

Qom, = CorLfziGn)dt= Σ EQGn (13) \n=l y n=i n=l (請先閱讀背面之注意事項再填寫本頁) 圖9a之例中，過渡電源電流I DDT之積分値QdDT ’ 係以流入各換流器之電流（I。1、I。2、I。3、I。4 )之 積分値（Qci、Qc；2、QC3、QC4)之和表示。因此’若 積體電路內邏輯閘之過渡電流或其時間積分値變化之故障 存在，使該故障活化之測試圖型存在，則藉積體電路之過 渡電源電流I D D T之觀測可檢測出故障。 聞極延遲故障（g a t e d e 1 a y f a u 11 )之檢測 閘極延遲故障，係指由邏輯閘之輸入至輸出之間之信 號傳送延遲變大之故障。邏輯閘輸出之上升遷移變慢之故 障稱爲上升延遲故障（S10 w -1 〇 - r i s e )，反之下降遷移變慢 之故障稱爲下降延遲故障（slow-t〇-fall ) 。C Μ〇S積體 經濟部智慧財產笱員工消費合作社印製 '電路內之邏輯閘產生閘極延遲故障時，邏輯閘之輸出遷移 時刻將變慢。因此，以該故障邏輯閘之輸出爲輸入之邏輯 閘之過渡電流峰値之時序將變慢。因此，若某一測試圖型 系列可使故障邏輯閘活化據以切換上述故障閘所驅動之邏 輯閘’則藉C Μ〇S積體電路之I D D Τ之電流峰値之延遲 之觀測即可檢測出上述閘極延遲故障。 斷線故Ρ草（〇 p e n f a u 11 )之檢測 以下定義產生延遲故障之斷線故障。斷線故障，係指 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X 297公釐） -20- 513580 A7 __B7_ 五、發明説明（18 ) 非故意之電氣不連接，亦即將某一信號線分割成2個以上 不同信號線之狀態。斷線故障包含有例如金屬缺損或氧化 膜存在引起之接觸不良之斷線，圖型化不良或蝕刻不良等 引起之金屬配線斷線，掩罩不良等引起之擴散層或多晶矽 中之斷線等。又，斷線故障可分爲，產生如圖10a所示配 線L被分割爲配線L 1與L 2，且分割之配線L 1與L 2之 間呈分離’如圖1 0 b所不配線L之一端之輸入V I n完全未 出現於配線L之另一端之輸出V ◦ u τ之“邏輯故障“的斷 線故障，以及產生如圖1 〇c所示被分割之配線L 1與L 2 接近，如圖1 Od所示配線L之一端之輸入信號V ! N因隧道 電流之流入，使遷移信號於配線L之另一端延遲輸出之“ 延遲故障“的斷線故障等2種形態。產生邏輯故障之斷線 故障，因斷線規模大即使於故障兩端之信號線（分割之配 線L 1與L 2)施加電壓亦無法流通電流，無法進行信號遷 移伴隨之寄生電容ClQAD之充放電，產生邏輯値固定爲一 定値之邏輯故障。相對於此，產生延遲故障之斷線故障， 於故障兩端信號線（配線L 1與L 2)施加電壓時會流通微 小電流，單因該電流量較正常小，信號遷移伴隨之寄生電 容C L ◦ A D之充放電變慢，電路之延遲時間增加。產生延遲 故障之斷線故障有例如，接觸不良使配線L 1與L 2間之 電阻値變爲較正常値大，配線L本身產生之不良等使信號 線L之電襖値較正常値大的電阻性斷線故障，以及因隧道 效應使極爲小之漏電流經由斷線之配線L 1與L 2間流通 之極小之龜裂（寬爲lOOnm以下）之微小斷線故障。流入 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 Φ, 經濟部智慧財產苟員工消費合作社印製 -21 - 513580 A7 ________B7 五、發明説明（19 ) (請先閲讀背面之注意事項再填寫本頁) 微小斷線故障之隧道電流記載於例如 C.L.Henderson, J .M.Soden, and C.F.Hawkins，’’The Behavior and Testing Implications of CMOS IC logic Gate Open Circuits，” Proceedings of IEEE International Test Conference,pp.302-3 10,1991.本發明說明書中以產生延遲故障之斷線故障爲對 象，單稱其爲斷線故障。 斷線故障，因微小電流經由故障流入，故可以大電阻 値之電阻元件R。p E n予以模型化。圖1 1 a係具斷線故障之 C Μ〇S積體電路之例。該C Μ〇S積體電路，由2個換 流器G 1、G 2構成，於連接換流器G !、G 2之信號線Μ具 斷線故障。其等效電路可考慮爲於該斷線位置以電阻元件 R ◦ ρ Ε ν連接。換流器G 1被切爲〇Ν，於信號線Μ產生信 號遷移時，因斷線故障存在換流器G 2之輸入寄生電容 C ! Ν之充放電所需時間（和斷線故障之電阻値與寄生電容 之積成比例）變長，相對於換流器G ^之輸出（圖1 1 b ) ’ 經濟部智慧財產苟員工消費合作社印製 等效電阻元件R ◦ p E n之於換流器G 2側之信號線Μ ’之信號 遷移如圖1 1 c所示變慢。因此，如圖1 2所示輸入具斷線故 障之換流器G 2之過渡電流波形（虛線）和正常換流器之過 渡電流波形（實線）比較，電流脈寬，以及過渡電流之時 間積分値變大。因此，藉由上述C Μ〇S積體電路之 I D D τ或Q d D τ之觀測，可檢測出換流器G 2之輸入段存在 之斷線故障。換流器G !之輸出段之斷線故障，係和換流器 G 2之輸入段之斷線故障等效，同樣可檢測出。一般而言’ 對積體電路之全信號線之斷線故障，若以某一測試圖型系 本紙張尺度適用中國國家標準（CNS ) A4規格（2!0Χ297公釐） -22- 513580 A7 _B7 _ 五、發明説明（2〇) (請先閱讀背面之注意事項再填寫本頁) 列使斷線故障活化可令上述斷線故障之活化所驅動之邏輯 閘切換爲〇N狀態，則藉由積體電路之I D D τ或Q D D T之 觀測可檢測出上述斷線故障。 路徑延遲故障 信號傳送之積體電路內之路徑稱爲路徑（paths)。由 路徑之始點（輸入信號線）至終點（輸出信號線）止之延 遲時間（稱爲路徑延遲時間path delay time )較既定値變大 或小時，積體電路會有異常動作，此稱爲路徑延遲故障（ path delay fault)，以下定義路徑延遲故障。 於C Μ〇S邏輯電路中，考慮使用具2個測試圖型v 1 、ν2之測試圖型系列Τ = < ν 1、ν2〉（表示圖型ν 1之後接 續圖型v2 )使半導體積體電路內之路徑P = {g^ g! ’ g2 ’ • · · ，gm} ·此處g。係路徑P之輸入信號線，gi，g2 ’ · • · ，gm係路徑P上之邏輯閘G i、G 2、. . · · ，G m 之輸入信號線·各信號線g。，g i，g 2，_ . · ，g m之號遷 移之時刻（電壓信號橫切V D D / 2之時刻分別爲Γ ^1 1 ’ 經濟部智慧財產¾員工消費合作社印製 • · · ，，· · . ，r m，則路徑P上之各邏輯閘G i、G 2 ......G m之閘極延遲時間t心，1 S i S m，分別爲 τ!— Ti-L。 （14) 因此路徑P之路徑延遲時間t Pd，係閘極延遲時間t⑼ 之和，可由下式算出 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -23- 513580 A7 B7 五、發明説明（21) tpd =Σί di =τιη ~τ0. (15) ι=1 (請先閲讀背面之注意事項再填寫本頁) 但是實際之閘極延遲時間t…會因故障影響而'變s力而 成如下式， f srdi = t ffdi> typ + (5 i , 1 (16) 其中t tyP係邏輯閘G !之閘極延遲時間之典型値’ 5 ·係閘極延遲時間之變動成份。例如，斷線故障’僅增加 故障之邏輯閘之閘極延遲時間，並未增加其他邏輯閘之延 遲時間。又，參數故障會增加全邏輯閘之延遲時間。隨閘 極延遲時間之變動，路徑延遲時間t Μ亦如下式變動’ m ^d=tpd,cvp + A = S(tgdi,typ+5i) (17) • 1 = 1 經濟部智慧財產局員工消費合作社印製 其中t Μ，係路徑P之路徑延遲時間之典型値，△係 路徑延遲時間之變動成分。 圖1 3係延遲故障測試方法之基本原理之模式圖。圖 13a之待測試半導體積體電路（C U T )欲正常動作時，輸 入拴鎖器生成之信號遷移需通過待測試半導體積體電路內 之路徑P於既定時間內傳送至輸出拴鎖器。因此，由圖1 3 b 所示輸入V I N與輸出V ◦ U T之關係，及圖1 3 c所示系統時 本紙張尺度適用中國國家標筚（CNS ) A4規格（210X297公釐1 ' -24 - 513580 A7 經濟部智慧財產^員工消費合作社印製 B7五、發明説明（22) 脈c L K之關係可知路徑P之路徑延遲時間t pd需滿足以τ 條件，. t pd + T SIJ〈 T CLK — T SKW (18) 其中’ T S U係信號之色定時間，T C： L κ係系統時脈之 週期，T s K W係系統時脈之時脈變形。時脈變形T s K w係 系統時脈之跳動，爲系統時脈之邊緣之土變動量。式（丨8) 變形則成 t pd〈T CLK - T SKW - T su= T (19) 亦即，路徑P之路徑延遲時間t Μ，需架時脈週期T C ^ K剪掉設定時間T S U或時脈變形T S K W等容許量之時間（ 假設爲T ’）小。若路徑延遲時間t Μ大於T ’，則沿路徑P 之信號傳送將趕不上系統時脈，電路無法正常動作，此狀 態定義爲延遲故障。亦即，路徑延遲時間t Pd大於既定時間 τ ’時’路徑p定義爲具延遲故障。此處，τ ’係可容許之延 遲時間之上限値。 路徑延遲故障之檢測（利用過渡電源電流之脈寬） 邏輯閘之過渡電流波形之峰値（或者下降邊緣）係對 應該邏輯閘之施出之遷移時刻，故c Μ〇s積體電路之過 渡電流波形之最終峰値（最終之下降邊緣）係與C Μ〇S 積體電路中最後導通之邏輯閘之輸出遷移時刻一致。因此 财關家鮮（CNS ) Α4· ( 210X297公釐)' 25 - (請先閲讀背面之注意事項再填寫本頁) 衣· -訂 t 513580 A7 B7 五、發明説明（23) (請先閲讀背面之注意事項再填寫本頁) ，檢測C Μ 〇 S積體電路之過渡電流波形之最終_値（最 終之下降邊緣），比較該檢測時刻與輸入遷移之時刻，即 可算出該積體電路之路徑延遲時間。此處’過渡電流波形 之最終峰値（最終之下降邊緣）之時刻’可由該積體電路 之路徑之輸入之遷移時刻’算出例如過渡電源電流成爲既 定電流値之時刻之最大値。該電流値’係積體電路中待測 試路徑上之最後邏輯閘之輸出電壓成爲電源電壓V D D之半 値時之電源電流之値，此可由對待測試電路之電路模擬或 使用實際元件之統計資料等算出。又’將算出之路徑延遲 時間與既定時間（例如系統時脈之週期T C t Κ )比較可檢 測出待測試路靜電吸附之路徑延遲故障。 延遲故障檢測方法（利用過渡電源電流脈寬） 以下說明利用上述說明之過渡電源電流之脈寬檢測延 遲故障之方法。此方法，係測定待測試電路之電源電流波 形之脈寬，與既定時間比較之方法。圖14係上述方法之基 本原理。 經濟部智慧財產局員工消費合作社印製 於C Μ〇S積體電路，假設以具2個測試圖型v 1、V2 之測試圖型系列T = < v 1、v2 >使多數路徑P . ^ P 2、· • · ，Ρ η活化。路徑P ^上之輸入起算第j號邏輯閘導通 之時刻爲τ ^。因各路徑P !、P 2、· . · ，P。使邏輯閘 之數互異，路徑P !、P 2、. · · ，Ρ Π中最慢導通之邏 輯閘G 之輸出遷移之時刻r max如下式， 本紙張尺度適用中國國家標準（CNS ) A4規格（210乂297公釐） -26- 513580 Α7 Β7 五、發明説明（24) max max(i j , l<i<n , l<j (20) 因此，路徑P 1 之最大値t Pd，…係 間隔，可由下式算出 P 2、. . · ，Ρ η中路徑延遲時間 m a X與輸入遷移之時亥[J Τ 0之間之時間 (21) (請先閲讀背面之注意事項再填寫本頁)

I DD 經濟部智慧財產¾員工消費合作社印製 另外，C Μ〇S積體電路之過渡電源電流波形之脈寬 t ^，定義爲電路輸入之信號遷移之時刻τ。與過渡電源電流 波形之最終峰値（最終之下降邊緣）之時刻r ! D D之間之 時間間隔， (22) 如上述般，過渡電源電流波形之最終峰値之時刻 I D D，係與最後導通之邏輯閘G πηί“之輸出遷移時刻 m〃一致但較超前’故過渡電源電流波形之脈寬t 係對應測試圖型τ所活化之路徑ρ之延遲時間t pd ’ max。

^ IDD pd. max (23) 假設脈寬t PW大於可容許之延遲時間之上限値T ’’則 -97 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 513580 A7 _____B7 五、發明说明（25) T < t pw〈 t pd max (24) (請先閲讀背面之注意事項再填寫本頁) 具最大延遲時間t M，之路徑中信號之傳送趕不上系 統時脈，亦即，電路存在延遲故障。因此大於T ’之脈寬t PW表示於活化之路徑之任一存在延遲故障，小於T ’之脈寬t pw表示於活化之路徑之任一不存在延遲故障。 無延遲故障，脈寬t PWg T ’ 有延遲故障，脈寬tPw2T’ (25) 如上述般，藉由比較過渡電源電流波形之脈寬t PW與既 定時間T ’，可檢測出電路之延遲故障。 延遲故障檢測方法（利用過渡電源電流瞬時値） 經濟部智慧財產¾員工消費合作社印製 如圖7c所示，邏輯閘之過渡電源電流於峰値以下呈單 調減少，故圖9 a之C Μ〇S積體電路之電源電流’於該積 體電路中在最後導通之羅織輸出遷移時刻以後呈單調減少 。亦即，未故障之CM〇S積體電路中，最後導通之邏輯 聞之輸出遷移時刻設爲1 m a χ ’日寸刻i m a χ中過渡電源電流之 瞬時値設爲I ’，則r m〃以後之CMO S積體電路之過渡電 源電流不會大於I ’。 依此原理，藉某一既定時刻之c M 0 s積體電路之過 渡電源電流之瞬時値之測定’可檢測出待測試電路中之延 本纸張尺度適用中國國家標準（CNS ) A4規格（2丨〇><297公釐） -28- 513580 A7 B7 五、發明説明（26 ) (請先閱讀背面之注意事項再填寫本頁) 遲故障。此處，作爲故障檢測判斷基準之電流値I ’，係待 測試路徑上之最後邏輯閘之輸出成爲電源電壓之一半値時 之電源電流之値’可由待測試電路之電路模擬或使U人實 際元件之統計資料等算出。 以上說明利用上述過渡電源電流之瞬時値檢測路徑延 遲故障之方法。上述方法，係測定規定時刻中待測試電路 之過渡電源電流之瞬時値，與不具延遲故障之最佳電路之 過渡電源電流比較之方法。圖1 5係上述方法之基本原理。 於C Μ〇S積體電路中，係假設以測試圖型系列T = < ν 1、ν2 >使多數路徑Ρ !、Ρ 2、· . . ，Ρ η活化，假設 路徑Ρ ,上之輸入起算第j號邏輯閘之導通時刻爲r ^ ’則 路徑P 1、P 2、· · · ，p n中最慢導通之邏輯閘G π…之 輸出遷移時刻1 m a ;(爲

Tmax =ΙΏΕχ{τϋ)5 1<ί<π, l<j (26) 】，j 經濟部智慧財產¾員工消費合作社印製 因此，路徑p i、P 2 > · . · ，P n之中路徑延遲時 間之最大値t Pd，爲r…與輸入遷移之時刻U間之時間 間隔，可由下式算出’ t pd. max— ^ max ^ 〇 (27) 如上述，邏輯閘之輸出遷移時刻與邏輯閘知過渡電源 電流之峰値或下降之時刻一致’故Γ μ'對應電路之過渡電 -29- 本紙張尺度適财ϋ醇鮮（CNS ) A4祕（公釐） 513580 A7 B7 五、發明説明（27) 源電流波形I D D T之最終峰値（最終之下降邊緣）之時刻 r I D D。邏輯閘之電源電流I。。可近似三角波，邏輯閘 G 1 1 11 a 1爲最後導通之_極’故r m “ x以後具電源電流之峰値 的邏輯電路不存在。因此’ t $ Γ max之時刻t，宜電源電流 波形函數i D D T ( t )爲早調減少函數。亦即，以電源電流 波形之時間函數爲1 D D T ( t ) ’時刻r max中之電源電流之 瞬時値爲 DDT ( Γ max) (28) (請先閲讀背面之注意事項再填寫本頁) 則於t ^ τ m之時刻t，成立 (29) 電路欲正常動作時最大値t 需小於延遲時間之上 限値 T ( = — T SKEW — T SU)(式 19) 經濟部智慧財產¾員工消費合作社印製 延遲時間t

r 〇 < T 30 因此，電路無故障時，於Τ 由是（29)可成立 > r am之時刻 (31 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -30 - 513580 A7 B7 五、發明説明（28) 假α又T +r〇中之IddT之瞬時値大於I’，亦即 Iddt(t’+“）>I，= lDDT(r …） (32 ) 則由式（29 )可知T ’ + r。大於r…乃不合理的，故 Γ m a X > T J + r 0 ( 33 ) ••tpd，max= — Γ〇〉Τ’ （34) 於具最大延遲時間之t Pd , max的路徑中，信號之傳送趕 不上系統時脈。亦即，電路存在延遲故障。 因此，時刻T ’ + r。中之過渡電源電流値I D D τ ( T ’ + r d大於I ’，係表示活化之路徑之任一存在延遲故障。 反之，I d D τ ( 丁 ’ + r。）小於I ’表示活化之路徑中均不 存在故障。 無延遲故障，lDDT(T’+r〇)Sl’ 有延遲故障，lDDT(T’+r。）>1’ （35) 如上述，藉由既定時刻之I D D T之瞬時値與未故障之 電路之I D D T位準之比較，可檢測出電路之延遲故障。 路徑延遲故障之檢測（利用過渡電源電流之時間積分 値） 又，利用過渡電源電流I D D T之積分値Q D D T可檢測 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) ••衣· 訂 經濟部智慧財產^7p貝工消費合作社印製 -31 - 513580 A7 _B7 五、發明説明（29) 出斷線故障原因之路徑延遲故障。以卞說明利用過渡電源 電流之時間積分値檢測路徑延遲故障之方法。該方法，係 測定待測試電路之過渡電源電流之積分値，和特定値比較 據以評估路徑延遲故障之方法。 過渡電源電流I DDT之積分値QDDT ’係以流入各邏 輯閘之電流之積分値Q。n ( 1 S n ^ N )之和表示。

Qddt = = ZQGn (13) \n=l J n=l n=l 流入各邏輯閘之電流之積分値Q。n ( 1‘ η ‘ N )，如 式（1 〇 )或是（1 1 )所示，分別與各邏輯閘之輸入遷移時 間t τ n ( 1 g n S N )成比例，因此Q " τ係由t τ n (1 ‘ n S N )之線性多項式算出。例如圖9a所示之立中’ Qddt可由各換流器G 1、G 2、G 3、G 4之輸入遷移時 間（t Τ I，t T 2，t T 3，t T4 )之線性多項式（3 6 )算出，

N N N N

Qddt - EQCn - ZQsa + iQCn - EantTn +b (36) n = l n = l n = l n=l 式（3 6 )中，a n係邏輯閘G n之貫通電流之積分値 Qn與邏輯閘g n之輸入遷移時間t τ n之間之比例係數， b係以流入各邏輯閘之充電電流Q。η之和表示之常數項。 斷線故障，通過故障有微小電流流通’故可以大電阻 本紙浪尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 _·! 經濟部智慧財產¾員工消費合作社印t 513580 A7 B7 五、發明説明（3〇) (請先閲讀背面之注意事項再填寫本頁) 元件R ◦ P E N模型化。圖1 6 a係於輸入具斷線故障之 C Μ〇S換流器之例。於輸入信號線A產生圖16b所示信 號遷移時，因斷線故障使斷線位置接續之信號線A ’之信號 遷移如圖1 6c所示變慢。此時，信號線A ’之信號遷移時間 t τ，假設斷線故障之電阻爲R ◦ p E N換流器之輸入之寄生 電容爲C ιη。則可由 t T 与 t T-typ+2.2R〇PENC in (37) 算出。其中，t T . tyP係無故障情況下之輸入信號之遷 移時間之典型値，遷移時間t T統籌爲電壓値由〇 . 1 V D D 上升至0.9 Vdd (或電壓値由0.9 Vdd降至0.1 Vdd)所 要時間。 經濟部智慧財產^員工消費合作社印製 2.2 R〇PEnC ^係C in雨端電壓由0.1 VDD =變爲0.9 VdD 之時以 l〇ge (0.9 Vdd/0.1 VdD)XRqpenC in 算出 。亦即，換流器之輸入信號之遷移時間之增分，係與斷線 故障之電阻値R ◦ p E N成比例。因此，待測試路徑上之第k 號換流器之輸入有故障時，c Μ 0 S積體電路之電源電流 之積分値Qddt，藉由式（36)、式（37)可以式（38)算 出，此時之Q d D τ係依斷線故障之電足値R ◦ p e N呈線性變 化，其增分與斷線故障之電阻値R ◦ p E N成比例。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -33- >13580 Α7 Β7 五、 發明説明（31 ) N ( N A QddT ~ Σαη^Τη +1> = jn^yp + b + 2.2a]cCjnR〇pen n=l Vn=l ) =QDDT，typ + 2,2akCinR〇pen 乂 R〇pen (38) 其中，Q D D T，”P係無故障情況下之電源電流之積分値 之典型値。式（38 )之右邊第2項之2.2ak C in R ◦ p E N係 依據第k號換流器之輸入斷線故障之加法量。式（3 8 )係 與圖1 7所示相對於R ◦ P E N之Q D D T之變化模擬結果一致 。圖1 7係，於圖9之電路中，換流器G 2之輸入信號線 I N 2有斷線故障時，相對於斷線故障之電阻値R。p E n之 Q D D T之變化圖。 邏輯閘之閘極延遲時間t ^，如式（39 )所示與輸入信 號之遷移時間 t τ成比例（Neil H.E.Weele 著作之 ’’principles of CMOS VLSI Design A Systems Perspective” Second Edition. Addison-Weely Publishing Company. 1 999 年 發行之第216頁—第217頁之式（4.52)及式（4.53)。 (請先閲讀背面之注意事項再填寫本頁) 衣· 訂 •I. 經濟部智慧財產^員工消費合作社印製 gd 一 gd,stcp 其中 + · V, DO ) (39) 係遷移時間〇之階段相對於輸入之無故 障之換流器之延遲時間。又’ V Τ Η係p — Μ〇S或η Μ〇S之臨限値電壓，相對於輸入之上升遷移V τ η二 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -34 - 513580 A7 - —___B7 五、發明説明（32) V τ Η N，相對於輸入之下降遷移V Τ Η = V Τ Η P。因此，於 輸入信號線上可以電足R ◦ P E N模型化之具斷線故障之邏輯 閘之閘極延遲故障t gd，因邏輯閘之輸入遷移時間以式（37 )算出，將式（3 7 )代入式（3 9 )可得 t gd.stcp tgd”卿 gd,stcp + v 1-2- m 、vDi)y ^vtyp + 2.2R〇penCin 丁.iyp gd,tvvp + 2.2C. 6f v λ v / von y V 1 -2 Vt丨丨 + V 1~2 1Ή 2.2C. V,

ΌΌ J 1 一 ΤΗ

R

DD J open (請先閲讀背面之注意事項再填寫本頁) V,

DO R open 文 R open (40) 經濟部智慧財產¾員工消費合作社印製 其中，t m . tyP係無故障之邏輯閘之閘極延遲時間之典 型値。亦即，具斷線故障之邏輯閘之閘極延遲時間t gd係依 故障之電阻値R Q p E N變化，閘極延遲時間之增分5係與故 障之電阻値成比例，因此，待測試路徑上之任一邏輯閘之 輸入有斷線故障時，待測試路徑之路徑延遲時間t P d亦與 R 〇 ρ ε n成比例。以式表示時，將式（1 7 )代入式（4 0 )可 得式 （4 1 ) ， it - 2-2C- △ L p(ii 2.2C： ink 1-2- V. ΊΉ

R pd,i>p

V J open ^open ^ ^open (41) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -35- 513580 A 7 B7 五、發明説明（33) 此與圖1 8所示相對於R。Ρ ε N之t p cl之變化模擬結果 一致。圖1 8係，於圖.9a所示電路中，於換流器G 2之輸入 信號線I N 2有斷線故障時’相對於斷線故障之電阻値 R ϋ P I,: N之t p d之變化圖。 路徑P上之某一邏輯閘G k之輸入有斷線故時’ G k 之貫通電流之積分値Q s k可由式（8 )及式（3 7 )算出爲’

Qsk = ^SmaxC^D ~VTHN ~ VTHP)

2V

DD TSmax(VDD ~ VTHN -VTHP) 2Vdd (^Tkjtyp + 2.2R〇penCjn^) (請先閱讀背面之注意事項再填寫本頁)

—ISmaA(Vf)D .νΊΉΡ)

2V

DD .tTk，typ

I iSmaxCVpD-VTHN - VTHP) 22R

2V

DD open

Cink

Qsk，t>p 2.2ISmax(VDD — VTHN 一 VTHP)Cink

2V

R

DD open 經濟部智慧財產^7g (工消費合作社印製 因此，積體電路之過渡電源電流之積分値Q D D T ’由 式（36 )可算出爲， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公瘦） -36- 513580 A7 B7 五、發明説明（34)

Q

DDT

NZQ

Gn

N ZQsn + ΣΩ〇η rj^l n=lΣ Qsnayp + Qsk.tvp n=k (Vj

2-21Smax(VDD - V.rnN )C；n THP/^ink 2Vr

Ropcn + Σ QCn

IQsnayp + XQ

Q

DD Smax ^ v DD

2.2U—(V •泛Ismax(VDD - VT”N - V丁Hp)Cink ^ 2V ^ VDD人mN - v.rHP)cink open DDT,typ 2V,

DD open (42) 積體電路之過渡電源電流之積分値Q D D T，亦與斷線 故障之電阻値R。P E N成比例。 因此，由式（41 )及式（42 )可知，具斷線故障之路 徑P之延遲時間t p d，係相對於C Μ〇S積體電路之過渡 電源電流之積分値Q d D τ呈線性變化。此與圖1 9所示相對 於Q D D Τ之t P d之變化模擬結果一致。圖1 9係，於圖9a 所示電路中，於換流器G 2之輸入信號線I N 2有斷線故障 時，相對於過渡電源電流之積分値Q D D T之t P d之變化圖 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產^7員工消費合作社印製

將由式（42 )算出之R 代入式（41 )可得式（43 财關家標準(CNS ) A4規格（210X297公釐） -37- 513580 A7 B7 五、發明説明（35) 〔pd 一 pd，typ

22C ink 2.2C； ink 1 一2Vm 1-2- V,

DO

VD〇 2V

R open (QdDT ~QDDT,typ)，2Vl

DD n\

Lpd，tyP 31s議〜-VTHN - VTHP) 2-2ISmax(VDD - VTHN - VTHP)Cink (Qddt - Q〇i)i'typ) (43) 假設路徑延遲時間t P d成爲容許之延遲時間之上限値 T，時之過渡電源電流之積分値爲Q max，於式（43) 1 p d = 了 ’，QdDT 二 Q max 算出 Q max 則成爲式（44) ’

Q max

Q 3ISnm(Vl)l)—VTHN二 V|)丨）—2Vth

cr-V typ> (44) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產¾¾工消費合作社印製 (45 ) 該Q mu，係無延遲故障之C M〇S積體電路之過渡電 源電流之積分値Q D D τ之上限値。亦即，可判斷爲Q D D τ 小於Q 時於C Μ〇S積體電路不存在路徑延遲故障，Q D D T大於Q 時於C Μ〇S積體電路脆斷線故障引起之路 徑延遲故障。

無延遲故障，QddtSQ 有延遲故障，Qddt>Q 如上述般，藉由過渡電源電流之積分値Q D d τ與既定 値Q 之比較，可檢測電路之延遲故障。此處，既定値 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -38- 513580 A7 ___ B7 五、發明説明（36) Q m 〃可由電路模擬或汆記資料利用式（4 4 )算出。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 過渡電源電流引起之延遲故障測試之特徵 過渡電源電流，係流入積體電路之電源腳位之過渡電 tiL· ’ $父壓丨5 5虎具更筒之可觀測性。因此，使用過渡電源 電流之延遲故障測試方法，係較使用電壓信號之延遲故障 測試方法，可保證更高之延遲故障之可觀測性。例如，使 用電壓信號之延遲故障測試方法，電壓信號若未傳送至積 體電路之輸出信號線則無法檢測出延遲故障，相對於此， 使用過渡電源電流信號之延遲故障測試方法，即使電壓信 號未傳送至積體電路之輸出信號線，具備電壓信號所傳送 路徑之延遲時間對應之脈寬的過渡電源電流信號爲可被觀 測，故可檢測出延遲故障。另外，伴隨此，使用過渡電源 電流信蒿延遲故障測試方法，電壓信號不必傳送至積體電 路之輸出信號線，故和電壓信號需傳送至積體電路之輸出 信號線的使用電壓信號之延遲故障測試方法比較，測試圖 型生成之限制少。因此，測試圖型生成溶液。極端之例， 即使測試圖型系列以隨機選擇情況下，使用過渡電源電流 信號之延遲故障測試方法，亦可檢測出以選擇之測試圖型 系列活化之路徑之延遲故障。 測試圖型生成方法（閘極延遲故障） 以下說明針對單一之閘極延遲故障之第1發明之測試 圖型生成方法。圖20係待測試C Μ〇S積體電路之一例。 待測試半導體積體電路與圖1所示電路爲同一，具備5個 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -39- 513580 Α7 Β7 五、發明説明（37) 輸入端子Χι、X2、X;、X4、X_s、1個輸出端子Ζι’ 5個內部 節點111、112、113、114、1^，6個邏輯聞〇1、〇2、〇3、0 4 、G 5、G 6。ηι及Μ係閘極G i及G 2與閘極G 3間之各連 接點，n3係閘極G 3與閘極G 4及G 5間之連接點，η*及ns 係閘極G 4及G 5與園極G 0間之各連接點。閘極G ! - G 6 之電源端子連接共通電源。考慮邏輯閘G 3中上升遷移變慢 之閘極延遲故障之測試圖型之生成。 首先，如圖20 ( a )所示，藉含意操作（implication ) 算出對故障閘G 3之輸出賦與閘極延遲故障之初期値“ 0 “ 的測試圖型v 1 = “ xxOxx “。含意操作係指’依積體電路內 之信號線之邏輯値，對該信號線連接之邏輯閘之輸出信號 線依序設定一意選擇之邏輯値之操作，針對電路之輸入側 (後方操作）及輸出側（前方操作）之兩方進行。又’信 號“ 〇 “、 “ 1 “、 “ X “分別表示“ L位準信號、Η位準信 號，無意義信號（L位準或Η位準均可之信號）例如’ N A N D閘G;之輸出設定信號線“ 〇 “時，閘極G 3之全輸 入信號値需設爲“ 1 “。亦即，邏輯閘G !及G 2之輸出信 號値可藉上述含意操作算出爲“ 1 “。同樣，N A N D _ G1 及G 2之輸出信號値設爲“ 1 “時，對N A N D閘Gt及G 2 ，只需對各N A N D閘之2個輸入之任一設爲“ 〇 即可’ 故可藉含意操作算出“ 0 “作爲輸入端子X;之信號値°此時 ，其他輸入端子之値可爲“ 0 “或“ 1 “。如此則可藉含意 操作算出對故障閘G 3之輸出賦與初期値“ “之酒1試® ^ v 1爲“ χχΟχχ “。關於含意操作揭示於例如籐原秀雄著作之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產苟i工消費合作社印製 -40 - 513580 A7 B7 五、發明説明（38) 電腦設計與測試，工學圖書公司出版之1 9 9 0第8章。 接著假設故障閘G 3之輸，出固定於設定之初期値“ 〇 “ 之變質故障，藉含意操作算出將該變質故障傳送至邏輯閘 G 4之輸出的測試圖型v2= “ Oxl lx “（圖20b )。如上述 閘極G 3之閘極延遲故障以過渡電源電流測試法檢測用之測 試圖型系列可算出爲T = <vl，v2>二< “xxOxx”， “ 〇 χ 11 x “ >。 或者，於故障閘G 3之輸出賦與閘極延遲故障對應之信 號“ U 1 “，藉含意操作算出上述閘極延遲故障之影響傳送 至邏輯閘G 4之輸出的測試圖型系列丁 ’ = “SO SO U 1 SI X X “（圖 20c)。此處，“SO SO U 1 SI X X “係C . J . L in等開發之5邏輯値系統之信號値 。如圖2所世芬別表示正常L位準信號（< “ 0 “， “ 0 “ )，正常Η位準信號（〈“ 1 “， “ 1 “），最終値爲L位 準之信號（< “ X “， “ 〇 “ > )。最終値爲Η位準之信號 (< “ X “， “ 1 “ > )，無意義信號（< “ X “， “ X “） 。又，5邏輯値系統之含意操作，係指依積體電路內之信號 線之信號値，於該信號線連接之邏輯閘之輸出信號線依序: 設定任意選擇之信號値的操作。 例如，欲於N A N D閘G 3之輸出設定信號値“ U 1 時，需將閘極G 3之一方之輸入信號値設爲“ U 0 “ ’另一 方之輸入信號値設爲“ S 1 “。此處假設邏輯閘G 4之輸出 信號値爲“ S 1 “，閘極G 2之輸出信號値爲“ U 1 “ °接 著，欲將N A N D聞G1之輸出信號値設爲“ S 1 ‘時’只 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 -41 - (請先閲讀背面之注意事項再填寫本頁) 訂 t 經濟部智慈財產%貞工消費合作社印製 513580 A7 B7 五、發明説明（39) 需將閘極G !之輸入之任一設爲“ S 0 “即可，故此處於輸 入端子X2賦與信號“ S 0 “。另外，欲將.N A N D _ G 2之 輸出信號値設爲“ U 0 “時’將閘極G 2之輸入之一方設爲 U 0 ’另一方設爲 S 1 即可，故將輸入端子X 之伯 號値設爲“ U 0 “，將輸入端子χ4之信號値設爲“ s 1 “。 同樣地，欲將故障閘G 3之影響“ υ 1 “傳送至Ν〇R閘 G 4之輸出，只需將G 4之另一方輸入，亦即輸入信號線設 爲“ S 0 “即可。因此，於故障閘G 3之輸出賦與閘極延遲 故障對應之信號“ U 1 “，則上述閘極延遲故障之影響傳送 至邏輯閘G 4之輸出之測試圖型系列Τ ’，可藉上述含意操 作算出爲“ S 0 S 0 U 1 S 1 X X “。關於5邏輯値系 統，其發明背景之記述爐揭示於文獻1。如上述，閘極G 3 之閘極延遲故障以過渡電源電流測試法檢測用厂測試圖型 系列爲 T: S 0 S 0 U 1 S 1 XX “=<vl，v2〉二 < “ OOOlx “， “ 001 lx “ >。 邏輯閘G 3具閘極延遲故障時，邏輯閘G 3之輸出遷移 時刻鬢慢，該故障之影響以測試圖型系列T或T，傳送至次 段之邏輯閘G 4之輸出時’邏輯閘G 4之過渡電源電流波形 與正常時變爲不同，待測試半導體積體電路之過渡電源電 流顯示異常。因此’賦與測試圖型系列T或T，，藉觀測待 測試半導體積體電路之過渡電源電流是否有異常，即可判 斷邏輯_ G 3之閘極延遲故障存在否。 如上述，待測試半導體積體電路內之某一閘極延遲故 障之測試圖型系列可予以生成。又，本發明之測試圖型生 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 f 經濟部智慧財產苟員工消費合作社印製 -42- 513580 _ B7__ 五、發明説明（4〇) 成方法，並不限於閘極延遲故障單位之測試圖型生成，於 積體電路.內部之信號線假設斷線故障而以斷線故障爲單位 亦可生成測試圖型系列。 測試圖型生成方法（斷線故障） 以下，說明對單一斷線故障之第1發明之測試圖型生 成方法。圖21係待測試C Μ〇S積體電路之一例。待測試 半導體積體電路，係與圖20所示電路爲同一 ’具有輸入端 子X 3與聞極G i及G 2間之信號線m 1及m 2，聞極G 1及G 2 與閘極G 3間之信號線及m4，閘極G 3之輸出側之信號 線m5，信號線m5與閘極G 4及G 5間之信號線nu及m7，閘 極G 4及G 5與閘極G 6間之信號線m 8及m 9等9個內部信 號線，考慮對信號線m6之斷線故障（以X箭頭表示）之測 試圖型之生成。首先，藉含意操作算出於故障信號線m6賦 與閘極延遲故障之初期値“ 0 “的測試圖型v “ xxOxx”， 設爲圖2 1 a所示信號狀態。之後，假設故障信號線6之邏 輯値固定爲設定之初期値“ 0 “之變質故障，藉含意操作算 出該變質故障傳送至邏輯閘G 4之輸出用之測試圖型v2 = “0x1 lx “，構成圖21a所示信號狀態。經由上述可算出以 過渡電源電流測試法檢測信號線m6之斷線故障之測試圖型 系列 T = <vl、v2> = < “xxOxx “， “Oxllx “〉。 或者，對故障信號線m6賦與閘極延遲故障對應之信號 “ U 1 “，藉含意操作算出上述閘極延遲故障之影響傳送至 邏輯閘G 4之輸出的測試圖型系列T ’ = “ S 0 S 0 U 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁)

、1T f 經濟部智慧財產苟員工消費合作社印製 513580 A 7 B7 五、發明説明（41 ) s 1 X X “（圖21 c )。如上述可算出以過渡電源電流測 試法檢測信號線m6之斷線故障之測試圖型系列丁 ’ = (請先閱讀背面之注意事項再填寫本頁) “S 〇 s 0 u 1 s 1 XX “ 二 <vl、v2> = < “〇001x“ ，“ 001 lx “ > 0 信號線m6有斷線故障時’邏輯閘G 4之輸入遷移時間 變大，該故障之影響以測試圖型系列T或T ’傳送至邏輯閘 G 4之輸出時’邏輯閘G 4之過渡電源電流波形變爲與正常 不同，待測試半導體積體電路之過渡電源電流顯示異常。 因此，賦與測試圖型系列T或T ’，藉由觀測待測試積體電 路之過渡電源電流產生異常否’即可判斷信號線m6之斷線 故障存在否。 如上述可生成對待測試積體電路內之某一斷線故障之 測試圖型系列。又，本發明茲測試圖型生成方法並不限於 連接邏輯閘之信號線中之斷線故障單位之測試圖型生成’ 假設邏輯閘內部之信號線有斷線故障時，該邏輯閘內部之 斷線故障亦可設爲測試圖型生成之對象故障。 經濟部智慧財產苟員工消費合作社印製 又，本發明之測試圖型生成方法，並不限於不具正反 器之組合邏輯電路，亦適用具正反器等記憶元件之序列電 路。 又，本發明之測試圖型生成方法，並不限於C Μ〇S 積體電路，其他形式之半導體積體電路亦適用。 I D D Τ故障模擬方法（閘極延遲故障） 以下，說明以閘極延遲故障單位生成待檢測故障一覽 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -44- 513580 A7 _B7___ 五、發明説明（42) 表之過渡電源電流故障模擬（以下稱爲1 D D T故障模擬） 方法。 . (請先閱讀背面之注意事項再填寫本頁) 圖22係待測試C Μ〇S積體電路之例。待測試積體電 路，具備：3個輸入端子X!、Χ2、Xr 2個輸出端子Ζ!、Ζ2 ，5個邏輯聞G i、G 2、G 3、G 4、G 5’5個內部{旨號卽 點ηι、n2、η〕、n4、ns，以及2個輸出緩衝器G 6、G 7。亦 即，輸入端子Xi連接換流器邏輯閘G !之輸入側’輸入端 子X2、X3分別連接N A N D邏輯閘G 2之輸入側，邏輯閘 G ^、G 2之各輸出側經由節點⑴、n2連接N A N D邏輯閘 G 3之輸入側，邏輯閘G 3之輸出側經由節點n3連接接換流 器邏輯閘G 4之輸入側，及N〇R邏輯閘G 5之一方輸入側 ，邏輯閘G 5之另一方輸入側連接輸入端子X3，邏輯閘G 4 之輸出側經由節點n4、緩衝器G 6連接輸出端子Zi，邏輯 閘G 5之輸出側經由節點Π5、緩衝器G 7連接輸出端子Z2。 雖未圖示，邏輯閘G 1—G 5及輸出緩衝器G 6、G 7之各電 源端子係連接共通電源。 經濟部智慧財產局員工消費合作社印製 圖23係對上述待測試C Μ 0 S積體電路進行I D D τ故 障模擬結果之一例。圖23中，左起第1列表示測試圖型系 列之識別子。第2列表示供至待測試C Μ 0 S積體電路之 輸入端子X1、X2、X3之輸入信號，第3列表示賦與各測試 圖型系列時待測試C Μ〇S積體電路之內部信號節點ηι、η2 、η3、Π4、η5產生之信號，第4列表示賦與各測試圖型系列 時待測試C Μ 0 S積體電路之輸出端子Zi、Ζ2產生之信號 。圖23中之第2、第3、第4列記入之信號“ L “、 I紙張尺度適用中國國家標準（CNS )Α4規格（210X297公釐〉 '~~"" "~ -45 - 513580 A7 B7 五、發明説明（43) “ Η “、 “ R “、 “ F “分別表示常時L位準之信號< “ 〇 (請先閲讀背面之注意事項再填寫本頁) “，“ 0 “ > ( < >那之第1要素表示初期信號値，第2要 素表示最終信號値），常時Η位準之信號（< “ 1 “， “ 1 “ > )，由L位準至Η位準之上升信號（< “ 0 “， “ 1 “ > )，由Η位準至L位準之下降信號（< “ 1 “， “ 〇 “ > )〇 亦即，各測試圖型系列由2個測試圖型構成，例如測 試圖型系列 Τ 1= “ L L R “表示 、Χ2、Χ3= < “ 000 “ 經濟部智慧財產苟員工消費合作社印製 ，“ 00 1 “ >。圖23之第5列表示將各測試圖型系列賦與 待測試C Μ 0 S積體電路時使用過渡電源電流可檢測出之 閘極延遲故障之集合（待檢測故障一覽表）。G 5 F表示閘 極G 5之下降遷移延遲故障，G 3R表示閛極G 3之上升遷 移故障。邏輯閘由閘極延遲故障時，邏輯閘之輸出遷移時 刻變慢。伴隨此，以該故障邏輯閘之輸出爲輸入之邏輯閘 之過渡電流峰値之時序變慢，待測試積體電路之過渡電源 電流顯示異常。因此，賦與某一測試圖型系列，觀測過渡 電源電流產生異常否，即可對因上述輸入測試圖型系列而 產生開關動作（上升遷移或下降遷移）之邏輯閘，判斷以 該邏輯閘之輸出信號線爲輸入之邏輯閘產生開關動作時之 該邏輯閘有否故障。 例如，對圖22所示待測試C Μ〇S積體電路賦與測試 圖型系列Τ 2時，於待測試C Μ〇S積體電路內之邏輯閘 G 2、G 3、G 4、G 5及緩衝器G 6、G 7產生開關動作，於 信號線ru、Π4、n5、及輸出端子Zi、Ζ2產生下降遷移，於信 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -46- 513580 Α7 Β7 五、發明説明（44) (請先閲讀背面之注意事項再填寫本頁) 號線η1 2 3產生上升遷移。因此，邏輯閘G 2、G 4、G 5之任 一存在slow-to-fall故障時，或邏輯閘G 3存在sl〇.w-to-rise 故障時，以該測試圖型系列T 2進行過渡電源電流測試法 測試時可觀測出過渡電源電流之異常。亦即，藉使用測試 圖型系列T 2之過渡電源電流測試法可檢測出邏輯閘g 2、 G 4、G 5之 slow-to-fall 故障及邏輯蘭 G 3之 slow-to-rise 故 障。因此，對測試圖型系列T 2之待檢測故障一覽表，藉 由上述Iddt故障模擬可算出爲{G 2F、G 3R、G 4F、 G 5 F F }。此處“ F “及“ R “分別表示sl〇w-to-fall故障 及 slow-to-rise 故障。 如上述’可生成以某一測試圖型系列可檢測出之閘極 延遲故障單位之待檢測故障一覽表。 經濟部智慧財產^員工消費合作社印製 -47- 1 D D T故障模擬方法（斷線故障） 2 以下說明以斷線故障單位生成故障一覽表之I D D τ故 障模擬方法。圖24係待測試C Μ〇S積體電路之例，其係 與圖22所示者爲同一，各輸入端子Xi、χ2、χ3與邏輯閘間 之連接信號線，各邏輯閘間之連接信號線分別以信號線m i 3 ........m12識別之。此處之信號線包含輸出入信號 513580 A7 _ B7 五、發明説明（45) 之輸入端子Xi、χ2、X;之輸入信號，第3列表示賦與各測 試圖型系列時於待測試C Μ 0 S積體電路之信號線m!、m2 、· · ·、產生之信號，第4列表示賦與各測試圖型系 列時於待測試C Μ 0 S積體電路之輸出端子I、Z2產生之 信號。此處，信號“ L· “、 “！·！“、 “ R “、 “ F “係和 圖23說明者相同，例如測試圖型系列T 1 = “ L L R “表 示 1、X2、Χπ < “ 000 “， “ 001 “ >。圖 25 之第 5 列表 示將各測試圖型系列賦與待測試C Μ 0 S積體電路時使用 過渡電源電流檢測法可檢測出之斷線故障之信號線之集合 (亦即，待檢測故障一覽表）。 積體電路內部之信號線有斷線故障時，以故障信號線 爲輸入之邏輯閘之開關動作變慢，伴隨此，邏輯電路之過 渡電源電流波形將變化，待測試積體電路之過渡電源電流 顯示異常。因此，賦與某一測試圖型系列觀測過渡電源電 流發生異常否，即可對因上述輸入測試圖型系列而產生開 關動作之信號線，判斷以該信號線爲輸入之邏輯閘產生開 關動作時該邏輯電路是否有故障。 例如’對圖24所示待測試C Μ 0 S積體電路賦與測試 圖型系列Τ 6時，於待測試C Μ〇S積體電路內之信號線 m2、m7、ms、m9、m1Q、mil產生開關動作，於待測試 C Μ 0 S積體電路內之邏輯閘G 2、G 3、G 4及輸出緩衝 器G 6產生開關動作。因此，信號線m2、m7、m8、mo、mu 之任一存在斷線故障時，以該測試圖型系列Τ 6進行過渡 電源電流測試法測試時可觀測出過渡電源電流之異常。亦 ^紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） ' 一 -48 - (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產苟員工消費合作社印製 513580 A7 B7 五、發明説明（46 ) 即’藉使用測試圖型系列T 6之過渡電源電流測試法可檢 測出信號線m2、m7、ms、m9、mi 1之斷線故障。因此，對測 試圖型系列T 6之待檢測故障一覽表，藉由上述I D D τ故 障模擬可算出爲{ } m 2、m 7、m 8、m y、m 1 i。此處，斷線故障 之一覽表以產生斷線故障之信號線表示。 如上述，可生成以某一測試圖型系列可檢測出之斷線 故障單位之待檢測故障一覽表。又，上述I D D τ故障模擬 方法，並不限於連接邏輯閘之信號線中之斷線故障，亦可 假設邏輯閘內部之信號線上之故障，以邏輯閘內部之信號 線中之斷線故障爲對象。 使用I D D T故障模擬之測試圖型生成方法

以下說明第1發明之測試圖型生成方法。上述I D D T (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產.¾員工消費合作社印製 數故故。內反。障縮 多象試成出値短故可 出對測生算號較DT即 測 { 非之號信般DD， 檢障彳型信部 一 I 除 可故障圖入內間藉刪 列一故試輸由時，表 系某之測對和理後覽 型對他行針故處成 一 圖以其進擬，其生之 @ ，出外模現，型障 測此測另輯實較圖故 個因檢必邏以比試之 。 1 。可不藉予成測測胄 以障列障可而生行檢Hfr ， 故系故，値型進欲ΪΙΗ 般線型試擬號圖障由mi 示斷圖測模信試故障之 所或試非障輯測象故成 果障測該故邏之對測昇 結故之對DT之號某檢型 擬遲成，DD線信對待圖 模延生時 I 號入，將試 障極 }}，信輸此擬測 故閘障障又部算因模短 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -49 - 513580 A7 ______B7 ___ 五、發明説明（47) 待檢測故障一覽表生成方法 (請先閲讀背面之注意事項再填寫本頁) 以下說明待檢測.故障一覽表之生成方法。圖26係待測 試C Μ〇S積體電路之一例。待測試積體電路’係具備：4 個輸入端子X!、Χ2、Χ3、Χ4，2個輸出端子Ζ!、Ζ2 ’ 5個邏 輪鬧（^1、〇2、〇3、〇4、〇5，5個內部信號卽點卩1、1^2 、n3、n4、n5，以及2個輸出緩衝器G 6、G 7。輸入端子Χι 、X2連接A N D閘G !之兩個輸入側，閘極G !之輸出側經 由信號節點m連接換流器閘極G 2及〇R閘G 3之各輸入側 ，接換流器邏輯閘G 2之輸出側經由節點n2連接A N D閘 G 4之一方之輸入側，閘極G 3之輸出側經由節點η;連接 AND閘G 4之令一方之輸入側及AND閘G 5之一方之輸 入側，輸入端子X3連接〇R閘G 3之另一方之輸入側，輸 入端子Χ4連接A N D閘G 5之令一方之輸入側，A N D閘 2 G 4及G 5之各輸出側分別經由節點n4、n5，在經由輸出 緩衝器G 6、G 7連接輸出端子Ζ!、Z2。閘極G ^ - G 7之各 電源端子連接共通電源（未圖示）。 經濟部智慧財產苟員工消費合作社印製 假設閘極 G 1、G 2、G 3、G 4、G 5、G 6、G 7 分別 具1、1、3、2、1、1、1之閘極延遲（傳送延遲）。圖27 係對上述待測試C Μ〇S積體電路進行之故障模擬結果之 一例。圖27中，左起第1列表示測試圖型系列之識別子。 第2列表示供至待測試C Μ 0 S積體電路之輸入端子Xi、 X2、X3、X4之輸入信號，第3列表示對輸入端子1、χ2、 χ3、χ4賦與各測試圖型系列時待測試CM〇S積體電路之 內部信號節點ru、ru、n3、n_4、ns產生之遷移信號値列，第 本紙張尺度適用中國國家標準（CNS ) A4規格（210乂297公釐） — -50- 513580 Α7 Β7 五、發明説明（4S) 4列表示其時待測試C Μ 0 S積體電路之輸出端子I、Z: 產生之遷移信號値列。信號“ L “、 “ Η “、 “ R “、 (請先閱讀背面之注意事項再填寫本頁) “ F “係和圖2 3、圖2 5之情況下相同。例如測試圖型系列 Τ 1= “ F Η H L “表示 Xi、Χ2、Χ3、Χ4二 <“1110“， “ 〇 1 10 “ >。又，信號値之下之（）內之數値表示，以輸 入端子之信號之遷移時刻爲〇時之信號之遷移時刻。例如 R ( 3 )表示於時刻3產生上升遷移信號（“ R “）。 圖27之第5列表示將各測試圖型系列賦與待測試 C Μ 0 S積體電路時使用過渡電源電流檢測法可檢測出之 延遲故障路徑之集合（待檢測故障一覽表）。 經濟部智慧財產局員工消費合作社印製 待測試積體電路有路徑延遲故障時，故障路徑之輸出 遷移時刻變慢。伴隨此，因該故障路徑上之全，或任一之 邏輯閘之輸出遷移時刻之變化，以上述邏輯閘之輸出爲輸 入之次段邏輯閘之過渡電流峰値之時序變慢，待測試積體 電路之過渡電源電流顯示異常。因此，對待測試積體電路 賦與某一測試圖型系列，觀測該待測試積體電路之過渡電 源電流產生異常否，即可對因上述輸入測試圖型系列而使 路徑上之全邏輯閘產生開關動作（上升遷移或下降遷移） 之信測試動作終了信號傳送路徑，判斷路徑延遲故障產生 否。 例如，對上述待測試C Μ 0 S積體電路賦與測試圖型 系列Τ 1時’如圖2 8 a所示，於待測試c Μ〇S積體電路 內之邏輯閘G 1之輸出側之節點η 1產生遷移信號ρ (丨）。 同樣於邏輯閘G 2、G 4及輸出緩衝器G 6之各輸出分別產 本纸張尺度適用中國國家標準（CNS ) Α4規格（210 X 公釐） -51 - 513580 A7 五、發明説明（49) 生信號R ( 2 ) 、R ( 4 ) 、R ( 5 )。亦即，信號傳送路徑 {Xl、n!、n2、n4、Zl}上之全邏輯閘成導通，故.信號傳送路 徑丨I、m、n2、n4、ZM有路徑延遲故障時，藉使用測試圖 型系列T 1之過渡電源電流測試法可觀測出過渡電源電流 之異常。亦即，藉使用測試圖型系列T 1之過渡電源電流 測5式法可檢測出信號傳送路徑{ X1、η 1、η 2、η 4、Z1}中之路 徑延遲故障。因此，對測試圖型系列Τ 1之待檢測故障一 覽表’藉上述故障模擬可算出爲{{ Xp ru、n2、n4、ZJ}。 另一例爲，對上述待測試C Μ〇S積體電路賦與測試 圖型系列丁 2時，如圖28b所示，於待測試C Μ〇S積體 電路內之邏輯閘0 !之輸出側之節點m產生遷移信號F (1 )。同樣於邏輯閘G 2、G 3、G 4及輸出緩衝器g 6之各輸 出分別產生信號R(2) 、F(4) 、R(4) - R(6)、 R ( 5) — R ( 7)。亦即，信號傳送路徑{X!、ηι、n2、n4、 Ζι}及{Χι、ηι、η;、ru、Ζι}上之全邏輯閘成導通，故信號傳 (請先閱讀背面之注意事項再填寫本頁) 訂

送路徑{X Π2、Π4、Zl}或{Xl η 1 經濟部智慧財產局員工消費合作社印製 有路徑延遲故障時，藉使用測試圖型系列τ 2之過渡電^ 電流測試法可觀測出過渡電源電流之異常。但是，信_ {專 送路徑{X 1、n i、η2、Π4、Zi}之路徑延遲時間增時，輸出信 號線Z ^之上升遷移R ( 5 )將延遲，Z i中之信號遷移有可能 無法產生’因此，信號傳送路徑{ X i、η!、η:、n4、Z!}之g各 徑延遲時間無法藉過渡電源電流測試法檢測出，信號{專$ 路徑{X 1、ni、Π2、n4、Z1丨之路徑延遲故障無法檢測出。亦 即’藉使用測試圖型系列T 2之過渡電源電流測試法可檢 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -52- 513580 A7 B7 五、發明説明（5〇) (請先閲讀背面之注意事項再填寫本頁) 測出之路徑延遲故障僅信號傳送路徑{Χι、旧、n3、n4、Z*} 中之路徑延遲故障。因此，對測試圖型系列T 2之待檢測 故障一覽表，藉上述故障模擬可算出爲（ί Χι、⑴、u、η4、 Ζ!} }。 如上述可生成以某一測試圖型系列可檢測之路徑延遲 故障之待檢測故障一覽表。此處，具備待檢測故障一覽表 上登錄之路徑延遲故障的信號傳送路徑，並不限於由待測 試積體電路之輸出端子到達輸出端子之路徑，例如圖26所 示之半導體積體電路之{Χ^、η」，或{Xp m、η;}般未到達 輸出端子之信號傳送路徑亦可。 又，此種待檢測故障一覽表之生成，並不限於 C Μ 0 S積體電路，其他形式之半導體積體電路亦適用。 測試圖型生成方法 經濟部智慧財產^員工消費合作社印製 以下說明第2發明之測試圖型生成方法。如圖27之遷 移模擬之待檢測故障一覽表生成方法之結果所示，可藉單 一測試圖型系列Τ 3檢測出多數路徑延遲故障。因此，藉 對某一故障（對象故障）生成之測試圖型系列可檢測出其 他之故障（待測試故障）時，對該待測試故障不必另外進 行測試圖型生成。又，上述遷移模擬，可藉邏輯模擬針對 輸出信號算出內部信號線之邏輯信號値而實現，故和由內 部信號値反算輸出信號之測試圖型生成比較，處理時間較 短。因此，可縮短測試圖型生成之處理時間。又，該第2 發明之基礎的過渡電源電流測試法，即使於待測試路徑上 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -53- 513580 A7 B7 五、發明説明V 51 ) (請先閲讀背面之注意事項再填寫本頁) 之信號線或側端輸入產生危險情況下亦可有效測試。例如 ，如圖28b所示般，於待測試路徑丨X丨、ηι、η3、η4、ζ!}之 輸出產生危險情況下，過渡電源電流測試法亦噁依測試圖 型T 2檢測出待測試路徑之路徑延遲故障。因此，以單一 測試圖型系列可檢測出之路徑延遲故障之數可能變大，結 果可縮小對待測試半導體積體電路之路徑延遲故障進行測 試之全測試圖型系列之數。 又，第2發明之測試圖型生成方法，並不限於 CM〇S積體電路，其他形式之半導體積體電路亦適用。 (實施形態之說明） 以下說明本發明之實施形態。 經濟部智慧財產笱員工消費合作社印製 圖29係第1發明之測試圖型生成方法之實施形態之處 理順序。首先，於步驟1 0 1，對待測試半導體積體電路作成 登錄有全部故障的故障一覽表。該故障一覽表之作成，可 針對待測試半導體積體電路之例如各邏輯閘以人工依序列 舉 slow-to-fall ( G F )及 slow-to-rise ( GR)，或者藉電腦 由電路資訊自動取出各邏輯閘（各內部信號線）作成。之 後，於步驟1 02，由上述故障一覽表選擇進行測試圖型生成 之1個對象故障。於步驟1 03，於上述選擇之對象故障對應 之故障位置設定（賦與）使該故障活化之初期値，藉含意 操作算出初期化測試圖型V 1。於步驟1 04，確認藉生成上 述初期化測試圖型V 1之含意操作在上述待測試半導體積體 電路之輸出信號線及內部信號線之邏輯信號不產生矛盾情 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -54- 513580 A7 B7 五、發明説明（52) (請先閱讀背面之注意事項再填寫本頁) 況下可否生成初期化測試圖型，若生成不產生矛盾之初期 化測試圖型則移至步驟1 05，若無法生成不產生矛盾之初期 化測試圖型則移至步驟1 08。 亦即，於步驟1 03藉含意操作嘗試初期化測試圖型V 1 之生成，若可生成則於步驟1 04生成。 於步驟1 05，假設上述故障位置爲變質爲上述初期値之 故障，藉由含意操作嘗試算出將上述變質故障傳送至以上 述故障位置爲輸入之次段邏輯閘之輸出的傳送測試圖型V2 ，於步驟1 06，確認藉生成上述傳送測試圖型V2之含意操 作在上述待測試半導體積體電路之輸出信號線及內部信號 線之邏輯信號不產生矛盾情況下可否生成傳送測試圖型， 若生成不產生矛盾之傳送測試圖型則移至步驟1 07，若無法 生成不產生矛盾之傳送測試圖型則移至步驟1 〇8。 經濟部智慧財產笱員工消費合作社印製 於步驟107，以上述於步驟103及105算出之初期化測 試圖型v 1及傳送測試圖型v2構成測試圖型系列T =< v 1 、v 2 >，將測試圖型系列T登錄於測試圖型一覽表。最後 於步驟108確認上述故障一覽表是否有乃未處理之其他故 障，若有則重複上述步驟丨〇2、103、104、105、106、107 、1 08，若判斷沒有未處理之故障存在則結束處理。上述測 試圖型生成方法，可以閘極延遲故障爲測試圖型生成之對 象故障，或以斷線故障爲對象。 圖30係第1發明之測試圖型生成方法之另一實施形態 之處理順序。首先，於步驟20 1，對待測試半導體積體電路 作成登錄有全部故障的故障一覽表。之後，於步驟202 ’由 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -55- 513580 A7 _B7 五、發明説明（53) (請先閱讀背面之注意事項再填寫本頁) 上述故障一覽表選擇進行測試圖型生成之1個對象故障。 於步驟2 0 3，於上述選擇之對象故障對應之故障位置賦與使 該故障活化之5邏輯値系統之信號値，嘗試藉含意操作算 出將上述信號値傳送至以上述故障位置爲輸入之次段邏輯 閘之輸出的測試圖型系列丁 ’。於步驟204，確認藉上述含 意操作在上述待測試半導體積體電路之輸入信號線及內部 信號線之信號値不產生矛盾情況下可否生成測試圖型系列 Τ’ ，若可生成測試圖型系列Τ ’則移至步驟205，若無法 生成測試圖型系列Τ ’則移至步驟206。於步驟205，將上 述於步驟203算出之測試圖型系列Τ ’登錄於測試圖型一覽 表。最後於步驟206確認上述故障一覽表是否有乃未處理 之其他故障，若有則重複上述步驟202、203、204、205、 206，若判斷沒有未處理之故障存在則結束處理。上述測試 圖型生成方法，可以閘極延遲故障爲測試圖型生成之對象 故障，或以斷線故障爲對象。 經濟邹皙慧財產笱資£ 4費合阼fi印製 以下說明用戶裝置與伺服器裝置共通生成測試圖型之 方法。如圖31所示用戶裝置1〇與多數伺服器裝置20介由 通信線路30連接。該裝置可構成所謂區域網路（L A Ν ) ’以下將用戶裝置稱爲用戶，伺服器裝置稱爲伺服器。 圖32係第1發明之測試圖型生成方法之另一實施形態 之用戶裝置10之處理順序。首先，用戶（管理測試圖型之 電腦），於步驟30 1，將待測試半導體積體電路之全部故障 登錄作成故障一覽表。之後，於步驟302，用戶將上述故障 一覽表分割成多數副故障一覽表，送信至多數伺服器。之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -56- 513580 A7 B7 五、發明説明（54) (請先閲讀背面之注意事項再填寫本頁) 後，於步驟303，用戶等待由各伺服器送回測試圖型系列， 測試圖型系列T被送回後於步驟304將測試圖型系列丁登 錄於測試圖型一覽表。最後於步驟305，用戶確認全伺服器 之測試圖型生成處理終了否，若全伺服器之處理未終了則 重複上述步驟303、304、305，若全伺服器之處理終了則處 理終了。 另一方面，如圖33所示，首先於步驟401，受信用戶 送信之副故障一覽表，將副故障一覽表存於記憶裝置。之 後，於步驟402，伺服器由上述記憶裝置內之副故障一覽表 選擇進行測試圖型生成之對象故障。於步驟403，伺服器嘗 試藉由含意操作算出初期化測試圖型v1俾對選擇之對象故 障所對應之故障位置設定使故障活化之初期値，於步驟404 ，伺服器確認藉生成上述初期化測試圖型v1之含意操作在 上述待測試半導體積體電路之輸入信號線及內部信號線之 邏輯信號不產生矛盾情況下可否生成初期化測試圖型，若 可生成不產生矛盾之初期化測試圖型則移至步驟405，若無 法生成不產生矛盾之初期化測試圖型則移至步驟408。 經濟部智慧財產苟員工消費合作社印製 於步驟405，伺服器假設上述故障位置爲變質爲上述初 期値之故障，藉由含意操作嘗試算出將上述變質故障傳送 至以上述故障位置爲輸入之次段邏輯閘之輸出的傳送測試 圖型v2，於步驟406，伺服器確認藉生成上述傳送測試圖 型v2之含意操作在上述待測試半導體積體電路之輸入信號 線及內部信號線之邏輯信號不產生矛盾情況下可否生成傳 送測試圖型，若可生成不產生矛盾之傳送測試圖型則移至 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -57- 513580 A7 B7 五、發明説明（55) 步驟4 0 7，若無法生成不產生矛盾之傳送測試圖型則移至步 驟 408 〇 於步驟407，伺服器係以上述於步驟403及405算出之 初期化測試圖型v 1及傳送測試圖型v2構成測試圖型系列 T = < v 1、v2 >，將測試圖型系列T送回上述用戶。最後 於步驟408，伺服器確認上述記憶裝置內之副故障一覽表是 否有乃未處理之其他故障，若有則重複上述步驟402、403 、4 04、40 5、406、407、408，若判斷沒有未處理之故障存 在則將測試圖型生成處理終了對用戶報告並結束處理。如 上述令多數伺服器進行測試圖型系列之生成則可提升全體 之處理速度。上述測試圖型生成方法，可以閘極延遲故障 爲測試圖型生成之對象故障，或以斷線故障爲對象。 圖34係第1發明之測試圖型生成方法之另一實施形態 之用戶之處理順序。首先，用戶，於步驟501，將待測試半 導體積體電路之全部故障登錄作成故障一覽表。之後，於 步驟502，用戶將上述故障一覽表分割成多數副故障一覽表 ，送信至多數伺服器。之後，於步驟503，用戶等待由各伺 服器送回測試圖型系列，測試圖型系列T ’被送回後於步驟 5 04將測試圖型系列T ’登錄於測試圖型一覽表。最後於步 驟505，用戶確認全伺服器之測試圖型生成處理終了否，若 全伺服器之處理未終了則重複上述步驟503、504、505，若 全伺服器之處理終了則處理終了。 另一方面，各伺服器，如圖35所示，首先於步驟601 ，受信用戶送信之副故障一覽表，將副故障一覽表存於記 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ29?公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產.¾員工消費合作社印製 -58- 513580 Λ7 B7 五、發明説明（56) (請先閲讀背面之注意事項再填寫本頁) 憶裝置。之後，於步驟602，伺服器由上述記憶裝置內之副 故障一覽表選擇進行測試圖型生成之對象故障。於步驟603 ’於上述選擇之對象故障對應之故障位置設定使該故障活 化之5邏輯値系統中之信號値，藉含意操作算出將上述信 號値傳送至以上述故障位置爲輸入之次段之邏輯閘之輸出 的測試圖型系列T ’ ，於步驟604，伺服器確認藉生成上述 測試圖型系列T ’之含意操作在上述待測試半導體積體電 路之輸入信號線及內部信號線之信號値不產生矛盾情況下 可否生成測試圖型系列T ’ ，若可生成測試圖型系列T ’ 則移至步驟605，若無法生成測試圖型系列T ’則移至步驟 606 ° 經濟部智慧財產笱員工消費合作社印製 於步驟605，伺服器將上述於步驟603算出之測試圖型 系列T ’送回上述用戶。最後於步驟6 0 6，確認上述記憶裝 置內之副故障一覽表是否有乃未處理之其他故障，若有則 重複上述步驟602、603、604、605、606，若判斷沒有未處 理之故障存在則將測試圖型生成處理終了對用戶報告並結 束處理。上述測試圖型生成方法，可以閘極延遲故障爲測 試圖型生成之對象故障，或以斷線故障爲對象。 圖36係第1發明之測試圖型生成方法之另一實施形態 之處理順序，該處理順序係和圖29所示實施形態之處理順 序大略相同，不同點爲於步驟107，以上述於步驟103及 1 05算出之初期化測試圖型v 1及傳送測試圖型v2構成測試 圖型系列T = < v 1、v2 >，將測試圖型系列T登錄於測試 圖型一覽表後，於步驟701，以上述步驟1〇7算出之測試圖 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -59- 513580 Α7 Β7 五、發明説明（57) (請先閱讀背面之注意事項再填寫本頁) 型系列T進行過渡電源電流故障模擬（I D D T故障模擬） ，作成以上述測試圖型系列可檢測出之故障之一覽表（待 檢測故障一覽表）。之後，於步驟702，將上述步驟1 〇 1作 成之故障一覽表內與上述步驟7 0 1生成之待檢測故障一覽 表內之故障相同者予以刪除。最後，於步驟1 0 8，確認上述 故障一覽表是否有乃未處理或刪除之其他故障存在，若有 未處理或刪除之故障存在則重複上述步驟102、103、104、 105、106、107、701、702、108，若沒有未處理或刪除之故 障存在則結束處理。藉上述刪除處理可加速測試圖型生成 之終了。上述測試圖型生成方法，可以閘極延遲故障爲測 試圖型生成之對象故障，或以斷線故障爲對象。步驟107 之登錄，及步驟701、702之刪除其順序相反亦可。 經濟部智慧財產局員工消費合作社印製 圖37係第1發明之測試圖型生成方法之另一實施形態 之處理順序，係針對圖30之處理順序增加，圖36對圖29 增加之同樣處理者，亦即，和圖30之不同點爲，於步驟 205將測試圖型系列T ’登錄於測試圖型一覽表後，於步驟 801，以上述步驟203算出之測試圖型系列T ’進行過渡電源 電流故障模擬（I d D τ故障模擬），作成以上述測試圖型 系列可檢測出之故障之一覽表（待檢測故障一覽表）。之 後，於步驟802，將上述步驟801作成之待檢測故障一覽表 內之故障，由上述步驟20 1生成之故障一覽表予以刪除。 最後，於步驟206，確認上述故障一覽表是否有乃未處理或 刪除之其他故障存在，若有未處理或刪除之故障存在則重 複上述步驟 202、203、204、205、801、802、206，若沒有 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -60- 513580 A7 B7 五、發明説明（58) (請先閱讀背面之注意事項再填寫本頁) 未處理或刪除之故障存在則結束處理。上述測試圖祖[牛成 方法可以閘極延遲故障爲測試圖型生成之對象故障，或以 斷線故障爲對象。步驟2 0 5之登錄，及步驟8 0 1、8 0 2之刪| 除其順序相反亦可。 經濟部智慧財產¾員工消費合作社印製 圖3 8及3 9係第1發明之測試圖型生成方法之另一實 施形態之處理順序。僅說明其和圖32及33之實施形態之 不同點。用戶，於步驟301作成故障一覽表後，於步驟901 ，啓動進行測試圖型生成處理之多數伺服器。之後，用戶 ，於步驟303，等待由各伺服器送回測試圖型系列，測試圖 型系列T被送回後，於步驟304將測試圖型系列T登錄於 測試圖型一覽表。之後，於步驟902，用戶以上述測試圖型 系列T進行過渡電源電流故障模擬（I D 〇 τ故障模擬）， 作成以上述測試圖型系列可檢測出之故障一覽表（待檢測 故障一覽表）。之後，於於步驟903，用戶將上述步驟902 生成之待檢測故障一覽表內之故障由上述步驟3 0 1作成之 故障一覽表予以刪除移至步驟305。步驟304之登錄，及步 驟902、903之刪除其順序相反亦可。於步305故障一覽表 內沒有未被選擇之對象故障時，依序令未進行測試圖型生 成處理之全伺服器停止。 各伺服器，如圖39所示被由用戶啓動後，於步驟1〇〇1 ，由用戶保持之上述故障一覽表選擇進行測試圖型生成t 對象故障。對該選擇之對象故障生成檢測用之初期化測試 圖型v 1、及傳送測試圖型v2，以此構成測試圖型系列T二 < vl、v2 >並送回上述用戶之處理係和圖33相同。於步'驟 纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -61 - 513580 A7 B7 五、發明説明（59) (請先閱讀背面之注意事項再填寫本頁) 4 0 7送回測試圖型系列後，伺服器最後於步驟1 〇 〇 2，確認 用戶之上述故障一覽表是否有乃未處理或刪除之其他故障 存在’若有未處理或刪除之故障存在則重複上述步驟1 00 ! 、403、404、405、406、407、1 002，若沒有未處理或刪除 之故障存在則結束測試圖型生成處理。上述測試圖型生成 方法’可以閘極延遲故障爲測試圖型生成之對象故障，或 以斷線故障爲對象。圖3 8、3 9中，用戶啓動伺服器之同時 ’由故障一覽表逐一將對象故障送至伺服器，於伺服器， 當測試圖型系列被送來後，進行登錄、模擬據以作成待檢 測故障一覽表，及將該故障由故障一覽表刪除後，由故障 一覽表選擇乃未處理之1個對象故障送至伺服器，由伺服 器則送回測試圖型系列，於此處理狀態下故障一覽表內未 處理之故障不存在時將該情況通知伺服器，伺服器受信該 通知後終了處理。又，用戶，於故障一覽表內乃未處理之 故障不存在，且由全伺服器受信最後之測試圖型系列之送 回時，進行該登錄並終了處理亦可。 經濟部智慧財產局員工消費合作社印製 圖40及41係第1發明之測試圖型生成方法中使用用 戶與伺服器之另一處理順序，和將圖32及33所示各實施 形態變更爲圖38及39所示實施形態同樣，係將圖34及35 所示實施形態予以變更者。因此，圖40及41中各步驟與 圖34及35之步驟進行相同之處理者，附加同一號碼並省 略重複說明。此情況下，測試圖型生成之對象故障，可爲 閘極延遲故障、斷線故障之任一。又，用戶之對測試圖型 一覽表之登錄，以及由故障一覽表之刪除之順序相反亦可 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -62- 513580 A7 B7 五、發明説明（60) 〇 以下參照圖42所示用戶之處理順序，及圖43所示伺 服器之處理順序縮名使用多數伺服器情況下，於用戶側進 行對象故障之選擇及未處理故障之存在確認之第1發明之 實施形態。 於用戶，於步驟3 0 1作成故障一覽表，於步驟9 0 1啓 動多數伺服器。之後，於步驟1 20 1判斷是否受信來自伺服 器之處理故障之要求，判斷受信（y e s )時於步驟1 2 〇 2由故 障一覽表選擇1個對象故障，送信至要求之伺服器。之後 ，於步驟3 0 3，判斷由伺服器送回測試圖型系列否，測試圖 型系列被送回時，於步驟304，將該測試圖型系列登錄於測 試圖型一覽表。之後，於步驟1 203，判斷故障一覽表內乃 有未處理之故障否，有時回至步驟1 2 0 1。 於步驟1201判斷未受信故障要求時移至步驟3 03，於 步驟303測試圖型系列被送回時，移至步驟1 203。於步驟 1 2 0 3，若故障一覽表中不存在未處理故障，則於步驟1 2 〇 4 對各伺服器通知璀終了，並停止動作。 於伺服器側’如圖43所適當被用戶啓動後於步驟1 30 1 對用戶要求處理之故障，於步驟1 302等待受信來自用戶送 回之對象故障，受信對象故障後執行圖33中之步驟403 — 4 07 ’亦即，嘗試藉含意操作算出初期化測試圖型v 1、傳送 測試圖型v2，算出後將該測試圖型系列T = < v 1、V2 >送 回至用戶，送回之後，後者無法生成測試圖型系列時，於 步驟Π03判斷受信來自用戶之處理終了通知否，未受信時 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局員工消費合作社印製 -63 - 513580 A7 B7 五、發明説明（61 ) 回至步驟1301，受信時停止動作。 (請先閱讀背面之注意事項再填寫本頁) 於各伺服器進行對象故障之選擇，及未處理故障之存 在確I忍時之貫施形悲’用戶之處理順序如圖4 4所示，可爲 省略圖38中之步驟902及903者。伺服器之處理實質上和 圖3所示處理相同。但是，圖39之步驟1 002判斷故障一 覽表中未處理之故障存在否，於用戶伴隨步驟902、903之 省綠，不進行由故障一覽表刪除故障。 圖42、43所示實施形態中，使用伺服器送回之測試圖 型系列T進行故障模擬，作成待檢測故障一覽表，將該待 檢測故障一覽表內之故障由故障一覽表刪除情況下之用戶 之處理順序被圖示於圖45。此情況下，於圖42所示處理順 序中，步驟304之後執行圖38之步驟902及903後移至步 驟1 2 0 3。此情況下，伺服器之處理順序和圖4 3之處理順序 相同。 經濟部智慧財產笱員工消費合作社印製 又，圖42 - 45之實施形態中係算出初期化測試圖型及 傳送測試圖型之系列作爲測試圖型系列之生成，但亦可如 圖40、4 1所示僧+般，使用5邏輯値系統之信號値生成測 試圖型系列T ’ 。 圖4 6係第2發明之測試圖型生成方法之處理順序。首 先’於步驟2 1 0 1，對待測試半導體積體電路作成登錄有全 部路徑延遲故障之故障一覽表。該作成係以人工追跡電路 列舉各路徑延遲故障（故障延遲可能之路徑），或者藉電 腦由該待測試半導體積體電路之電路資訊列舉延遲故障。 於步驟2 1 02，對該待測試半導體積體電路產生2個以上測 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）" -64- 513580 _______B7_ 五、發明説明（62 ) (請先閲讀背面之注意事項再填寫本頁) 試圖型構成之測試圖型系列。之後，於步驟2 1 〇 3，對上述 測試圖型系列進行遷移模擬’算出上述待測試半導體積體 電路內部之信號線產生之遷移信號値列。於步驟2丨〇4，使 用上述遷移模擬算出之各信號線之遷移信號値列生成藉上 述測試圖型系列以過渡電源電流測試可檢測出之路徑延遲 故障之一覽表（待檢測故障一覽表）。於步驟2丨〇 5判斷上 述待檢測故障一覽表內之故障存在上述於步驟21(H作成之 故障一覽表否，若待檢測故障一覽表內之故障存在於上述 故P早一覽表則移至步驟2 1 0 6 ’若待檢測故障一覽表內之故 障不存在於上述故障一覽表則重複上述步驟21〇2、2丨〇3、 2104 、 2105 。 於步驟2 1 0 6 ’將上述待檢測故障一覽表內之故障由上 述於步驟2 1 0 1作成之故障一覽表刪除。之後，於步驟2 1 〇 7 ’將上述測試圖型系列登錄於測試圖型序列一覽表。最後 於步驟2 1 08 ’判斷上述故障一覽表成空否，若故障一覽表 乃未成空則重複上述步驟2102、2103、2104、2105、2106、 經濟部智慧財產笱員工消費合作社印製 2 1 0 7、2 1 0 8。故障一覽表成空則處理終了。上述於步驟 2 1 02產生測試圖型系列之步驟，可產生2個以上之隨機圖 型作爲測試圖型系列，或由預先作成之測試圖型系列之中 選擇1個產生。又’於步驟2108判斷故障一覽表成空否之 步驟’可藉故障一覽表內殘留之故障是否達特定數（包含〇 之正數）以下之確認來判斷處理之終了。但爲提升待測試 半導體積體電路之路徑延遲故障檢測率，上述特定臨限値 較好儘可能小。殘留之路徑延遲故障變少時，獲得可檢測 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -65- 513580 A7 B7 五、發明説明（63) (請先閲讀背面之注意事項再填寫本頁) 出其之測試圖型系列上需要時間。另外，因電路而其故障 檢測率只要例如9 9 %以上即可之情況下，在滿足該要件情 況下增加殘留之路徑延遲故障之數即可。 圖47係圖46中之步驟2104之待檢測故障一覽表生成 方法之處理順序。首先，於步驟220 1，由圖46之步驟2101 作成之故障一覽表選擇1個可於待測試半導體積體電路內 產生之路徑延遲故障，予以初期設定。之後，於步驟2202 ，依遷移模擬結果判斷具上述路徑延遲故障之路徑（故障 路徑）上之全邏輯閘進行開關否，上述故障路徑上之全邏 輯閘進行開關則移至步驟2203，上述故障路徑上之全邏輯 閘乃有未進行開關者則移至步驟2206。 經濟部智慧財產笱員工消費合作社印製 於步驟2203，依遷移模擬結果，判斷上述故障路徑上 以圖46中於步驟2 1 02產生之測試圖型系列多數次開關之 邏輯閘存在否，判斷多數次開關之邏輯閘存在時移至步驟 2204，判斷多數次開關之邏輯閘不存在則於步驟2205將上 述路徑延遲故障登錄於待檢測故障一覽表。於步驟2204， 判斷上述多數次開關之全邏輯閘之導通路徑輸入（故障路 徑上之該邏輯閘之輸入信號線）滿足過渡電源電流測試之 故障檢測條件否，若滿足過渡電源電流測試之故障檢測條 件’則於步驟2205將上述路徑延遲故障登錄於待檢測故障 一覽表，若不滿足過渡電源電流測試之故障檢測條件，則 移至步驟2206。 於步驟2204，對多數次開關之全邏輯閘，判斷上述邏 輯閘之導通路徑輸入對應之該邏輯閘之輸出遷移信號，與 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -66 - 513580 A7 B7 五、發明説明（64) 該邏輯閘之輸出信號線中最終之遷移信號爲同種類之遷移 信號否，例如，圖28b中之邏輯閘G .4爲多數次開關之例， _極G 4之導通路徑輸入Π3之輸入遷移信號“ F ( 4 ) “對 應之閘極G 4之輸出遷移信號“ F ( 6 )係與邏輯閘G 4之 最終遷移信號一致，故導通路徑輸入n3滿足過渡電源電流 測試之故障檢測條件。最後，於步驟2206，判斷其他未處 理之路徑延遲故障存在否，未處理之路徑延遲故障存在時 ，於步驟2207設定可能發生之次一路徑延遲故障重複上述 步驟2202、2203、22 04、2205、2206，未處理之路徑延遲故 障不存在時處理終了。 圖48及49係第2發明之測試圖型生成方法之另一實 施形態中使用用戶及伺服器之處理順序。首先，如圖48所 示，用戶，於步驟230 1，對待測試半導體積體電路作成登 錄有全路徑延遲故障之故障一覽表。之後，用戶，於步驟 2302，對上述待測試半導體積體電路設定2個以上之測試 圖型構成之測試圖型系列，對未進行處理之1以上之伺月g 器逐一送信測試圖型系列，之後，用戶於步驟2303，等待 由上述多數伺服器通知處理終了，處理終了被通知時移至 步驟23 04。於步驟2304判斷上述故障一覽表成空否，若故 障一覽表乃未成空選擇電壓重複上述步驟2302、2303、 2 3 04 ’若故障一覽表陳空則於步驟2305令全伺服器之處理 強制終了。 另外，各伺服器，如圖49所示，於步驟240 1，對上述 用戶送來之測試圖型系列進行遷移模擬，算出待測試半導 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -67- 513580 A7 B7 五、發明説明（65) (請先閲讀背面之注意事項再填寫本頁) 體積體電路內部之ig 5虎線產生之遷移信號値列，之後，伺 服器’於步驟2402，使用上述遷移模擬算出之各信號線之 遷移信號値列生成藉上述測試圖型系列以過渡電源電流測 試可檢測出之路徑延遲故障之一覽表（待檢測故障一覽表 )。於步驟2 4 0 3，伺服器判斷於上述步驟2 4 0 2作成之待檢 測故障一覽表內之故障存在上述用戶保持之故障一覽表（ 於步驟230 1作成）否，若待檢測故障一覽表內之故障存在 於上述故障一覽表則移至步驟2404，若待檢測故障一覽表 內之故障不存在於上述故障一覽表則重複上述步驟2406。 於步驟2 4 0 4，伺服器將上述待檢測故障一覽表內之故 障由故障一覽表刪除。之後，於步驟2405，伺服器將測試 圖型系列登錄於用戶保持之測試圖型序列一覽表。最後， 伺服器於步驟2406，將處理終了通知用戶，終了處理。 經濟部智慧財產局員工消費合作社印製 圖48中於步驟23 02產生測試圖型系列之步驟，可產 生2個以上之隨機圖型作爲測試圖型系列，或由預先作成 之測試圖型系列之中選擇1個產生。又，於圖49之步驟 2402之待檢測故障一覽表之生成步驟，可用圖47之待檢測 故障一覽表生成方法進行。圖48之步驟2304中，判斷故 障一覽表成空否之步驟，可藉故障一覽表內殘留之故障是 否達特定數（臨限値）以下之確認來判斷處理之終了。但 爲提升待測試半導體積體電路之路徑延遲故障檢測率，上 述特定臨限値較好儘可能小。 第2發明之測試圖型生成方法中’說明使用用戶及多 數伺服器之情況下，於伺服器，由用戶取出測試圖型系列 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X 297公釐） -68- 513580 A7 _ B7 五、發明説明（66) (請先閱讀背面之注意事項再填寫本頁) 處理之實施形態。用戶之處理順序如圖5 0所示，於步驟 2 3 0 1對待測試半導體積體電路生成路徑延遲故障之一覽表 (故障一覽表），於步驟1 40 1對待測試半導體積體電路生 成2 <〈古以上之測試圖型構成之測試圖型系列之生成用圖 型一覽表’之後，於步驟290 1啓動多數伺服器。於步驟 1 402等待由多數伺服器將測試圖型系列登錄於測試圖型序 列一覽表，於步驟1 403在判斷故障一覽表內之路徑延遲故 障數達特定値之前，或全伺服器之處理終了之前，重複圖 型序列登錄待機步驟1 4 0 2以後，當故障一覽表成空，全伺 服器之處理終了時，於步驟1 406強制終了各伺服器之處理 〇 經濟部智慧財產局員工消費合作社印製 各伺服器，如圖5 1所示，由用戶啓動後，於步驟1 4 0 4 ，由用戶保持之生成用圖型一覽表選擇1個測試圖型系列 ，之後執行圖49之步驟240 1 — 2405，藉該測試圖型系列生 成以過渡電源電流測試可檢測出之故障一覽表（待檢測故 障一覽表），將該故障由用戶保持之故障一覽表殺除，又 ，將該測試圖型系列登錄於用戶保持之測試圖型序列一覽 表。之後，於步驟1 405判斷用戶之生成用圖型一覽表內乃 有未選擇之測試圖型系列否，判斷有時回至步驟1 404，不 存在則於步驟2406停止測試圖型生成處理之同時將處理終 了通知用戶。 檢測路徑延遲故障之測試圖型系列之生成，使用用戶 及多數伺服器進行之另一實施形態之用戶之處理順序圖示 於圖5 2，伺服器之處理順序圖示於圖5 3。用戶和圖5 0同 本紙張尺度適用中國國家標準（CNS ) A4規格（210x 297公釐） ~ "" -69- 513580 經濟部智慧財產局員工消費合作社印製 A7 B7____ 五、發明説明（67) 樣，於步驟230 1及1401作成路徑延遲故障之故障一覽表’ 另作成測試圖型系列之一覽表（生成用圖型一覽表），之 後’於此實施形態中，於步驟1501將測試圖型系列之一覽 表（生成用圖型一覽表）分割成多數副圖型系列一覽表’ 將各副圖型系列一覽表逐一分送至各伺服器。之後之處理 同圖50。伺服器，如圖53所示，於步驟1 502當由用戶受 信副圖型系列一覽表時，將其暫時記憶於記憶部’於步驟 1 5 03由該副圖型系列一覽表選擇1個測試圖型系列，之後 執行圖51之步驟2401 — 2405，之後於步驟1 504判斷記憶 部記憶之副圖型系列一覽表乃有未處理之測試圖型系列否 ，判斷有時回至步驟1 503，沒有時於步驟2406通知用戶處 理終了。又，圖46、49、51中，故障一覽表之刪除，及對 測試圖型系列之一覽表之登錄其順序相反亦可。 於圖49、51、53，如各步驟2404、2405所示，由伺服 器刪除用戶保持之故障一覽表之故障，進行將測試圖型系 列登錄於測試圖型序列一覽表，但亦可於各步驟將待檢測 故障一覽表及其作成使用之測試圖型系列送信至用戶’方令 用戶進行故障刪除及測試圖型序列一覽表之登錄。圖54 ' 55係圖50、51之實施形態之變形例。如圖54所示於用戶 ，於步驟290 1起動伺服器後，於步驟1601等待由伺服器受 ί言待檢測故障一覽表及測試圖型系列。受信後於步驟1 602 ，將受信之待檢測故障一覽表由故障一覽表刪除，於步驟 1 603將受信之測試圖型系列登錄於測試圖型序列一覽表， 移至步驟1403。 (請先閲讀背面之注意事項再填寫本頁) #1. 訂 蠢. 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -70- 513580 A7 B7 五、發明説明（68) 如圖55所示，伺服器，於步驟2402作成待檢測故障 一覽表後，移至步驟1 604，將作成之待檢測故障一覽表及 該作成使用之測試圖型系列送信至用戶後，移至步驟1 4〇5 〇 又，4 8及4 9之實施形態亦適用於用戶之刪除、登錄（ 未被圖示），此情況下，於伺服器，於圖49之步驟2402 作成待檢測故障一覽表後，直接移至步驟2406，將處理終 了通知及待檢測故障一覽表及其作成使用之測試圖型系列 送回用戶，於用戶則於圖48之步驟2303受信處理終了通 知時，同時依受信之待檢測故障一覽表進行故障刪除及受 信之測試圖型系列之登錄後移至步驟2304。 圖52及53之實施形態構成於用戶進行刪除、登錄時 ，其變更和由圖50及51變更爲圖54及55之情況同樣。 圖49、51、53中，伺服器由用戶之故障一覽表進行待 撿測故障一覽表內之故障刪除，或進行將測試圖型系列登 錄於用戶之測試圖型序列一覽表，但亦可由伺服器將該待 檢測故障一覽表、測試圖型系列送信至用戶，由用戶進行 刪除、登錄。 上述測試圖型生成可由例如電腦進行。例如執行第1 發明之測試圖型生成方法之裝置圖示於圖56，C P U 1 1執 行記憶體1 2內之程式以進行全體之處理。首先，藉輸入手 段1 3，下載例如待測試積體電路之電路資訊暫時存於記憶 部1 4，執行記憶體1 5內之故障一覽表作成程式，將獲得之 故障一覽表存於記憶體1 6。之後，如上述由故障一覽表記 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -71 - 513580 A7 ___B7 五、發明説明（69 ) (請先閲讀背面之注意事項再填寫本頁) 憶體16內選擇對象故障，對該故障位置施以活化令對該位 置之次一邏輯閘傳，送信號之測試圖型系列，藉由上述初期 化測試圖型v 1之生成，及傳送測試圖型V2之生成，或者 賦與5邏輯値系統之信號値，不論任一方式均藉含意操作 予以算出，使用儲存該程式之記憶體17執行該程式，將獲 得之測試圖型系列記憶（登錄）於測試圖型序列一覽表記 憶體1 8，以下依序由故障一覽表記憶體1 6取出對象故障進 行。 圖36、37之實施形態之情況下，執行記憶體19內之 程式以測試圖型序列一覽表記憶體1 8登錄之測試圖型系列 進行I D D τ故障模擬，又，執行記憶體21內之程式以該測 試圖型系列作成可檢測之故障一覽表，將該故障一覽表暫 時保存於C P U 1 1內之R A Μ後，由故障一覽表記憶體16 刪儲存電荷該故障之機能被附加。 又，如56所示，測試圖型系列生成裝置，可由故障一 覽表作成部1 5、故障位置活化測試圖型系列生成部1 7、 1 D D Τ故障模擬程式記憶體1 9、待檢測故障一覽表作成部 經濟部智慧財產笱員工消費合作社印製 2 1、控制部5 5、故障一覽表記憶體1 6、及測試圖型序列一 覽表記憶體1 8構成。以控制部55控制各部進行測試圖型 之生成處理。 圖32、33、34、35所示實施形態之情況下，用戶裝置 之機能構成如圖57 Α所示，具備圖56之C P U 1 1、程式 記憶體12、輸入手段13、記憶部14、故障一覽表作成部1 5 、及測試圖型序列一覽表記憶體1 8。另具備與伺服器裝置 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -72- 513580 A7 _____ B7 五、發明説明（7〇) (請先閲讀背面之注意事項再填寫本頁) 間之送受信部22。但是程式記憶體1 2內之程式內容與圖 56之任一均不同，構成可進行圖32或34所示處理。伺服 器裝置’如圖7 B所示，藉C P U 23執行程式記憶體24 內之程式控制全體機能，介由與用戶裝置通信之送受信部 2 6送來之副故障一覽表被存於副故障一覽表記憶體2 5處理 之。設置圖56之儲存故障位置活化測試圖型系列生成程式 之記憶體1 7。 經濟部智慧財產局員工消費合作社印製 圖38及39或圖40及41之實施形態情況下，用戶裝置 如圖57 A所示，附加圖56之I d D τ故障模擬程式記憶體 1 9，及儲存待檢測故障一覽表作成程式之記憶體2 1，又， 程式記憶體1 2內之程式，係構成可進行與伺服器裝置間之 資訊送受信，及圖3 8或40所示處理。伺服器裝置省略圖 57 B之副故障一覽表記憶體25，程式記憶體24內之程式 構成可進行圖39或41所示處理。圖42及43所示實施形態 情況下，用戶裝置省略圖57 A之記憶體1 9、2 1，程式記憶 體1 2內之程式構成可進行與伺服器間之資訊之送受信，及 圖42之處理。伺服器裝置省略圖57 B之副故障一覽表記 億體25，程式記億體24內之程式構成可進行圖或43所示 處理。圖444及45之實施形態情況下，和圖57 A及57 B 所示構成同樣可由電腦進行控制。 如圖5 7 A所示，用戶裝置由故障一覽表作成部1 5、故 障一覽表記憶體1 6、待檢測故障一覽表作成部2 1、控制部 5 5、故障一覽表記憶體1 6、測試圖型序列一覽表記憶體1 8 、及送受信部22構成，以控制部55控制各部。又如圖57 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -73- 513580 A7 B7_ 五、發明説明（71 ) (請先閱讀背面之注意事項再填寫本頁) B所示，伺服器裝置可由故障位置活化測試圖型系列生成 部1 7、控制部56、送受信部26、及副故障一覽表記憶體25 構成’以控制部5 6控制各部。 圖46之實施形態之測試圖型生成裝置，係如圖5 8所 示，C P U 31執行記憶體32內之程式，執行全體機能。 介由輸入手段33下載待測試積體電路之電路資訊暫時記憶 於記憶部34，依記憶部34內之電路資訊執行故障一覽表作 成程式記憶體35內之程式，算出全路徑延遲故障存於故障 一覽表記憶體36。之後，執行記憶體37內之測試圖型生成 程式據以產生測試圖型系列（該昇曾亦可由硬體進行）， 執行記憶體3 8內之程式進行將該測試圖型系列施加於待測 試積體電路情況下之遷移模擬，執行記憶體39內之程式作 成待檢測故障一覽表，將之暫時存於C P U 3 1內之R A Μ 或記憶部34，將與該待檢測故障（路徑）相同者由故障一 覽表記憶體36內刪除，將上述測試圖型系列存於測試圖型 序列一覽表記憶體4 1。在故障一覽表記憶體36內之路徑延 遲故障之數達特定數（包含0 )以下之前，執行同樣處理。 經濟部智慧財產局員工消費合作社印製 該測試圖型生成裝置，如圖58所示，可由故障一覽表 作成部35、測試圖型生成部37、遷移模擬部38、待檢測故 障一覽表作成部39、控制部47、故障一覽表記憶體36、及 測試圖型序列一覽表記憶體41構成，藉控制部47控制各 部。 圖 48、49，圖 50、51，圖 52、53，圖 54、55 所示實 施形態之用戶裝置，係如59 Α所示，將圖58之儲存遷移 本纸張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） — "~ -74 - 513580 A7 B7 五、發明説明（72 ) (請先閲讀背面之注意事項再填寫本頁) 模擬程式之記憶體38、及儲存待檢測故障一覽表作成成四 之記憶體39省略，設置與伺服器通信之送受.信部42。又， 程式記憶體32內之程式內容分別對應圖48、50、52、及54 之各處理。圖50之例中，如圖59 A所示，測試圖型序列 生成部41生成之測試圖型系列之一覽表，亦即生成用圖型 一覽表記憶體49被設置。 另外，伺服器裝置，如5 9 B所示，藉送受信部4 3與 用戶裝置進行通信，爲作成待檢測故障一覽表，用戶裝置 做橙汁故障一覽表預先傳送於記憶體44內。圖5 8之遷移 模擬程式之儲存憶體3 8、待檢測故障一覽表作成程式之 儲存記憶體3 9被設置。圖4 9之例中，依由用戶裝置送信 之測試圖型系列，C P U 45執行記憶體46之程式，進行 圖49之處理。圖51之例中’由用戶裝置之生成用圖型一 覽表記憶體49取出測試圖型系列，進行圖51之處理。圖 5 3之例中，設置儲存圖5 9 B之用戶裝置受信之副測試圖型 系列一覽表的副測試圖型系列一覽表記憶體5丨，進行圖5 3 之處理，圖5 5之例進行圖5 5所示處理。 經濟部智慧財產苟員工消費合作社印製 用戶裝置，如圖59 A所示，可由故障一覽表作成部35 、測試圖型序列生成部4 1、控制部47、故障一覽表記億體 36、測試圖型序列一覽表記憶體41、及送受信部42構成， 藉控制部47控制各部。同樣，伺服器裝置，如圖59 B所 示，可由遷移模擬部3 8、待檢測故障一覽表作成部3 9、控 制部48、送受信部43、及故障一覽表記憶體44構成，藉 控制部48控制各部。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ' -- -75- 513580 A7 B7__ 五、發明説明（73) (請先閱讀背面之注意事項再填寫本頁) 依第1發明之測試圖型生成方法或裝置，藉可觀性高 且可有效測試閘極延遲故障或斷線故障之過渡電源電流測 試法，可容易生成閘極延遲故障或斷線故障之測試圖型， 大幅改善測試圖型生成之效率。 又，依第1發明之測試圖型生成方法或裝置，閘極延 遲故障及斷線故障之影響不必傳送至輸出信號線，測試圖 型生成之含意操作中信號値之邏輯値之產生矛盾機率小， 初期化測試圖型生成及傳送測試圖型生成中輸入信號設定 之修正次數可減少，故測試圖型生成所要時間可大幅減少 〇 又，依第1發明之測試圖型生成方法或裝置之實施形 態，測試圖型處理中藉高速之過渡電源電流故障模擬（ I D D T故障模擬）生成待檢測故障一覽表，由進行測試圖 型生成之對象故障予以刪除，因此可大幅刪減測試圖型生 成所需時間。 經濟部智慧財產局員工消費合作社印製 依第2發明之測試圖型生成方法或裝置，藉可觀性高 且可有效測試閘極延遲故障或斷線故障之過渡電源電流測 試法，可容易生成路徑延遲故障之測試圖型，大幅改善測 試圖型生成之效率。 又，依第2發明之測試圖型生成方法或裝置之實施形 態，測試圖型處理中使用高速之遷移模擬生成待檢測故障 一覽表，將該一覽表之故障由測試圖型生成之對象故障之 一覽表予以刪除，因此可大幅刪減測試圖型生成所需時間 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -76- 513580 A7 B7 五、發明説明（74) (圖面之簡單說明） 圖1 a :習知測試圖型生成方法說明用之邏輯電路圖。 (請先閲讀背面之注意事項再填寫本頁) 圖1 b :圖1 a所示電路設定之變質故障之檢測圖型於電 路中之表示。 圖2 ··習知測試圖型生成方法使用之5邏輯値系統之各 信號値之圖。 圖3al、3bl、3cl:邏輯電路圖。 圖3a2、3b2、3c2:分別爲對圖3al、3bl、3cl所示邏 輯電路之習知測試圖型生成方法使用之含意表之圖。 圖4a、4b :分別表示對A N D電路之一方輸入，使電 路活化之5邏輯値之圖。 圖4c :習知測試圖型生成方法使用之路徑活化表。 圖5a、5b :分別爲習知測試圖型生成方法之一例之說 明用之電路及邏輯波形圖。 圖6 :對應圖5a及5b所示電路狀態之電路上之測試圖 型及其波形圖。 經濟部智慧財產局員工消費合作社印製 圖7a: CM〇S換流器之輸入電壓VIN，輸出電壓 V ◦ υ τ之隨時間變化之圖，圖7b :其電源電流I D D之過渡 應答之例，圖7c : C Μ〇S換流器電路及輸出之上升遷移 時流入之電源電流，圖7d : C Μ〇S換流器電路及輸出之 下降遷移時流入之電源電流。 圖8 : C Μ〇S邏輯閘之過渡應答之典型例，a係輸入 電壓V ! N，輸出電壓V Ο U T，電源電流I S之傳達特性圖 ，b係過渡電流之近似波形。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -77- 513580 A7 B7 五、發明説明（75 ) (請先閲讀背面之注意事項再填寫本頁) 圖9a: CM〇S積體電路之例之電路圖，圖9b:對該 積體電路之輸入電壓、輸出電壓之時間經過圖，圖9c :對 應之過渡電源電流應答I D D T之時間經過圖。 圖1 0 a :完全斷線故障之模式圖，圖1 0 b :對該故障位 置之輸出入之例，圖l〇c :延遲斷線故障之模式圖，圖10d :對該故障位置之輸出入之例。 圖1 1 a :具斷線故障之C Μ〇S積體電路之一例，圖 1 1 b及1 1 c分別表無斷線及有斷線情況下之各輸出波形例。 圖12:具斷線故障之CMOS積體電路之過渡電源電 流硬達之一例。 圖1 3 a :路徑延遲故障測試法之基本原理之模式圖，圖 13b表輸出入電壓，圖13c表對應之系統時脈。 圖1 4 :利用過渡電源電流之脈寬的過渡電源電流測試 法之原理，圖1 4 a係輸出入電壓之時間經過圖’圖1 4 b係輸 出入電流之時間經過圖。 經濟部智慧財產苟員工消費合作社印製 圖1 5 :利用過渡電源電流之瞬時値的過渡電源電流測 試法之原理，圖15a係輸出入電壓之時間經過圖，圖15b係 輸出入電流之時間經過圖。 圖1 6a : C Μ〇S換流器之輸出信號線存在之微小斷線 故障之模型圖，圖16b :無故障之輸出波形圖，圖16c :有 故障之輸出波形圖。 圖1 7 :相對於C Μ〇S積體電路內存在之微小斷線故 障之電阻値的C Μ 0 S積體電路之過渡電源電流之積分値 之變化圖。 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -78- 513580 Λ7 Β7 五、發明説明（76) (請先閱讀背面之注意事項再填寫本頁) 圖1 8 :相對於C Μ〇S積體電路之待測試路徑上存在 之微小斷線故障之電阻値的待測試路徑之路徑延遲時間之 變化圖。 圖1 9 :假設C Μ 0 S積體電路之待測試路徑上存在微 小斷線故障時，C Μ 0 S積體電路之過渡電源電流之積分 値與待測試路徑之路徑延遲時間之間之線性關係圖。 圖20 a、20b、20c :第1發明之測試圖型生成方法之一 例說明用之，待測試C Μ〇S積體電路之一例及相對於閘 極延遲故障之各部之信號狀態之一例。 圖2 1 a、2 1 b、2 1 c :第1發明之測試圖型生成方法之另 一例說明用之，待測試C Μ〇S積體電路及相對於斷線故 障之各部之信號狀態之一例。 圖22 :第1發明之測試圖型生成方法使用之I d D τ故 障模擬說明用之，待測試C Μ〇S積體電路之一例之電路 圖。 圖23 :第1發明之測試圖型生成方法使用之I d d τ故 障模擬之模擬結果之一例之圖。 經濟部智慧財產¾員工消費合作社印製 圖24 :第1發明之測試圖型生成方法使用之I D D τ故 障模擬說明用之，待測試C Μ〇S積體電路之另一例之電 路圖。 圖25 :第1發明之測試圖型生成方法使用之I D D Τ故 障模擬之模擬結果之另一例之圖。 圖26 :第2發明之故障模擬方法說明用之待測試 C Μ〇S積體電路之圖。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -79- 513580 A7 _____B7 五、發明説明（77) 圖27 :圖26之電路適用之故障模擬之模擬結果之一例 之圖。 (請先閲讀背面之注意事項再填寫本頁) 圖2 8a，2 8b :使用圖27之故障模擬結果說明第2發明 之方法用之各部之丨§號波形之例。 圖29 :第1發明之測試圖型生成方法之處理順序之一 例之流程圖。 圖30 :第1發明之測試圖型生成方法之處理順序之另 一例之流程圖。 圖31:該發明裝置以用戶裝置及多數伺服器裝置構成 之例。 圖3 2 :第1發明之測試圖型生成方法之用戶側之處理 順序之一例之流程圖。 圖33 :相對於圖32之用戶側處理的伺服器側之處理順 序之流程圖。 圖34 :第1發明之測試圖型生成方法之用戶側之處理 順序之另一例之流程圖。 經濟部智慧財產笱員工消費合作社印製 圖35 :相對於圖34之用戶側處理的伺服器側之處理順 序之流程圖。 圖36 :第1發明之測試圖型生成方法之另一處理順序 之流程圖。 圖37 :第1發明之測試圖型生成方法之另一處理順序 之流程圖。 圖38 :第1發明之測試圖型生成方法之另一用戶側之 處理順序之流程圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X：297公釐） -80- 513580 A7 B7 五、發明説明（78) 圖39 :相對於圖38之用戶側處理的伺服器側之處理順 序之流程圖。 圖40 :第1發明之測試圖型生成方法之另一用戶側之 處理順序之流程圖。 圖4 1 :相對於圖40之用戶側處理的伺服器側之處理順 序之流程圖。 圖42 :第1發明之測試圖型生成方法之另一用戶側之 處理順序之流程圖。 圖43 :相對於圖42之用戶側處理的伺服器側之處理順 序之流程圖。 圖44 :第1發明之測試圖型生成方法之另一用戶側之 處理順序之流程圖。 圖45 :第1發明之測試圖型生成方法之另一用戶側之 處理順序之流程圖。 圖46 :第2發明之測試圖型生成方法之處理順序之流 程圖。 圖47 :圖46之待檢測故障一覽表作成步驟之具體例之 流程圖。 圖48 :第2發明之測試圖型生成方法適用之用戶側之 處理順序之例之流程圖。 圖49 :相對於圖48之用戶側處理的伺服器側之處理順 序之流程圖。 圖50 :第2發明之測試圖型生成方法適用之用戶側之 處理順序之另一例之流程圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -81 - 513580 A7 B7 五、發明説明（79) 圖5 1 :相對於圖5 0之用戶側處理的伺服器側之處理順 序之流程圖。 (請先閱讀背面之注意事項再填寫本頁) , 圖5 2 :第2發明之測試圖型生成方法適用之用戶側之 處理順序之另一例之流程圖。 圖53 ··相對於圖52之用戶側處理的伺服器側之處理順 序之流程圖。 圖54:第2發明之測試圖型生成方法適用之用戶側之 處理順序之另一例之流程圖。 圖55 :相對於圖54之用戶側處理的伺服器側之處理順 序之流程圖。 圖56 :第1發明之測試圖型生成方法適用之裝置之功 能構成例。 圖57 A :第1發明之測試圖型生成方法適用之用戶裝 置之功能構成例。 圖57 B :第1發明之測試圖型生成方法適用之伺服器 裝置之功能構成例。 圖5 8 :第2發明之測試圖型生成方法適用之裝置之功 經濟部智慧財產笱員工消費合作社印製 能構成例。 圖59 A :第2發明之測試圖型生成方法適用之用戶裝 置之功能構成例。 圖59 B :第2發明之測試圖型生成方法適用之伺服器 裝置之功能構成例。 (符號說明） 本尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -82- 513580 A7 B7 五、發明説明（80) (請先閲讀背面之注意事項再填寫本頁) 10、用戶裝置 1 1、31、CPU 1 2、3 2、程式記憶體 1 3、3 3、輸入手段 1 4、3 4、記憶部 15、 35、故障一覽表作成程式記憶體 16、 36、故障一覽表記憶體 1 7、故障位置活化測試圖型系列生成程式記憶體 1 8、測試圖型序列一覽表記憶體 1 9、I D D τ故障模擬程式記憶體 20、 伺服器裝置 21、 39、待檢測故障一覽表作成程式記憶體 22、 送受信部

23 > CPU 24、 程式記憶體 25、 副故障一覽表記憶體 經濟部智慧財產苟員工消費合作社印製 26、 送受信部 30、通信線路 37、 測試圖型生成程式記憶體 38、 遷移模擬程式記憶體 39、 待檢測故障一覽表作成程式記憶體 4 1、測試圖型序列一覽表記憶體 42、 送受信部 43、 送受信部 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐) -83- 513580 A7 B7 五、發明説明（81) 一 U 記部部用試控 障 Ρ 式制制成測 、 故 C 程控控生副56 體 隱 記 表 覽 體 憶 圖圖制 體 憶 體記 憶表 記覽 表一 覽列 一 系 型 型 β- 音 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產¾員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210><297公釐） -84-

Claims (1)

1. 513580 A8 B8 C8 D8 々、申請專利範圍 1 . 一種半導體積體電路測試用之測試圖型系列之生成方 法，係具有以下步驟： (請先閱讀背面之注意事項再填寫本頁) 故障一覽表生成步驟，用於生成登錄有待測試半導體 積體電路中之故障的故障一覽表； 故障選擇步驟，用於由上述故障一覽表選擇故障作爲 對象故障； 圖型系列生成步驟，俾對上述對象故障所對應之故障 位置賦與使上述故障活化之信號，於以上述故障位置爲輸 入之次段邏輯閘之輸出算出傳送上述信號之測試圖型系列 登錄步驟，用於將上述算出之測試圖型系列登錄於測 試圖型一覽表；及 重複步驟，用於重複上述故障選擇步驟以後之各步驟 〇 2 ·如申請專利範圍第丨項之半導體積體電路測試用之測 試圖型系列之生成方法，其中 使用用戶裝置及多數伺服器裝置， 經濟部智慧財產局員工消費合作社印製 於上述用戶裝置進行上述故障一覽表生成步驟， 由用戶裝置啓動上述多數伺服器裝置， 依伺服器裝置之要求進行上述故障選擇步驟，將該選 擇之對象故障送信至該伺服器， 於上述各伺服器裝置對上述用戶裝置所送信之上述對 象故障’進行上述圖型系列生成步驟， 伺服器裝置將上述圖型系列生成步驟所算出之測 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公釐） -85- 513580 A8 B8 C8 D8 六、申請專利範圍 型系列送回至上述用戶裝置之同時，要求處理之對象故障 (請先閱讀背面之注意事項再填寫本頁) 上述用戶裝置對上述伺服器送回之測試圖型系列進行 上述登錄步驟。 3. 如申請專利範圍第1項之半導體積體電路測試用之測 試圖型系列之生成方法，其中 使用用戶裝置及多數伺服器裝置， 於上述用戶裝置進行上述故障一覽表生成步驟， 由上述用戶裝置啓動上述多數伺服器裝置， 上述各伺服器裝置係由上述用戶裝置之上述故障一覽 表選擇對象故障之一以進行上述故障選擇步驟，且進行上 述圖型系列生成步驟， 伺服器裝置將上述圖型系列生成步驟所算出之測試圖 型系列送回至上述用戶裝置， 上述用戶裝置對上述伺服器裝置送回之測試圖型系列 進行上述登錄步驟。 經濟部智慧財產局員工消費合作社印製 4. 如申請專利範圍第1項之半導體積體電路測試用之測 試圖型系列之生成方法，其中 使用上述登錄之測試圖型系列對上述半導體積體電路 進行過渡電源電流故障模擬，並以該測試圖型系列可檢測 出之故障之一覽表作爲待檢測故障一覽表予以作成， 將上述待檢測故障一覽表內之故障，由上述故障一覽 表生成步驟所生成之故障一覽表予以刪除。 5 .如申請專利範圍第2項之半導體積體電路測試用之測 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -86- 513580 A8 B8 C8 D8 六、申請專利範圍 試圖型系列之生成方法，其中 (請先閲讀背面之注意事項再填寫本頁) 使用上述登錄之測試圖型系列對上述半導體積體電路 進行過渡電源電流故障模擬，並以該測試圖型系列可檢測 出之故障之一覽表作爲待檢測故障一覽表予以作成， 將上述待檢測故障一覽表內之故障，由上述故障一覽 表生成步驟所生成之故障一覽表予以刪除。 6. 如申請專利範圍第3項之半導體積體電路測試用之測 試圖型系列之生成方法，其中 使用上述登錄之測試圖型系列對上述半導體積體電路 進行過渡電源電流故障模擬，並以該測試圖型系列可檢測 出之故障之一覽表作爲待檢測故障一覽表予以作成， 將上述待檢測故障一覽表內之故障，由上述故障一覽 表生成步驟所生成之故障一覽表予以刪除。 7. 如申請專利範圍第1項之半導體積體電路測試用之測 試圖型系列之生成方法，其中 使用用戶裝置及多數伺服器裝置， 於上述用戶裝置進行上述故障一覽表生成步驟， 經濟部智慧財產局員工消費合作社印製 上述用戶裝置係將上述故障一覽表分割成多數副故障 一覽表，並送信至上述多數伺服器裝置， 上述各伺服器裝置，係對上述用戶裝置送來之上述副 故障一覽表分別進行上述故障選擇步驟，且進行上述圖型 系列生成步驟， 各伺服器裝置係將上述圖型系列生成步驟所算出之測 試圖型系列送回至上述用戶裝置， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -87- 513580 A8 B8 C8 D8 六、申請專利範圍 上述用戶裝置對上述伺服器裝置送回之測試圖型系列 進行上述登錄步驟。 ^ 8. —種半導體積體電路測試用之測試圖型系列之生成方 法，係具有以下步驟： 故障一覽表生成步驟，用於以待測試半導體積體電路 之路徑延遲故障之一覽表作爲故障一覽表予以生成； 圖型系列生成步驟，用於產生賦與上述半導體積體電 路之2個以上之測試圖型所形成之測試圖型系列； 遷移信號値列計算步驟，用於進行賦與上述半導體積 體電路情況下之電路內之遷移模擬，被計算電路內部之信 號線所產生之遷移信號値列； 待檢測故障一覽表作成步驟，使用上述各信號線之遷 移信號値列，將上述測試圖型系列賦與上述半導體積體電 路情況下以過渡電源電流測試可檢測出之故障一覽表作爲 待檢測故障一覽表予以生成； 刪除步驟，用於將上述待檢測故障一覽表內之故障由 上述故障一覽表予以刪除； 登錄步驟，用於將上述測試圖型系列登錄於測試圖型 系列一覽表；及 重複步驟，用於重複上述圖型系列生成步驟以後之步 9. 如申請專利範圍第8項之半導體積體電路測試用之測 試圖型系列之生成方法，其中 使用用戶裝置及多數伺服器裝置， 本^張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）'— -- -88 - (請先閱讀背面之注意事項再填寫本頁)

   513580 A8 B8 C8 D8 々、申請專利範圍 於上述用戶裝置進行上述故障一覽表生成步驟，進行 上述圖型系列生成步驟， . (請先閱讀背面之注意事項再填寫本頁) 對未進行處理之伺服器裝置分別1個1個地送信測試 圖型系列， 上述各伺服器裝置，係對用戶裝置送來之測試圖型系 列進行上述遷移信號値列計算步驟，且進行上述待檢測故 障一覽表生成步驟，又，對上述用戶裝置保持之上述故障 一覽表進行上述刪除步驟，且對上述用戶裝置保持之測試 圖型系列一覽表進行上述測試圖型系列之上述登錄步驟， 將處理終了通知上述用戶裝置， 上述用戶裝置於每一受信上述處理終了通知時，進行 上述圖型系列生成，及其送信。 10.如申請專利範圍第8項之半導體積體電路測試用之 測試圖型系列之生成方法，其中 使用用戶裝置及多數伺服器裝置， 經濟部智慧財產局員工消費合作社印製 於上述用戶裝置進行上述故障一覽表生成步驟，且進 行上述測試圖型系列生成步驟，依該生成之測試圖型系列 作成生成用圖型一覽表， 起動上述多數伺服器裝置， 上述各伺服器裝置，係由上述用戶裝置保持之生成用 圖型一覽表選擇1個測試圖型系列，對該選擇之測試圖型 系列進行上述遷移信號値列計算步驟，且進行上述待檢測 故障一覽表生成步驟， · 伺服器，係對上述用戶裝置保持之上述故障一覽表進 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -89- 513580 A8 B8 C8 D8 六、申請專利範圍 行上述刪除步驟，且對上述用戶裝置保持之測試圖型系歹[J 一覽表進行上述登錄步驟。 (請先閱讀背面之注意事項再填寫本頁) 1 1.如申請專利範圍第8項之半導體積體電路測試用之 測試圖型系列之生成方法，其中 使用用戶裝置及多數伺服器裝置， 於上述用戶裝置進行上述故障一覽表生成步驟，且進 行上述測試圖型系列生成步驟，生成測試圖型系列之一覽 表， 用戶裝置，係將上述測試圖型系列之一覽表分割成多 數之副測試圖型系列一覽表並送信至多數伺服器裝置， 經濟部智慧財產局員工消費合作社印製 上述各伺服器裝置，係由上述用戶裝置送信之副測試 圖型系列一覽表選擇1個測試圖型系列，對該選擇之測試 圖型系列進行上述遷移信號値列計算步驟，且進行上述待 檢測故障一覽表生成步驟，對上述用戶裝置保持之上述故 障一覽表進行上述刪除步驟，且對上述用戶裝置保持之測 試圖型系列一覽表進行上述登錄步驟，當上述副測試圖型 系列一覽表內未被選擇之測試圖型系列不存在時停止測試 圖型生成處理之同時將處理終了通知上述用戶裝置。 12.如申請專利範圍第8項之半導體積體電路測試用之 測試圖型系列之生成方法，其中 ， 使用用戶裝置及多數伺服器裝置， 於上述用戶裝置進行上述故障一覽表生成步驟，且進 行上述測試圖型系列生成步驟， · 將上述測試圖型系列生成步驟所生成之不同之測試圖 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -90- 513580 A8 B8 C8 D8 六、申請專利範圍 型系列送信至上述多數伺服器裝置， (請先閱讀背面之注意事項再填寫本頁) 上述各伺服器裝置，係對上述用戶裝置送來之測試圖 型系列，進行上述遷移信號値列計算步驟，且進行上述待 檢測故障一覽表生成步驟，將該生成之待檢測故障一覽表 及該生成使用之上述測試圖型系列送信至上述用戶裝置， 上述用戶裝置，係對受信之上述待檢測故障一覽表， 進行上述刪除步驟，對受信之上述測試圖型系列進行上述 登錄步驟。 13. —種半導體積體電路測試用之測試圖型系列之生成 裝置，係具有： 故障一覽表記憶部，用於儲存登錄有待測試半導體積 體電路中之故障的故障一覽表； 測試圖型系列生成部，俾對由上述故障一覽表所選擇 作爲對象故障之故障所對應之故障位置賦與使該故障活化 之信號，於以上述故障位置爲輸入之次段邏輯閘之輸出生 成傳送上述信號之測試圖型系列； 經濟部智慧財產局員工消費合作社印製 測試圖型系列一覽表記憶部，用於儲存上述生成之測 試圖型系列；及 控制部，用於由上述故障一覽表選擇故障，控制上述 測試圖型系列生成部，以進行上述測試圖型系列之儲存。 14. 如申請專利範圍第13項之半導體積體電路測試用之 測試圖型系列之生成裝置，其中 具備：用戶裝置及多數伺服器裝置； 上述用戶裝置，係具備：與上述各伺服器裝置進行通 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -91 - 513580 A8 B8 C8 D8 六、申請專利範圍 信的送受信部，及上述故障一覽表記憶部，及上述測試圖 型系列一覽表記憶部，及依上述伺服器裝置之要求由上述 故障一覽表選擇對象故障送信至該伺服器裝置，將由伺月艮 器裝置受信之測試圖型系列儲存於上述測試圖型系列一覽 表記憶部以進行處理的第1控制部， 上述各伺服器裝置，係具備：與上述用戶裝置進行通 信的送受信部，及上述測試圖型系列生成部，及對由上述 用戶裝置受信之對象故障，使上述測試圖型系列生成部動 作，將生成之測試圖型系列送信至上述用戶裝置進行處理 的第2控制部， 上述控制部，係由上述第1控制部及第2控制部構成 〇 15.如申請專利範圍第13項之半導體積體電路測試用之 測試圖型系列之生成裝置，其中 具備：用戶裝置及多數伺服器裝置； 上述用戶裝置，係具備：與上述各伺服器裝置進行通 信的送受信部，及上述故障一覽表記憶部，及上述測試圖 型系列一覽表記憶部，及將由上述伺服器裝置受信之測試 圖型系列儲存於上述測試圖型系列一覽表記憶部以進行處 理的第1控制部， . 上述各伺服器裝置，係具備：與上述用戶裝置進行通 信的送受信部，及上述測試圖型系列生成部，及由上述用 戶裝置之上述故障一覽表記憶部選擇1個對象故障，使上 述測試圖型系列生成部動作，將生成之測試圖型系列送信 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ： -92 - (請先閲讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 513580 A8 B8 C8 __ D8 X、申請專利範圍 至上述用戶裝置進行處理的第2控制部， 上述控制部，係由上述第1控制部及第2控制部構成 〇 16·如申請專利範圍第13項之半導體積體電路測試用之 測試圖型系列之生成裝置，其中 具備：使用上述測試圖型系列一覽表記憶部儲存之測 試圖型系列，對上述半導體積體電路進行過渡電源電流故 障模擬’以該測試圖型系列可檢測出之故障一覽表作微電 腦待檢測故障一覽表予以作成的待檢測故障一覽表作成部 上述控制部，係進行將上述待檢測故障一覽表內之故 障’由上述故障一覽表記憶部消去之處理。 17·如申請專利範圍第14項之半導體積體電路測試用之 測試圖型系列之生成裝置，其中 具備：使用上述測試圖型系列一覽表記憶部儲存之測 試圖型系列，對上述半導體積體電路進行過渡電源電流故 障模擬’以該測試圖型系列可檢測出之故障一覽表作微電 腦待檢測故障一覽表予以作成的待檢測故障一覽表作成部 上述控制部，係進行將上述待檢測故障一覽表內之故 障’由上述故障一覽表記億部消去之處理。 1 8 .如申請專利範圍第1 5項之半導體積體電路測試用之 測試圖型系列之生成裝置，其中 具備：使用上述測試圖型系列一覽表記憶部儲存之測 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29<7公釐） (請先閲讀背面之注意事項再填寫本頁)

   -93- 513580 A8 B8 C8 D8 々、申請專利範圍 試圖型系列，對上述半導體積體電路進行過渡電源電流故 障模擬，以該測試圖型系列可檢測出之故障一覽表作微電 腦待檢測故障一覽表予以作成的待檢測故障一覽表作成部 上述控制部，係進行將上述待檢測故障一覽表內之故 障，由上述故障一覽表記億部消去之處理。 19.如申請專利範圍第13項之半導體積體電路測試用之 測試圖型系列之生成裝置，其中 具備：用戶裝置及多數伺服器裝置； 上述用戶裝置，係具備：與上述多數伺服器裝置進行 通信的送受信部，及上述故障一覽表記憶部，及將上述故 障一覽表分割成多數副故障一覽表送信至上述多數伺服器 裝置，將由上述伺服器裝置受信之測試圖型系列儲存於上 述測試圖型系列一覽表記憶部以進行處理的第1控制部， 上述各伺服器裝置，係具備：與上述用戶裝置進行通 信的送受信部，及儲存上述副故障一覽表的副故障一覽表 記憶部，及上述測試圖型系列生成部，及將受信之副故障 一覽表記憶於副故障一覽表記憶部，由該記憶部逐一選擇 上述對象故障，使測試圖型系列生成部動作，將生成之測 試圖型系列送信至上述用戶裝置進行處理的第2控制部， 上述控制部，係由上述第1控制部及第2控制部構成 〇 2 0. —種半導體積體電路測試用之測試圖型系列之生成 裝置，係具有： 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 -94- 513580 A8 B8 C8 D8 六、申請專利範圍 故障一覽表記憶部，用於儲存待測試半導體積體電路 之路徑延遲故障之一覽表；. (請先閱讀背面之注意事項再填寫本頁) 測試圖型系列一覽表記憶部’用於儲存測試圖型系列 圖型系列生成部，用於生成賦與上述半導體積體電路 之2個以上之測試圖型所構成之測試圖型系列； 遷移信號値列計算部’用於進行上述生成之測試圖型 系列被賦與上述半導體積體電路情況下之該電路內之遷移 模擬，計算電路內部之信號線所產生之遷移信號値列； 待檢測故障一覽表作成部，在上述測試圖型系列被賦 與上述半導體積體電路情況下，使用上述各信號線之遷移 信號値列，以過渡電源電流測試可檢測出之故障一覽表作 爲待檢測故障一覽表予以生成；及 控制部，俾將上述生成之待檢測故障一覽表內之故障 ή上述故障一覽表記憶部刪除，將上述測試圖型系列儲存 於上述測試圖型系列一覽表記憶部，在故障一覽表記憶部 內之路徑延遲故障成爲特定値以下之前，令上述圖型系列 經濟部智慧財產^員工消費合作fi印製 生成部 '上述遷移信號値列計算部、上述待檢測故障一覽 表生成咅動作 0 2 1 ·如申請專利範圍第20項之半導體積體電路測試用之 測試圖型系列之生成裝置，其中 具備：用戶裝置及多數伺服器裝置； 用戶裝置，係具備：與上述多數伺服器裝置進行 通信的送受信部’及上述故障一覽表記憶部，及上述測試 本絲尺度適用中國(2ι〇χ297公董） -95- 513580 A8 B8 C8 D8 々、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 圖型系列一覽表記憶部，及上述圖型系列生成部，及當由 上述伺服器裝置受信處理終了通知時，對該伺服器裝置送 信上述生成之測試圖型系列的第1控制部， 上述各伺服器裝置，係具備：與上述用戶裝置進行通 信的送受信部，及上述遷移信號値列計算部，及上述待檢 測故障一覽表生成部，及依由上述伺服器裝置受信之測試 圖型系列，令上述遷移信號値列計算部、上述待檢測故障 一覽表生成部動作，進行由上述用戶裝置之故障一覽表記 憶部消去上述故障，將上述測試圖型系列儲存於上述用戶 裝置之測試圖型系列一覽表記憶部，且對上述用戶裝置通 知處理終了的第2控制部， 上述控制部，係由上述第1控制部及第2控制部構成 〇 22.如申請專利範圍第20項之半導體積體電路測試用之 測試圖型系列之生成裝置，其中 具備：用戶裝置及多數伺服器裝置； 經濟部智慧財產局員工消費合作社印製 上述用戶裝置，係具備：與上述多數伺服器裝置進行 通信的送受信部，及上述故障一覽表記憶部，及上述測試 圖型系列生成部，及儲存上述生成之測試圖型系列之一覽 表的生成用圖型記憶部； 上述各伺服器裝置，係具備：與上述用戶裝置進行通 信的送受信部，及上述遷移信號値列計算部，及上述待檢 測故障一覽表生成部，及由上述用戶裝置之生成用圖型記 億部逐一取得測試圖型系列，依該測試圖型系列令上述遷 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -96 - 513580 A8 B8 C8 D8 々、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 移信號値列計算部、上述待檢測故障一覽表生成部動作， 進行由上述用戶裝置之故障一覽表記憶部消去上述故障， 將上述測試圖型系列儲存於上述用戶裝置之測試圖型系歹[』 一覽表記憶部的上述控制部。 23.如申請專利範圍第20項之半導體積體電路測試用之 測試圖型系列之生成裝置，其中 具備：用戶裝置及多數伺服器裝置； 上述用戶裝置，係具備：與上述多數伺服器裝置進行 通信的送受信部，及上述故障一覽表記憶部，及上述測試 圖型系列一覽表記憶部，及上述測試圖型系列生成部，及 將上述生成之測試圖型系列之一覽表分割成多數副測試圖 型系列一覽表並送信至上述多數伺服器裝置的第1控制部 經濟部智慧財產局員工消費合作社印製 上述各伺服器裝置，係具備：與上述用戶裝置進行通 信的送受信部，及上述遷移信號値列計算部，及上述待檢 測故障一覽表生成部，及儲存受信之上述副測試圖型系列 一覽表的副圖型系列一覽表記憶部，及由上述副圖型系列 一覽表記憶部逐一取出測試圖型系列，令上述遷移信號値 列計算部、上述待檢測故障一覽表生成部動作，進行由上 述用戶裝置之故障一覽表記憶部消去上述故障，將上述測 試圖型系列儲存於上述用戶裝置之測試圖型系列一覽表記 憶部的第2控制部； 上述控制部，係由上述第1控制部及第2控制部構成 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -97- 513580 A8 B8 C8 D8 々、申請專利範圍 24.如申請專利範圍第20項之半導體積體電路測試用之 測試圖型系列之生成裝置，其中 _ (請先閲讀背面之注意事項再填寫本頁) 具備：用戶裝置及多數伺服器裝置； 上述用戶裝置，係具備：與上述多數伺服器裝置進行 通信的送受信部，及上述故障一覽表記憶部，及上述測試 圖型系列生成部，及針對由上述各伺服器裝置受信之待檢 測故障一覽表，進行由上述故障一覽表記憶部消去上述故 障，進行將由各伺服器裝置受信之測試圖型系列儲存於上 述測試圖型系列一覽表記憶部之第1控制部； 上述各伺服器裝置，係具備：與上述用戶裝置進行通 信的送受信部，及上述遷移信號値列計算部，及上述待檢 測故障一覽表生成部，及針對受信之測試圖型系列令上述 遷移信號値列計算部、上述待檢測故障一覽表生成部動作 ，將該測試圖型系列及生成之待檢測故障一覽表送信至上 述用戶裝置的第2控制部； 上述控制部，係由上述第1控制部及第2控制部構成 經濟郎智慧財產¾員工消費合阼钍印製 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） -98-