[go: up one dir, main page]

TW493278B - Lateral heterojunction bipolar transistor and method of fabricating the same - Google Patents

Lateral heterojunction bipolar transistor and method of fabricating the same Download PDF

Info

Publication number
TW493278B
TW493278B TW089122109A TW89122109A TW493278B TW 493278 B TW493278 B TW 493278B TW 089122109 A TW089122109 A TW 089122109A TW 89122109 A TW89122109 A TW 89122109A TW 493278 B TW493278 B TW 493278B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
layer
bipolar transistor
collector
band gap
Prior art date
Application number
TW089122109A
Other languages
English (en)
Inventor
Koichiro Yuki
Minoru Kubo
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW493278B publication Critical patent/TW493278B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/60Lateral BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/01Manufacture or treatment
    • H10D10/021Manufacture or treatment of heterojunction BJTs [HBT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/80Heterojunction BJTs

Landscapes

  • Bipolar Transistors (AREA)

Description

493278 A7 B7 五、發明説明(1 ) 發明背景 本發明係有關於一種橫向異質接面雙極電晶體及其製造 方法。更詳細的說,它是有關於一種在一絕緣基板(SOI, 在絕緣體上的矽)上所形成具有一異質結構(諸如Si/ Sib xGex*Si/Sii+yGexCy)之橫向異質接面雙極電晶體。 一種提供優良特性電晶體之傳統技術已經被提出,該技 術是利用在一由絕緣層上所堆疊矽層組成之SOI(在絕緣體 上的矽)基板上形成一CMOS裝¾及一雙極電晶體,該電晶 體具有較低電晶體操作電壓,在裝置之間提供一完全的絕/ 緣,且降低一寄生(parasitic)電容。在處理一 RF信號之通訊 裝置的發射/接收部分中,詳細地說,一類比電路與一數位 電路之間的交越失真(crosstalk)顯現一問題。然而,SOI吳 板之使用比傳統技術更確保能徹底地去除交越失真。 在另一方面,使用諸如Si/SiGe異質結構之異質接面雙極 電晶體在近幾年已經被商業化應用當作一種可以在RF頻率 區域操作之裝置,其被公認在使用以矽製程技術製造是困 難的。與一 S i同質接面雙極電晶體比較,異質接面雙極電 晶體具有一優越特性,以至於可以減小基極阻抗,其利用 將基極中雜質濃度調整至比S i同質接面雙極電晶體中高, 此後利用基極能帶隙小於射極能帶隙之異質結構,自基極 至射極之載子反向射流被抑制。 為了因應近幾年系統整合晶片(system- on- chip)需求,已 經有需求雙極CMOS技術以在單一晶片上形成一 CMOS裝置 及一雙極電晶體。然而,要在一SOI基板上形成雙極電晶體 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
493278 A7 B7 五、發明説明(2 ) ,必須增加一傳統垂直雙極電晶體結構中矽層厚度至某一 程度,而必須減少高速運作CMOS裝置中矽層厚度及漏電流 之抑制。然而,在一 CMOS裝置區域與一雙極電晶體區域具 有不同厚度之矽層之提供會增加製程上的複雜度。 為了使用具有雙極電晶體區域與CMOS裝置區域厚度相同 之矽層,在一SOI基板上之橫向異質接面雙極電晶體之結構 物已經被提出。藉由使用橫向異質接面雙極電晶體結構, 在兩區域具有相同厚度的矽層可以被使用且處理的步驟數 目大幅地減少。在橫向異質接面、、雙極電晶體中因使用SOI基 板所形成之寄生電阻小於在垂直雙極電晶體中》在南速運 作的角度來看,這是一項優點。 圖10( a)及10( b )是SOI上所提供一橫向異質接面雙極電辱 體之平面圖及截面圖,該SOI是在一有關該橫向異質接面雙 極電晶體原型範例之文獻中所發明(S〇I上使用自我排列橫 向基極結構技術之31GHz fmax橫向BJT : T· Shino等人,1998 IEEE)。如圖中所示,橫向異質接面雙極電晶體被形成於 SOI基板上,包含一由矽氧化物薄膜所組成的箱(BOX)層 1001及一矽層1009。藉由使用SOI基板,可以減少電晶體操 作區之寄生電容。矽層1009的厚度為0.1 μηι。矽層1009包含 :一硼(Β)之條狀ρ型内部基極層1004;兩個連接内部基極 層1004兩端較短邊部分且以濃度高於内部基極層1004之硼 (Β)摻雜的外部基極層1006 ;及由此所插入内部基極層1004 較長邊部分所配置一 η型射極1005與一η型集極1002。射極 1005已經摻雜高濃度的砷(As)且集極1002已經摻雜非一致 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
線 493278
/辰度<砷。簡言之,集極1002具有一退化結構,在其中為 I增加崩潰電壓,砷的濃度在較靠近内部基極層1004的部 刀中較低且外部基極層1006,其以與内部基極層1004及外 部基極層1006之距離逐漸增加。外部基極層1〇〇6、射極 1〇〇5及集極1002之各自電極構成部分分別位於各區域外部 頂端’以致最長的可能距離在此被提供且在基極電極、射 極電極與集極電極之間的寄生電容被減少。上述文獻報告
該一橫向異質接面雙極電晶體己經提供一 31GHz之最大震盪 頻率fmax。 V 圖11(a)至11(e)是說明先前文獻中所發明雙極電晶體製造 方法之透視圖。 首先,圖11(a)所顯示之步驟中,氧化物薄膜及SiN薄膜( 未顯示)形成於η型矽層1〇09上,磷(p)已經被引進其中。然 後,一陣列狀的抗蝕劑遮罩丨108形成於SiN上以蓋住一 νρν 作用區。接著硼(B)以4x1015原子·公分·2的劑量離子佈植矽 層1009中,除了來自上述抗蝕劑遮罩11〇8iNpN作用區11〇7 外,藉以一P +擴散區形成。接下來,如圖u(b)中所顯示之 步驟,SiN薄膜藉由使用抗蝕劑遮罩1〇〇8被圖案化,當作遮 罩且側邊蝕刻形成一 SiN遮罩111〇,其自抗蝕劑遮罩丨1〇8邊 緣向内偏移大約0·2 μιη。之後,抗蝕劑遮罩丨108被去除。然 後,如圖11(c)所顯示步驟中,一 TEOS遮罩1111被形成, 與SiN遮罩1110交又。接著,硼(Β)以1 X 1〇14原子.公分的 劑量及25 keV的促進能量離子佈植矽層1〇〇9,除了 sw遮罩 1110與TEOS遮罩1111所遮蔽的區域之外。接下來,如圖 -6 - 本紙張尺度適用中國國家搮準(CNS) A4規格(210 X 297公釐)
五、發明説明 U(d)所顯示步驟中,SiN遮罩111〇與丁 E〇s遮罩mi被去除 ^在此同時’内部基極層1〇〇4的厚度是由佈植硼經過之擴 散,離所決定,其是自TEOS遮罩1111之末端部分測量到: 。取後,在圖l1(e)中所顯示之步騾中,當作射極及集極之 部分平面蝕刻且砷(As)分別以1χ1〇ΐ5原子·公分_2的劑量與 12〇 keV的促進能量及1 X ίο15原子.公分·2的劑量與65 keV 的促進能量離子佈植個別部分。因為矽層1〇〇9離子佈植是 無結晶化的,所以它必須利用厂〇5〇 〇c RTA2〇秒且利用以^ 電錯爐錢鍊6 0秒重新結晶。 、、 利用先‘的轾序,可以形成一具有小寄生電容之橫向雙 極電晶體,其有高的fmax且可以在高速環境下運作。 义然而,因為内部基極1104之寬度是由硼依據以前文獻之先 W技蟄技術之擴散距離所決定,所以要不斷地得到一想要 的雜質分佈是很困難的。因為射極11〇5與集極n〇2在其中 被形成之區域是由η型雜質之擴散距離決定,所以要形成一 種具有劇烈變化雜質濃度分佈之Ρ η接面亦是很困難的。 發明概要 所以本發明的一個目標是在S0I基板上形成橫向異質接面 雙極電晶體期間提供用於精準調整内部基極層寬度至要求 尺寸(裝置且提供一種具有穩定特性之橫向異質接面雙極 電晶體及製造方法。 第一橫向異質接面雙電晶體包含·· Λ有絕緣層之基板 ;在絕緣層上所配置平台結構中之第一半導體層;在第一 半導體層側邊表面上磊晶成長所形成之第二半導體層,第 本紙張尺度適用中國國家棵準(CNS) Α4規格(21GX29$i7 493278 A7 B7 五、發明説明(5 ) 二半導體層具有與第一半導體層不同之能帶隙;及以在第 二半導體層側邊表面上磊晶成長之第三半導體層,第三半 導體層具有與第二半導體層不同之能帶隙,至少一部份之 第二半導體層功能類似第二導電型式之一内部基極層。 在配置中,當作内部基極層之第二半導體層的橫向厚度 是由磊晶成長決定,而不是由雜質離子之佈植決定。因此 ,内部基極層之橫向厚度被高度精確地控制。因為内部基 極層的形成是利用磊晶成長,/而不是雜質離子之佈植,當 内部基極層橫向成長時,它可β以一雜質摻雜。此提供一 明顯的雜質濃度分佈,在其中雜質擴散被抑制。 這裡可以被摻雜一結構,其中至少第一半導體層功能當 作第一導電型式之集極且至少一部份第三半導體層功能當 作第一導電型式之射極操作區。 第一橫向異質接面雙極電晶體尚包含與第二半導體層接 觸之第二導電型式外部基極層。此配置允許一電極之簡單 形成。 第二半導體層的能帶隙小於第三半導體層的能帶隙。此 配置抑制自功能當作内部基極層之第二半導體層進入功能 當作射極操作區之第三半導體層的載子反向佈植。因此, 調整第二半導體層中雜質濃度高於一同質接面雙極電晶體 中濃度可以減小基極阻抗。 第一與第三半導體層各包含一矽層且第二半導體層包含 一混合物,該混合物包含S i、G e與C至少其中任何兩種。 此配置允許形成異質接面雙極電晶體,利用一矽化物處理 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝
抑制其中雜質擴散。 第半導體層之主表面為{110}平面且第一半導體層與第 一半導體層接觸之側邊表面為{111}平面。此配置利用濕式 蝕刻提供第一半導體層具有一平滑側邊表面。 製k &向異貝接面雙極電晶體的第一方法包含步驟:(a) 在配置於絕緣層上之半導體層上形成一蝕刻遮罩以包含一 基板,(b)利用包含乾式蝕刻及使用蝕刻遮罩之蝕刻圖案化 +導體層以在平台結構中形成拿一半導體層;(幻磊晶成長 在第半導體層的至少一邊袭面上,具有與第一半導體 層不同能帶隙之第二半導體層;且(d)磊晶成長,在第二^ 導體層的一邊表面上,具有與第二半導體層不同能帶隙之 第三半導體層,至少第一半導體層功能當作第一導電型式 之集極,至少一部份的第二半導體層功能當作第二導電型 式之内部基極層,至少一部份的第三導電層功能當作第一 導電型式之射極操作區。 根據本方法,功能當作内部基極層之第一導電層的橫向 厚度是由磊晶成長所決定,而不是由雜質離子的佈植所決 定。因此,内部基極層的橫向厚度被高精確地控制。因為 内部基極層是以磊晶成長所形成,不是以雜質離子的佈植 所形成,所以内部基極層在它橫向成長期間可以以一雜質 摻雜。此提供一劇烈雜質濃度擴散,其中雜質擴散被抑制。胃 步驟(b)包含:利用乾式蝕刻將半導體層做式樣成蝕刻遮 罩之形式;執行與圖案化半導體層有關之濕式蝕刻形成第 一半導體層,而去除蝕刻遮罩。此配置是較佳的,因為= -9- 493278 A7 B7 立、發明説明( 移除遮罩損壞,而保留高度式樣準確性。 在步驟(d)之後,第一方法尚包含步驟:(e )在基板上配 置一多晶半導體薄膜·’及(f)利用CMP將多晶半導體薄膜平 面化形成一射極至少與第三半導體層接觸。此允許形成鄰 近射極操作區之低阻抗射極。 在步驟(e )之中或之後,第一方法尚包含以下步驟:(g) 導入第一導電型式之雜質進入多晶半導體薄膜之第一區且 導入第二導電型式之雜質進入>晶半導體薄膜之第二區; 且土少移除一部份位於第一與第、二區之間的多晶半導體薄 膜以自第一區形成一與第三半導體層接觸之射極且自第二 區形成一與第二半導體層接觸之外部基極層。此容許使用 多晶薄膜,諸如多晶矽薄膜,簡易形成低阻抗射極及低阻 抗外部基極層。 較佳地,藉由使用一遮罩之離子佈植執行雜質之導入。 較佳地,以濕式姓刻執行步驟(g)。 蝕刻遮罩是利用一具有{丨1〇}平面之主表面的半導體層所 形成,如同步驟(a)中絕緣層上之半導體層,且以至於^第 二半導體層接觸之第一半導體層側邊表面是步驟(b)中的 {U1}平面。在一特別慢的速度下,使用一被蝕刻的{111} 平面’此允許一内部基極層之形成具有-致的橫向厚产且 提供一平滑平坦的表面。 人 較佳地,步驟(b)包含··使用 、氫氧化鉀及聯氨其中任何之一 性姓刻。 至少含有乙二胺、鄭苯二酚 的蝕刻溶液進行晶體非等向 -10-
配置在&緣層上〈第二橫向異質接面雙極電晶體包含: 功能當作一集極之第一半導體層;被配置與第一半導體層 至少-邊表面接觸,功能當作内部基極,能帶隙比第一半 導體層小足第二半導體層;被配置與第二半導體層一邊表 面接觸,功能當作射極,能帶隙比第二半導體層小之第三 半導體層;各與第一及第三半導體層接觸之第一及第二電 極;及被配置與第二半導體層上端表面接觸之第三電極。 此提供一橫向異質接面雙極%晶體具有相對簡單的結構 及低寄生電容、低寄生阻抗及诚基極阻抗的優異特性,其/ 形成於絕緣層上。 ^ 第一及第二電及各包含一金屬。此特別減低射極與集極 的阻抗。 第二種製造一橫向異質接面雙極電晶體的方法包含以下 步驟:(a)將第一導電型式之雜質導入含有第一導電型式雜 質(第一半導體層,第一半導體層被配置於絕緣層上以構 成一基板,(b)在第一半導體層上形成一具有2〇〇 nm或更小 九度农縫之姓刻遮罩;(c)藉由使用姓刻遮罩之姓刻去除位 於裂縫下方之半導體層一部分以形成一溝槽貫穿第一半導 體層,(d)自第一半導體層中溝槽之兩邊表面磊晶成長,第 二半導體層具有與第一半導體層不同之能帶隙,以致於第 二半導體層被埋藏於溝槽中;(e)在位於裂缝兩邊上及位於 第一半導體層上方之絕緣層的個別區域中形成開口;( f)自 絕緣層中的開口執行與第一半導體層有關的濕式蝕刻以形 成凹卩曰的部分且保留第二半導體層兩邊上第一半導體之各 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公董) 493278
部刀,(g)形成第一及第二電極分別被埋在凹陷部份中丨及 (^)形成第三電極,其被埋在與第二半導體層接觸之絕緣薄 膜?裂缝中,第一半導體層的各部分在功能當作集極與射 及知作區的第二半導體層兩邊的左側,第二半導體層功能 當作内部基極層。 此万法提供一種結構相對簡單且具有低寄生電容、低寄 生阻抗及低基極阻抗等優異特性之橫向異質接面雙極電晶 體’其被形成於絕緣層上。’ 斤較佳地,步驟(f)包含:使用至v少含有乙二胺、鄰苯二酚、' 氫氧化卸及聯氨其中任何之_⑽刻溶液進行晶體非等 蝕刻。 步驟(a)包含第一離子佈植及第二離子佈植;第一離子佈 植用於將第一導體之雜質離子佈植第一半導體層;第二離 子佈植用於以比第一離子佈植高之濃度將雜質離子佈植第 一半導體層的一部分,集極是自第一半導體層的一部分被 形成,此部分只有執行過第一離子佈植而第二離子佈植尚 未被執行,且射極操作區自已經執行過第一離子佈植及第 二離子佈植之第一半導體層的一部分被形成。這樣允畔射 極操作區與集極中的雜質濃度分別被最佳化調整以用於雙 極電晶體的操作。 & 一矽晶層被使用當作第一半導體層且一至少含有Si、 及C之混合物被使用當作第二半導體層。這樣允許橫向異質 接面雙極電晶體之製造使用矽晶製程。 附圖摘要說明
-12-
A7、發明説明( 圖1(a)及1(b)是根據本發明第—杂、 雙極電晶體的__平面圖及—透視圖;Λ施例之橫向 圖2(a)至2(h)是說明根據第一實施 雙極電晶體之方法的截面圖; ^仏向 圖3 (a)及3(b)說明根據第一實 ^ 員她例撗向昱質接 曰曰m圖2(h)中所顯示區域A中橫向雜質形式/、. 圖4(a)及4(b)說明根據第一實 ’ a ^ 貝她例k向異質接 曰曰fa圖2(h)中所顯示區域b中瑗向雜質形式; 圖5是根據本發明第二實施例芝户 αΛ τ 只他列 < 杈向異質接面雙 的一平面圖; 圖6(a)及6(b)是根據本發明第二杂 又厂示一貝施例之橫向 雙極電晶體的一平面圖及一截面圖; 、 圖7⑷至7⑷是說明根據第三實施例製造橫向 雙極電晶體之方法的截面圖; Α露本發明第四實施例之橫向異質接面雙 、:’為^、1 圖9⑷至9⑴是說明根據第四t施例製造橫向 雙極電晶體之方法的截面圖; 圖1 0(a)及10(b)是文件中所發明之傳統橫向異 極電晶體的一平面圖及一截面圖;及 圖1 1 (a)至1 1 (e)是說明製造傳統撗向異質接面 體之方法的截面圖。 發明之詳細說明 實施例1 異質接面 異質接面 面雙極電 面雙極電 極電晶體 異質接面 異質接面 極電晶體 異質接面 質接面雙 雙極電晶 -13- 493278
圖1 ( a)及1 ( b )是根據本發明第一實施例之橫向異質接面 雙極電晶體的一平面圖及一透視圖。 如圖1 ( a)及1 (b )所顯示,根據本發明之橫向異質接面雙 極電晶體具有一種所謂S0I結構,其包含:Si基板15〇 ;配 置在Si基板150上由矽氧化物薄膜所組成之3〇乂層15ι ;及 配置在BOX層151上之半導體層152。半導體層152包含··具 有正方形平面結構且由η型單晶矽所組成之集極1 〇 1 ;由各 具有環繞集極層101之環狀結裱之ρ型SiGeC層及η型s丨層所 組成足SiGeC/Si層1〇2 ;由n型多、、晶矽所形成之射極1〇3 ;及 Ρ型多晶矽層105。介於集極1〇1與射極ι〇3之間且由ρ型 SiGeC層所組成之部分(在圖中虛線以内部分 )形成一内部基極層l〇2a且介於集極1〇丨與射極1〇3之間且由 η型Si層所組成之以&以“層ι〇2部分(在圖中虛線以外部分 )形成一射極操作區l〇2b。SiGeC/Si層102除了内部基極層 l〇2a及射極操作區i〇2b以外的部分l〇2c與ρ型多晶矽層1〇5構 成外部基極104。 厚度大約為200nm且邊大約為〇·6μπι之集極10 1已經以濃度 大約1 X 1019原子.公分·3的銻(Sb)摻雜(其可能是含磷的或 含神的)。集極1 〇 1的主表面是一(1 1 〇)平面且其各側邊表面 是一平滑(111)平面。注意:集極101的主表面不一定是 (110)平面且其各側邊表面不一定是一平滑(ill)平面。雖然 在本實施例中内部基極102a包含濃度大約為2 X 1018原子· 公分·3的硼且是由具有等級成分之sil_xGexCy層所組成,可 是内部基極102a亦可以由不含有C的SiGe組成(諸如具有等 ___ 斗 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 493278 A7 ______B7 _ 五、發明説明(12 ) ^---- 級成分之叫為或類似成分)。然而1 可以讓防止雜質擴散的效果特別大。 里存在沈 訂〜人另一万面,射極操作 區腿是由含有濃度大約為1Χ1〇18原子.公分-3的鱗之單晶 Si所形成。射極103是由含有濃度大約為丨乂…^原子公分- J或更多的磷之n型多晶矽所組成。注咅 .A刀 、 、 〜、·砷也可以替代磷 用於摻雜。所以一 S i/SiGeC/S i昱質拉而yu仏』 接面在射極操作區、内 部基極與集極之間被形成。外部基極1()4是由含有濃度大約 為IX 1〇2°原子·公分、硼之多’晶矽所組成。外部基二 的功能是當作一與内部基極102a接觸的區域。 集極101具有一倒漸層(retr〇grade)結構,其中η型雜質濃 度依與内部基極1〇2&的距離逐漸增加。内部基極具有一 漸層組合物,其中Ge(或以及“的含量依與集極ι〇ις距離 逐漸遞減。然而,集極101中之倒漸層及内部基極i〇h中之 漸層組合物並不一定要提供。 參考圖2(a)至2(h),其將說明一種製造根據本實施例橫 向異質接面雙極電晶體之方法。 首先,在圖2(a)所顯示之步驟中,形成由。基板ι5〇所組 成4SOI基板、矽氧化物薄膜所組成之Β〇χ層151及在Βοχ 層上所形成之Si薄膜。要形成SOI基板,任何已知方法(諸 如SIMOX法)都可以採用。本實施例已經採用一種將矽晶圓 黏至在其表面及矽晶圓上所形成之矽氧化物薄膜,以致該 石夕氧化物薄膜被夾在矽晶圓與以研磨而變薄的矽晶圓之間 。BOX層151上Si薄膜剛開始以濃度大約工x 10i9原子·分子-3 的銻(可以是砷或磷)摻雜。然後,s丨薄膜被圖案化形成具 -15- 本紙張尺歧財® s家鮮(CNS) A4規^^_297公石 A7 B7 五、發明説明(13 有修整角之正方形集極10 1(高台部分)。此時,集極1〇1之各 邊表面可以利用執行使用在s i薄膜上所形成正方形抗蝕遮 罩之濕式蝕刻形成一極平滑(in)平面,其具有(110)平面之 主表面且具有平行<211>方向之邊且因此使用起於晶體定位 4蝕刻速度之各向異性特性。替代地,集極1〇1亦可能利用 在Si薄膜上形成一蓋住集極層101之蝕刻遮罩且執行使用蝕 刻遮罩之乾式蝕刻。 _ 裝
線 接著,在圖2(b)所顯示步驟>,一厚度大約12〇 nm且部 份含有集極101之非摻雜s i層利角CVD (化學蒸氣沈積)或利 用UHV-CVD(超高真空CVD)在集極1〇1高台部分之側邊表面 上庇日日成π。在此步驟期間,銻(sb)自集極1 〇 1高台部分擴 散進入磊晶成長步騾中的S i層,所以形成一反漸層雜質濃 度分佈圖。之後,橫向厚度大約80 nmt SiGeC層蟲晶成長 ,而它被以濃度大約2 X 1 〇 18原子·公分之硼掺雜,以至 於C含量是定值(大約2 %)且G e含量如圖3中所顯示漸漸減 少,稍後將加以說明。然後,形成橫向厚度大約1〇 nm之非 摻雜Si層’因此形成SiGeC/Si層102。因為SiGeC/Si層102 含有2 %的C,接下來熱處理步驟中棚之擴散可以更確實地 被防止且可以實現具有更顯明雜質濃度分布圖之異質接面 部分。 接著,在圖2 ( c )所顯示步驟中,多晶矽薄膜16〇被配置於 基板上·然後’圖2 ( d)中所顯示步驟中,多晶碎薄膜1 6 〇被 蝕刻回來且藉以利用諸如CMP(化學機械研磨)之方法被平 面化。 -16- ^紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 493278 A7 B7 14 五、發明説明(
裝 接著,在圖2(e)所顯示步驟中,氧化物薄膜16:1被形成於 基板上。接下來,硼離子被佈植於多晶矽薄膜丨6〇當作外部 基極104之部分,以至於磷的濃度大約是1 X 2 〇原子公 分或更多’氧化物薄膜161當作射極1〇3的部分被以磷(可 以是砷或銻)離子摻雜,以至於磷的濃度大約是i χ 1〇2〇原 子.公分3或更多。注意,Si基板15〇及ΒΟχ層151沒有被描 畫於顯示接在圖2 ( e)所顯示步驟後之步騾的附圖中。
線 接著’因為在現在結構中漏電流可能在外部基極1 〇4與射 極103足間經過多晶矽層16〇非掺v雜部分流動,多晶矽層16〇 以接下來的程序被部分移除,以至於外部基極1〇4及射極 103彼此相互電隔離.特別地,圖2(f)所顯示步驟中,在氧化 物薄膜161<部分中形成一開口,其與多晶矽薄膜16〇雜質 已佈植之部分有一特定距離。然後,在圖2(g)所顯示步驟 中,多晶碎薄膜160利用濕式姓刻被姓刻直到到達SiGeC/ s i 層102。在此狀況下,使用一種在多晶矽與s丨之間具有高蝕 刻選擇性4蝕刻溶液’藉此提供絕緣而不會損壞SiGeC/ s i 層102。之後,執行一種活化佈植雜質離子之熱處理(退火) 。利用此熱處理,諸如被佈植射極1〇3多晶矽之磷的n型雜 質被擴散進入射極操作區l〇2b之非摻雜矽,所以射極操作 區102b的功能是當作npn雙極電晶體之射極區。 接下來,在圖2(h)所顯示步驟中,氧化物薄膜161被移除 ,因此得到具有圖1(b)所顯示結構之橫向異質接面雙極電晶 體。 圖3(a)及3(b)說明根據本實施例橫向異質接面雙極電晶 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公 493278 A7 --— B7 五、發明説明(15 ) 體之圖2(h)中所顯示區域A中橫向雜質分布圖。圖4(a)及 4(b)說明根據本實施例橫向異質接面雙極電晶體之圖 中所顯示區域B中橫向雜質分布圖。 如圖3(a)、3(b)及圖4(a)、4(b)中顯示,集極1〇1中已經 形成一種逆漸層分佈,其中當作雜質之讣濃度依照與内部 基極102a的距離漸漸增加以提供一較高的崩潰電壓。内部 基極102a中Ge的含量是漸次的,以至於產生一漂移電場。 雖然在由多晶矽所組成的射極中磷是固定大約5 X 1〇2〇原 子·公分」的高濃度,但它已經被擴散進入内部基極l〇2a中 擴政之後的;辰度最好被最小化。雖然已經以高濃度的硼 摻雜外部基極104,但是外部基極1〇4與内部基極1〇2a電整合 且被保持在實質與内部基極1〇2a相同的電位,因為外部棊 極104已經被掺雜與内部基極丨〇2a相同極性的雜質。 因為本實施例已經利用摻雜決定内部基極層1〇仏的磊晶成 長橫向厚度,而不是利用雜質離子之佈植,所以内部基極 層102a的橫向厚度不是依據微影之精確度或依據雜質擴散 :彳度因為已經利用摻雜蟲晶成長形成内部基極層1 〇2a 的橫向厚度,而不是利用雜質離子之佈植,所以雜質擴散 被抑制且得到一相對顯明的雜質濃度分佈。此外,因為在 本實施例中内部基極層1〇以是由3沁扎層所組成,熱處理步 :中雜質的擴散因為c的存在而被抑制且雜質濃度分佈圖被 維持而不會變形。即使^SiGe層替代SiGeC層組成内部基極 曰1 〇2a,正確維持雜質濃度分佈圖的效果可以達到某種程 度,因為雜質在SiGe層擴散的速度小於雜質在。層擴散的 -18-
493278 A7 B7 五、發明説明(16 ) 速度。 此外,因為本實施例之橫向異質接面雙極電晶體使用 SiGeC/Si異質接面,所以藉由比對先前文獻中所發明使用 S i同質接面之橫向異質接面雙極電晶體它可以達到下列效 果。也就是,因為内部基極層的能帶隙類似射極操作區之 能帶隙,載子自内部基極層進入射極操作區之反向佈植被 抑制。因此,將内部基極層的雜質濃度調整至高於同質接 面雙極電晶體中濃度以減少基極阻抗變成可能。 因為本實施例使用SOI基板,所以它可以提供一種寄生電 容小之橫向異質接面電晶體,其fmax高且適合用於高速操作 ,類似先前文件所發明之技術。 在圖1中所顯示結構中,高台單晶Si層101亦可以當作射 極,而不當作集極,多晶碎層10 3亦可以當作一集極縮層, 而不當作射極,且單晶S i層102b亦可以當作集極。此事例 中,得到一具有特別高崩潰電壓之雙極電晶體。此外,當 作集極之單晶Si區較佳地橫向厚度為0.2 μιη或更大且形成 逆漸次分佈,其中雜質Sb的濃度隨著與内部基極102a的距 離逐漸地增加以提供一較高的崩潰電壓,類似本實施例之 集極。 實施例2 下文將說明如根據第一實施例橫向異質雙極電晶體之變 形物之第二實施例。 圖5是根據第二實施例橫向異質雙極電晶體之平面圖。在 本實施例中,功能當作npn電晶體的部分之結構與第一實施 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂
線 493278 A7 _____ B7 五、發明説明(17 ) 例中相同。 如圖中所顯示,根據本實施例之橫向異質雙極電晶體具 有所謂SOI結構,其包含:一 Si基板;一由配置於Si基板上 矽氧化物薄膜所組成之BOX層;及配置於BOX層上的半導 體層。在半導體層中,提供一由p型SiGeC層及一 η型S i層所 組成之線性SiGeC/Si層112。包含η型雜質之單晶矽化物所 製作之集極111及包含η型雜質之多晶碎層所製作之射極in 同時配置於SiGeC/Si層112之南^邊。含有ρ型雜質多晶碎層 所組成之外部基極114同時配置淤SiGeC/Si層112中間垂直 線部分的兩端。SiGeC/Si層112中,p型SiGeC層所組成之部 分(圖中影線部分)是一内部基極層112a且η型S i層所組成之 部分(圖中空白部分)是射極操作區112b。 厚度約200 nm且側邊約1 ·〇 μχη之集極層111已經以濃度約夏 X 19原子·公分·3的銻摻雜。集極1U之主要表面是(u〇) 平面且其各側邊表面是平滑的(丨丨1}平面。雖然在此實施例 中内部基極112a含有濃度大約2 X 1〇18原子·公分的硼且是 由具有漸次成分SikGexCy層所組成,内部基極U2a亦可以 由沒有包含C的SiGe (諸如具有漸次成分組成。 然而,含有極小量的C可以非常有效地達到防止雜質擴散的 效,。另一方面,射極操作區U2b是以含有濃度大約i χ ι〇18原子.公分·3或更多磷(或砷)的單晶si所形成。射極丨ΐ3 是由含有濃度大約1 X 1〇2〇原子·公分·3或更多磷(或坤)的。 形多晶碎所形成。也就是說,一 Si/SiGeC/S4質接面被形 成於射極操作區、内部基極與集極之間。外部基極ιΐ4是由 -20-
A7 B7 18 五、發明説明( 含有濃度大約1X10、子,公分之多晶發所組成。外部 基極114的功能是當作與内部基極112a接觸區。外部基極⑴ 與集極111藉由第—絕緣薄膜115彼此電隔離。外部基極114 與射極11J藉由第二絕緣薄膜116彼此電隔離。 木極111具有逆漸次結構,在其中n型雜質(綈)濃度隨與 内部基極層112a間〈距離而逐漸增加。内部基極112&具有漸 /入成匀,以至於G e (或G e及C )的含量隨與集極i丨丨間的距離 逐漸減y,其增加内部基極層112a中電子的可動性。然而 ,提供集極111的逆漸次結構與内部基極112&中漸次成分並· 不是一定需要的。 接下來將摘要說明一種根據本實施例製造橫向異質接面 雙極電晶體之方法。 " 雖然根據本實施例之橫向異質接面雙極電晶體具有不同 於根據第一實施例橫向異質接面雙極電晶體之平面結構, 但是基本的製造方法與第一實施例是相同的。也就是說, 形成Si基板、BOX層及Si薄膜所組成之s〇I基板且然後“薄 膜被圖案化形成集極111之高台部分。此時,集極i丨丨中間 部分各側邊表面可以利用如第一實施例中所執行之相同方 法被形成一種極平滑(111)平面。然後,利用將集極丨i i高台 部分其他側邊表面以絕緣薄膜1 1 5遮蓋而暴露其中之一個側 邊表面。接著,邵份包含集極1 1丨之非摻雜s丨層在一側邊表 面上利用C VD或UHV- C VD羞晶成長。然後,含有2 〇/0 c之 SiGeC層,其中Ge含量是漸次的,在非掺雜Si層上磊晶成 長。此後利用進一步形成一非摻雜Si層,siGeC/Si層112被 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公f)
裝 訂
線 493278 A7 _________ B7 五、發明説明(Ί9 ) 形成。之後’一多晶矽薄膜被配置於基板上、被蚀刻及因 此被平面化。在硼離子佈植當作外部基極U4之多晶矽薄膜 部分且磷離子佈植當作射極113之多晶矽薄膜部分之後,執 行多晶石夕薄膜之圖案化及絕緣器之掩蔽,因此射極U3與外 部基極114利用第二絕緣薄膜116彼此電隔離。 其後,執行一種活化佈植雜質離子之熱處理(回火)。藉由 熱處理,一種被佈植射極丨13多晶矽中之η型雜質(諸如磷) 被擴散進入射極操作區U2b之非摻雜矽中,以至於射極操 作區112b的功能如同npn雙極電晶體之射極區。在部份包含 集極111外延層之Si層中,銻(Sb)自集極ln高台部分擴散 以形成一逆漸次雜質濃度分佈圖。 在本實施例中,雜質佈植的條件及在先前製程中所佈植 雜質之形式與第一實施例中相同。 雖然本實施例基本上達到的效果與利用第一實施例所達 到的效果相同,但是第一實施例的優點優於第二實施例, 其整個雙極電晶體所佔用區域較小。 實施例3 圖6(a)及6(b)是根據本發明第三實施例橫向異質接面雙 極電晶體之平面圖及截面圖。 如圖6 (a)及6 (b)中所顯示,根據本實施例橫向異質接面 雙極電晶體具有一所謂soi基板結構,其包含··一 Si基板 250 ;在Si基板250上配置矽氧化物薄膜所組成之一 ;6〇又層 251 ;配置於BOX層251上之半導體層252。在半導體層252中 ,提供一以線性平面結構之p型SiGe層所組成之内部基極層 -22-
493278
2〇2a以n型單晶矽所形成之集極20la與以n型單晶矽所形 成足射極203a同時配置於内部基極層2〇2&之兩邊。根據本實 她例 < 檢向異質接面雙極電晶體亦包含··遮蓋半導體層252 頂,表面之氧化物薄膜200 ;以p型多晶矽形成且經由氧化 物薄膜206中開口與内部基極層2〇2a接觸之外部基極層2〇几 ,以η型多晶矽形成且被埋藏在氧化物薄膜2〇6與集極別。 中所=成凹槽中之集極觸點2〇lb ;及以η型〜多晶矽所製成且 被埋藏在氧化物薄膜2〇6與射板2〇3&中所形成凹槽中之射極 觸點203b。 v 裝 訂
線 雖然在此實施例中集極201與射極203之主要表面是(1〇〇) 平田,但是集極201與射極203之主要表面亦可以是(U1)平 面且其各側邊表面亦可能是一平滑(111)平面,類似第一及 第二實施例。集極201與射極2〇3已經以濃度大約1 χ⑺以原 卞.公分0的磷摻雜。雖然在本實施例中内部基極層2〇h含 有濃度大約5 X 1〇18原子·公分的硼且是由具有表示為 Si〇.7Ge〇.3成分之^(^層所組成,内部基極層2〇2a中亦可以極 V量的C (例如,大約2 %)。然而,只要有極少量匸的存在及 可以發揮防止雜質擴散的極大效果。集極觸點2〇lb、射極 觸點203b及外部基極層2〇2b都已經以濃度大約1 χ 1〇2〇原子 公分」或更多的磷摻雜。 參考圖7(a)至7(e),說明一種製造根據本實施例橫向異 質接面雙極電晶體之方法。圖7(幻至7(幻是說明根據本實 施例橫向異質接面雙極電晶體製程之截面圖。 首先,在圖7(a)所顯示步驟中,以Si基板25〇所組成的 -23-
493278 A7 B7
五 SOI基板、以矽氧化物薄膜所組成的Β〇χ層251及在Β〇χ層 251上所形成之Si薄膜(半導體層)被形成。半導體層252的 厚度大約200 rrni且以濃度大約i χ 1〇18原子公分_3的磷捧 雜。 接著,在圖7(b)所顯示步驟中,在半導體層252上形成氧 化物薄膜206且在氧化物薄膜2〇6中間部分形成切槽2〇7。然 後在圖7(c)所顯示步驟中切槽2〇7深度增加貫穿半導體層 252。 ,· ^ 接下來,在圖7(d)所顯示步騾中,Si〇 7Ge〇 3利用CVD或 UHV-CVD自切槽207兩邊同時磊晶成長至與切槽2〇7中間一 致,因此形成被埋藏在切槽207中之内部基極層2〇2a。在此 步驟期間,内部基極層2〇2a以濃度大約5 xl〇i8原子·公分ο 的硼摻雜。之後,在切槽的兩邊距離大約2〇〇 nmw位置利 用在氧化物薄膜206中乾式蝕刻形成凹槽。利用濕式蝕刻進 一步加大凹槽達到半導體層252以在此形成凹槽2〇8及2〇9。 在此步驟期間,濕式蝕刻的等向性蝕刻動作橫向地加大凹 槽208及209 ,直到各凹槽208及209末端部分到達與切槽2〇7 距離大約100 nm的點為止。 接下來,在圖7 ( e)所顯示步驟中,一種金屬,諸如鋁, 被埋在凹槽208及209中形成集極觸點2〇lb及射極觸點2〇3b。 在將以硼大量摻雜之多晶矽薄膜配置於基板上後,它被圖 案化形成外部基極層202b,與切槽207内之内部基極層2〇2a 接觸。 在根據本實施例之橫向異質接面雙極電晶體中,内部基 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
-24 - 五、發明説明(22 ) 極層202a是由磊晶成長 食开v成心以層所組成,以至於如上文 所述形成具有相對陡崎的濃度分体圖之異質接面。 此外,内部基極⑽2a與外部基極層2 例方法自我排列彼此 很據本-她 % — a、、★ N、 邳運接以樣減少寄生阻抗且特別 =由二電容。因為集極觸點_及射極觸點203b "4至屬組成,所以可以降低各觸點的寄生阻抗, 其允許橫向異質接面雙極電晶體的結構具有優 實施例4 圖8是根據本發明第四實施例橫向異質接面雙極電晶體的 千:圖二本貫施例之橫向異質接面雙極電晶體基本上具有 與第三實施例相同的平面組態’雖然其平面圖在本實施例 ^圖8中所顯示,除了射極廳與集極2〇la具有不同的雜 質濃度之外,本實施例之橫向異質接面雙極電晶體基本上 具有與第三實施例相同的結構。 在本實施例中,射極203a以大約lx 1〇2〇原子公分_3之高 濃度銻(Sb)摻雜且集極2〇ia以大約丨χ 1〇i7原子公分0之相 對低濃度銻(Sb)摻雜。藉由以各自最佳濃度的雜質摻雜射 極203a及集極2G1 a,電子可以有效率地自射極咖經由内部 基極層2G2a佈植集極2Gla,其達到實現高速^高增益電晶㉒ 操作的效果,這是利用第三實施例所無法達到的效果。/ 參考圖9(a)至9(f),將說明一種製造根據本實施例橫向 異質接面雙極電晶體之方法。圖9(昀至9(〇是說明製造根 據本實施例橫向異質接面雙極電晶體方法之截面圖。 -25- 五、發明説明(23 ) 首先,在圖9(a)所顯示步驟中,由Si基板250所組成之SOI 基板·由矽氧化物薄膜組成之BOX層251及形成於box層251 上之si薄膜(半導體層)被形成。半導體層252的厚度大約為 200 nm然後,具有寬度大於射極形成區與集極形成區結 合區域開口之抗蝕罩幕22〇在半導體層252上被形成。隨後 ,銻(sb)離子在半導體層252内銻濃度大約i χ ι〇”原子公 刀之仏件下自杬蝕罩幕220佈植入半導體層252内。藉由此 f驟,稍後當作集極之低濃度雜質佈植區21〇及當作射極之 同;辰度雜質佈植區211在半導體層252上被形成。 接下來,在圖9(b)所顯示步騾中,氧化物薄膜2〇6在半導 體f 252上被形成。然後,在氧化物薄膜206上形成一抗蝕 罩幕’此k I虫罩幕具有—包含射極形成區之肖u,此區域 ^經被銻料佈植纟中且與其中有基極結構切槽之區域重 $。隨後銻離子(Sb)在半導體層252中銻濃度為工χ 1〇2〇原 子·公分條件下自抗蝕罩幕221上方佈植半導體層252内 ㈣,在圖9⑷所顯示步驟中,一切槽2〇7被形成於氧化 物薄膜206中間邵分中。然後切槽深度增加穿過圖9 ( d)所顯 示步驟中的半導體層252。 接著,在圖9(e)所顯示步驟中,叫爲3利用⑽或 UHV-CVD自切槽207兩邊同時蟲晶成&至與切槽撕中間一 致’因此形成被埋藏在切槽2〇7中之内部基極層2〇2a。在此 步驟期間,内部基極層202a以濃度大約5χι〇18原子.公分」 的硼摻雜。(後,在切槽的兩邊距離大約·麵的位置利 本紙張尺度適用中國國家標準(CNS) A4規格(210X26公着) -26- 493278 A7 B7 五、發明説明(24 ) 用在氧化物薄膜206中乾钱形成凹槽。利用濕式蚀刻進一步 加大凹槽,以致於其中之一凹槽到達半導體層252及低濃度 雜質佈植區2 10以在此形成凹槽208且另一個凹槽到達半導 體層252及南;辰度雜質佈植區2 π以在此形成凹槽209。在此 步驟期間’濕式蝕刻的等方向性蝕刻動作橫向地加大凹槽 208及209 ,直到各凹槽208及2〇9末端部分到達與切槽2〇7距 離大約100 nm的點為止。 接著’在圖9 (f)所顯示步騾中,一種金屬,諸如鋁,被 埋在凹槽208及209中形成集極觸點2〇lb及射極觸點203b。在 以删大量掺雜之多晶矽薄膜配置於基板上後,它被圖案化 形成外部基極層202b,與切槽207内之内部基極層202a接觸 〇 在根據本實施例之橫向異質接面雙極電晶體中,可以調 整射極203a及集極2〇ia中雜質濃度以更適合雙極電晶體之操 作。利用簡單的步驟,除了利用第三實施例所達到的效果 外’這樣更達到了提供其中射極2〇3a及集極2〇la濃度不同之 雜質濃度分佈圖的效果。 本紙張尺錢π 準(CNfl^格(210 x 297公爱) -27-

Claims (1)

  1. 493278 8 8 8 8 A BCD 申請專利範圍 一種橫向異質接面雙極電晶體,包含; •一具有絕緣層之基板; 配置於絕緣層上其高台結構之第一半導體層; 在第一半導體層側邊表面上利用磊晶成長之第二半導 體層,第二半導體層具有一不同於第一半導體層之能帶 隙;及 在第二半導體層側邊表面上利用磊晶成長之第三半導 體層,第三半導體層具有一'不同於第二半導體層之能帶 隙, 、 至少一部份之第二半導體層的功能是當作第二導電型 式之内部基極層。 2. 如申請專利範圍第1項之橫向異質接面雙極電晶體,某 中至少第一半導體層的功能是當作第一導電型式之集極 且至少一部份第三半導體層的功能是當作第一導電型式 之射極操作區。 如申請專利範圍第1項之橫向異質接面雙極電晶體,尚 包含與第二半導體層接觸的第二導電型式之外部基極層 如申請專利範圍第1項之橫向異質接面雙極電晶體,其 中第二半導體層的能帶隙小於第三半導體層的能帶隙。 如申請專利範圍第1項之橫向異質接面雙極電晶體,其中 第一與第三半導體層各由一矽層所組成,且 第二半導體層是由一至少含有Si、Ge及C任何兩種成 分之合金所組成。 -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) 493278 A8 B8 C8
    6.如申請專利範圍第丨項之橫向異質接面雙極電晶體,t .中第一半導體層主要表面是一 {11〇}平面且與第二半導 體層接觸之第一半導體層—側邊表面是—{111}平面。 7· 一種製造橫向異質接面雙極電晶體之方法,此方法包含 步驟有: (a) 在配置於絕緣層上半導體層上形成一蝕刻罩幕以構成 一基板;
    (b) 利用包含乾式蝕刻且使用蝕刻罩幕之蝕刻將半導體 層圖案化以在高台結構中形成第一半導體層; 丘 裝 (c) 磊晶成長,在第一半導體層的至少一個側邊上,第二 半導體層具有與第一半導體層不同之能帶隙;且 (d) 磊晶成長,在第二半導體層的至少一個側邊上,第 三半導體層具有與第二半導體層不同之能帶隙, 玎 主少第一半導體層的功能當作第一導電型式之集極, 至少一部份第二半導體層的功能當作第二導電型式之内 部基極層,至少一部份第三半導體層的功能當作第一 電型式之射極操作區。 8.如申請專利範圍第7項之方法,其中步驟(b)包含: •利用乾式蝕刻將半導體層圖案化變成蝕刻罩幕之結構 ,且 〜利用執行濕式蝕刻圖案化半導體之相關側邊部分形成 第一半導體層,然後去除蝕刻罩幕。 申叫專利範圍第7項之方法,在步驟(d)之後,勹八 步驟: 问G各 規格( -29- 210X297 公釐) A8 B8
    裝 t 493278 A B c D 々、申請專利範圍 功能當作集極之第一半導體層; _配置於與第一半導體層至少一側邊表面接觸之第二半 導體層,其功能是當作能帶隙小於第一半導體層能帶隙 之内部基極; 配置於與第二半導體層一側邊表面接觸之第三半導體 層,其功能是當作能帶隙大於第二半導體層能帶隙之射 極; 分別與第一及第三半導體層側邊表面之第一及第二電 極;及 、 配置於與第二半導體層上端表面之第三電極。 1 6 ·如申請專利範圍第1 5項之橫向異質接面雙極電晶體,其 中第一及第二電極是由一金屬所組成。 1 7 . —種製造橫向異質接面雙極電晶體之方法,此方法包含 步驟有: (a) 將第一導電型式之雜質引入含有第一導電型式雜質之 第一半導體層,第一半導體層被配置於一絕緣層上 以構成一基板; (b) 在第一半導體層上形成一蝕刻罩幕,其具有一寬度 200 nm或更小之切槽; (c )藉由使用蝕刻罩幕之蝕刻去除位於切槽下方之半導體 層部分,形成一穿透第一半導體層之凹槽; (d)磊晶成長,自第一半導體層中凹槽之兩側邊表面, 第二半導體層具有不同於第一半導體層能帶隙之能 帶隙,以致於第二半導體層被埋在凹槽中; -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    A8 B8 C8 ------- -D8 六、申請專利範f " ---- (e) 在位於切槽兩邊上及第一半導體層上方絕緣層各自區 域中形成開口; (f) 自、”S緣層中開口執行與第—半導體層彳關之濕式触刻 :形成空心部分且除去第二半導體層兩邊上第一半 導體層之各自部分; (g) 形成第一及第二電極,被埋在各自的空心部分中;且 (h) 形成第三電極,·被埋在絕緣薄膜中切槽中,與第二 半導體層接觸, , 在第二半導體層兩邊上剩下之第一半導體層各自部分 ,功能當作一集極及一射極操作區,第二半導體層的功 能當作一内部基極層。 .如申μ專利範圍第1 7項之方法,其中步驟(f)包含: 、使用乙二胺、鄰苯二酚、氫氧化鉀及聯氨至少其中任何 之一種成分之晶體等向性蝕刻。 1 9 ·如申請專利範圍第1 7項之方法,其中 步驟(a)包含用於將第一導電型式雜質離子佈植第一半 導租層之第一離子佈植及用於佈植第二半導體層之第二 離予佈植,此雜質離子的濃度高於在第一離子佈植中, ~自第一半導體層有關其只有第一離子佈植而尚未執行 第一離子佈植的部分形成集極,且 自第一半導體層有關其已經執行第一及第二離子佈植 的部分形成射極操作區。 20 .如申請專利範圍第丨7項之方法,其中 一矽層被使用當作第一半導體層,且 -32- 493278 8 8 8 8 A B c D 申請專利範圍 一含有Si、Ge及C其中至少任何兩種成分之合金被使 用當作第二半導體層。 -33- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW089122109A 1999-10-21 2000-10-20 Lateral heterojunction bipolar transistor and method of fabricating the same TW493278B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29964399 1999-10-21

Publications (1)

Publication Number Publication Date
TW493278B true TW493278B (en) 2002-07-01

Family

ID=17875252

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089122109A TW493278B (en) 1999-10-21 2000-10-20 Lateral heterojunction bipolar transistor and method of fabricating the same

Country Status (5)

Country Link
US (2) US6563146B1 (zh)
EP (1) EP1094523A3 (zh)
KR (1) KR100644497B1 (zh)
CN (1) CN1159768C (zh)
TW (1) TW493278B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1020900B1 (en) * 1999-01-14 2009-08-05 Panasonic Corporation Semiconductor device and method for fabricating the same
US6905542B2 (en) 2001-05-24 2005-06-14 Arkadii V. Samoilov Waveguides such as SiGeC waveguides and method of fabricating the same
JP3719998B2 (ja) * 2002-04-01 2005-11-24 松下電器産業株式会社 半導体装置の製造方法
JP2003297848A (ja) 2002-04-01 2003-10-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
FR2859797B1 (fr) * 2003-09-17 2007-10-05 Commissariat Energie Atomique Procede de micro-lithographie utilisant un masque a surface courbe
DE10353266B4 (de) 2003-11-14 2013-02-21 Süd-Chemie Ip Gmbh & Co. Kg Lithiumeisenphosphat, Verfahren zu seiner Herstellung und seine Verwendung als Elektrodenmaterial
US20060060941A1 (en) * 2004-08-27 2006-03-23 Sun I-Shan M Polysilicon sidewall spacer lateral bipolar transistor on SOI
JP2006210790A (ja) * 2005-01-31 2006-08-10 Renesas Technology Corp 半導体装置およびその製造方法
US7144787B2 (en) * 2005-05-09 2006-12-05 International Business Machines Corporation Methods to improve the SiGe heterojunction bipolar device performance
US7986029B2 (en) * 2005-11-08 2011-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Dual SOI structure
JP4182986B2 (ja) * 2006-04-19 2008-11-19 トヨタ自動車株式会社 半導体装置とその製造方法
JP2008004807A (ja) * 2006-06-23 2008-01-10 Hitachi Ltd ヘテロ接合バイポーラトランジスタ
US20080242032A1 (en) * 2007-03-29 2008-10-02 Texas Instruments Incorporated Carbon-Doped Epitaxial SiGe
EP2322473B1 (en) 2009-10-15 2012-07-25 Süd-Chemie AG Method for removing a particulate contaminant material from particulate mixed lithium metal phosphate material
CN101752414B (zh) * 2009-12-17 2015-09-23 上海集成电路研发中心有限公司 一种三极管
CN102231379B (zh) * 2009-12-21 2013-03-13 上海华虹Nec电子有限公司 SiGe异质结双极晶体管多指结构
CN102130122B (zh) * 2010-01-20 2012-08-01 上海华虹Nec电子有限公司 锗硅异质结三极管的版图结构
US20130256757A1 (en) 2012-03-29 2013-10-03 International Business Machines Corporation Soi lateral bipolar junction transistor having a wide band gap emitter contact
US9059016B1 (en) 2014-02-14 2015-06-16 International Business Machines Corporation Lateral heterojunction bipolar transistors
US9437718B1 (en) 2015-05-12 2016-09-06 International Business Machines Corporation Semiconductor-on-insulator (SOI) lateral heterojunction bipolar transistor having a wide band gap emitter/collector which are epitaxially grown
CN109037314B (zh) * 2018-08-15 2023-07-04 深圳市金誉半导体有限公司 一种晶体管及其制作方法
CN109103097A (zh) * 2018-08-15 2018-12-28 深圳市诚朗科技有限公司 一种晶体管以及制作方法
US12040388B2 (en) * 2021-08-25 2024-07-16 Globalfoundries U.S. Inc. Lateral bipolar transistors
US11777019B2 (en) 2021-09-28 2023-10-03 Globalfoundries U.S. Inc. Lateral heterojunction bipolar transistor with improved breakdown voltage and method
US11916136B2 (en) * 2022-02-25 2024-02-27 Globalfoundries U.S. Inc. Lateral bipolar junction transistors including a graded silicon-germanium intrinsic base

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073506A (en) * 1991-02-14 1991-12-17 Allied-Signal Inc. Method for making a self-aligned lateral bipolar SOI transistor
US5376823A (en) * 1991-03-15 1994-12-27 Fujitsu Limited Lateral bipolar transistor and method of producing the same
JP3183467B2 (ja) 1991-09-30 2001-07-09 株式会社東芝 ヘテロ接合バイポーラトランジスタ
KR100292330B1 (ko) * 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
JP3258123B2 (ja) * 1993-03-15 2002-02-18 株式会社東芝 半導体装置
DE69433828T2 (de) * 1993-03-16 2005-03-17 Canon K.K. Halbleiteranordnung mit einem lateralen Bipolartransistor, welcher SiGe enthält, und Verfahren zu deren Herstellung
DE69431609T2 (de) * 1993-04-08 2003-06-26 Koninklijke Philips Electronics N.V., Eindhoven Verfahren zur Herstellung einer Halbleiteranordnung mit einem Bipolartransistor
WO1996016446A1 (de) * 1994-11-24 1996-05-30 Siemens Aktiengesellschaft Lateraler bipolartransistor
US5834800A (en) * 1995-04-10 1998-11-10 Lucent Technologies Inc. Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions
US5665614A (en) * 1995-06-06 1997-09-09 Hughes Electronics Method for making fully self-aligned submicron heterojunction bipolar transistor
US5780880A (en) * 1996-05-22 1998-07-14 Research Triangle Institute High injection bipolar transistor
US6174779B1 (en) * 1998-03-13 2001-01-16 Kabushiki Kaisha Toshiba Method for manufacturing a lateral bipolar transistor
JP3309959B2 (ja) * 1998-04-16 2002-07-29 日本電気株式会社 半導体装置
JPH11307541A (ja) 1998-04-23 1999-11-05 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1094523A3 (en) 2003-06-11
CN1159768C (zh) 2004-07-28
EP1094523A2 (en) 2001-04-25
KR20010051176A (ko) 2001-06-25
KR100644497B1 (ko) 2006-11-10
US6756278B2 (en) 2004-06-29
CN1294414A (zh) 2001-05-09
US6563146B1 (en) 2003-05-13
US20030054601A1 (en) 2003-03-20

Similar Documents

Publication Publication Date Title
TW493278B (en) Lateral heterojunction bipolar transistor and method of fabricating the same
US6432754B1 (en) Double SOI device with recess etch and epitaxy
TW506076B (en) CMOS integrated circuit devices and substrates having buried silicon germanium layers therein and methods of forming same
US9559119B2 (en) High voltage metal oxide semiconductor field effect transistor integrated into extremely thin semiconductor on insulator process
US6372559B1 (en) Method for self-aligned vertical double-gate MOSFET
US7750405B2 (en) Low-cost high-performance planar back-gate CMOS
US7348629B2 (en) Metal gated ultra short MOSFET devices
US8148799B2 (en) Self-aligned bipolar transistor structure
US7115965B2 (en) Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation
US8710588B2 (en) Implant free extremely thin semiconductor devices
TW200805658A (en) Strained silicon with elastic edge relaxation
US6159807A (en) Self-aligned dynamic threshold CMOS device
US20040195655A1 (en) Bipolar transistor and method for fabricating the same
KR20070065902A (ko) 서로 다른 결정 방향을 갖는 실리콘층을 구비한실리콘-온-절연막 반도체 소자 및 실리콘-온-절연막 반도체소자를 형성하는 방법
JP4138806B2 (ja) バイポーラトランジスタの形成方法
TW546836B (en) Semiconductor device and a method of manufacturing the same
US20060163697A1 (en) Bipolar transistor and related method of fabrication
TW201246276A (en) Fully depleted SOI device with buried doped layer
CN107546276B (zh) 带有注入式背栅的集成jfet结构
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
CN104425577B (zh) 自对准锗硅异质结双极型三极管器件及其制造方法
JP3792930B2 (ja) 超薄型soi静電気放電保護素子の形成方法
JP2001189321A (ja) 横型ヘテロバイポーラトランジスタ及びその製造方法
TWI285963B (en) Semiconductor device
US7164186B2 (en) Structure of semiconductor device with sinker contact region

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees