TW478153B - Automatic voltage regulator of embedded flash memory - Google Patents

Description

478153 6279twfl.de :/006 Λ7 B7 五、發明說明（/) 本發明是有關於一種穩壓器，且特別有關於一種使用於 嵌入式快閃記憶體之穩壓器。 爲了在快閃記憶體之讀取運作下，能夠指出高啓始電壓 和低啓始電壓記憶胞，有不同方式來區分其不同，一種傳 統的方式即使用接近位元線電壓的參考記憶胞來與選擇記 憶胞進行比較。如第1圖所繪示爲習知使用接近位元線電 壓的參考記憶胞來與選擇記憶胞進行比較結構圖形。在圖 中包括由位元線解碼器10、字元線解碼器12、記憶胞14、 電流到電壓轉換器16、參考字元線18、參考記憶胞20、參 考電壓22,以及電壓感應放大器24所構成。 其中，位元線解碼器10之輸出連接到記憶胞14之汲 極，字元線解碼器12之輸出連接到記憶胞14之閘極，至 於記憶胞14之源極則連接到一接地電壓Vss。另外，位元 線解碼器1〇之輸出又連接到電流到電壓轉換器16。在另一 端之參考記憶胞20的閘極則連接到參考字元線18,而參考 記憶胞20的汲極亦連接到一位元線解碼器（在此未顯示）， 而其源極則連接到一接地電壓Vss。而參考記憶胞20的汲 極連接到參考電壓22,參考電壓22之輸出與電流到電壓轉 換器16之輸出共同連接到電壓感應放大器24。 上述這種結構用以偵測到晶片上記憶胞的Vt分佈範 圍，而且可以追蹤製程上問題與保持正確的讀取。但是上 述這種方法卻會受到VDD之變化範圍限制，因爲此種架構 下VDD之變化超過±10%時，對於隨著VDD變化之字元線 電壓會產生很大變化，因此使用於電壓感應放大器24之參 (請先閱讀背面之注意事項再填寫本頁) r 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規恪（210 x 297公釐) 478153 Λ7 B7 62 7 9 twf1 . doc/0 0 6 五、發明說明（z) 考偏壓點將會移位，導致錯誤讀取的可能性增大。 有鑒於此，本發明的目的就是在提供一種嵌入式快閃記 憶體之穩壓器，以適用於VDD之電壓具有大幅度的變化， 而不會有錯誤的讀取。 本發明提供一種嵌入式快閃記憶體之穩壓器，用以接收 一輸入電壓進行處理後，在其之一最終輸出端送出一固定 電壓。 其中該嵌入式快閃記憶體之穩壓器包括由電壓檢測 器、環狀震盪器、頻帶間隙電壓及穩定時鐘產生器、開關 控制器、充電泵浦電路、NMOS電晶體、第一電阻、第二電 阻、比較器、PMOS電晶體、第一電容以及第二電容所構成。 其中，電壓檢測器接收輸入電壓並進行其範圍檢測，用 以判斷落於一標準値之上和標準値之下兩者擇一，當落於 標準値之上時，使輸入電壓由一第一輸出端輸出，當落於 標準値之下時，使輸入電壓由一第二輸出端輸出。 而環狀震盪器產生一時鐘信號，至於頻帶間隙電壓及穩 定時鐘產生器，連接環狀震盪器與電壓檢測器，用以接收 時鐘信號後產生一穩定時鐘信號，並送出一頻帶間隙電壓 到電壓檢測器以作爲其電源提供。 另外開關控制器連接電壓檢測器之第一輸出端，當輸入 電壓輸入時，使開關控制器導通，送出固定電壓到最終輸 出端。充電泵浦電路連接電壓檢測器之第二輸出端、頻帶 間隙電壓及穩定時鐘產生器，用以接收該穩定時鐘信號’ 並當該輸入電壓落於該標準値之下時，則接收輸入電壓’ 4 --I I--— — — — — — — · I I ! I I I 訂·--I I I--I I [ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)Al規格（210 X 297公釐） 137 137 經濟部智慧財產局員工消費合作社印製 478153 6279twfl . doc/006 五、發明說明（}) 進行充電到固定電壓後，由輸出端來輸出固定電壓。 而Ν Μ Ο S電晶體之閘極連接到電壓檢測器之第二輸出 端，用以接收輸入電壓，源極連接到一接地電壓。而第一 電阻之一端連接到NM0S電晶體之汲極。第二電阻一端連接 到第一電阻之另一端，另一端連接到最終輸出端。比較器 具有第一輸入端、第二輸入端、第三輸入端以及輸出端’ 第一輸入端接收頻帶間隙電壓，第二輸入端連接到第一電 阻與第二電阻之間，第三輸入端連接到充電泵浦電路之輸 出端，用以控制比較器之運作。PMOS電晶體之閘極連接到 比較器之輸出端，汲極接到充電泵浦電路之輸出端，置極 連接到最終輸出端。第一電容（C1)連接於PM0S電晶體之敬 極與接地電壓之間，以及第二電容（C2)連接於最終輸出端 與接地電壓之間。 其中，頻帶間隙電壓爲1.25V。且第一電阻（R1)與第二 電阻（R2)之阻値比爲1:3。 爲讓本發明之上述和其他目的、特徵、和優點能更明顯 易懂’下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下： 圖式之簡單說明： 第1圖繪示習知使用接近位元線電壓的參考記憶胞來 與選擇記憶胞進行比較結構圖形； 第2圖繪示依照本發明一較佳實施例的一種嵌入式快 閃記憶體之VCC5穩壓產生器，用以提供字元線解碼器之 電源；以及 本紙張尺；適用中國國家標準（CNS)A‘4規格（21〇 X 297公爱） -------------· I------^-----I---線 (請先閱讀背面之注意事項再填寫本頁) 478153 6279twfl.de :/006 A7 B7 五、發明說明（ 34:頻帶間隙電壓及穩定時鐘產生器 第3圖繪示將本發明之嵌入式快閃記憶體之穩壓器，應 用於選擇記憶胞之位元線的使用情形。 圖式之標號說明： 10:位元線解碼器 14、28:記憶胞 參考字元線 22:參考電壓 25: VCC5穩壓產生器 30:電壓檢測器 36:開關控制器 40: NMOS電晶體 44:第二電阻 48: PMOS電晶體 52:第二電容 56:第二輸出端 62:第一輸入端 66:第三輸入端 12、27:字元線解碼器 16:電流到電壓轉換器 20:參考記憶胞 24:電壓感應放大器 26:準位移位器 32:環狀震盪器 38:充電泵浦電路 42:第一電阻 46:比較器 50:第一電容 54·.第一輸出端 60:輸出端 64:第二輸入端 6 8:輸出端 -------------· I------訂---------： (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 實施例 由於嵌入式快閃記憶體受到VDD之±1 0%變化範圍限 制，會對隨著VDD變化之位元線電壓會產生很大變化，因 此使得電壓感應放大器24的偏壓點產生移位，導致錯誤讀 取之虞，所以我們針對上述第1圖習知結構設計一嵌入式快 閃記憶體之穩壓器結合，來產生一固定電壓範圍輸出而形 本紙張尺度適用中國國家標準（CNS)Al規格（210 x 297公釐） 經濟部智慧財產局員工消費合作社印製 478153 Λ7 62 7 9 twf 1 . doc/ 00 6 [37 五、發明說明（y) 成第2圖。在第2圖中與第1圖相同之結構在此不再重複說明 連接關係。其中在第2圖與第1圖相異之處，即增加VCC5穩 壓產生器25(即本發明之嵌入式快閃記憶體之穩壓器）與準 位移位器26，由於VCC5產生器25固定產生一固疋電壓 V C C 5到準位移位器2 6上’配合原先子兀線解碼益2 7輸出1¾ 壓（低電壓爲〇，高電壓爲VDD) ’其中低電壓由準位移位器 26直接輸出到記憶胞28之閘極，而高電壓則由VCC5產生器 25所產生的固定電壓VCC5，經準位移位器26來輸出到記憶 胞28之閘極。 接著，針對上述VCC5產生器25(即本發明之嵌入式快閃 記憶體之穩壓器）所產生固定電壓VCC5作進一步說明。請 參照第i圖，其繪示的是依照本發明一較佳實施例的一種嵌 入式快閃記憶體之穩壓器圖形。 在圖中，我們可以看出本發明之嵌入式快閃記憶體之穩 壓器，包括由一電壓檢測器30、環狀震盪器32、頻帶間隙 電壓及穩定時鐘產生器34、開關控制器36、充電泵浦電路 38、NMOS電晶體40、第一電阻42、第一電阻44、比較器 46、PMOS電晶體48、第一電容50以及第二電容52所構 成。 在運作時，首先將可能具有變化極大的輸入電壓 VDD(其範圍例如一般可能從2.4V〜5.5V)，輸入到電壓檢測 器3〇內部。然後進行電壓範圍檢測，其中判斷標準以一標 準値(在圖中使用4.5V爲例），當輸入電壓VDD落於標準値之 上時（如圖中5.5Y>VDDk4.5Y)認定爲正常電壓，則由第一 本紙張尺度適用中國國家標準（CNS)Al規格（210 x 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 478153 Λ7 137 6279twfl.doc/006 五、發明說明（f) 輸出端54將輸入電壓VDD輸出。若當輸入電壓VDD落於標 準値之下時（如圖中4.5Y>VDD^2.4Y)，認定爲低電壓，則 由第二輸出端56將輸入電壓VDD輸出。同時在環狀震盪器 32也會產生一時鐘信號Clock到頻帶間隙電壓及穩定時鐘 產生器34上。在頻帶間隙電壓及穩定時鐘產生器34上，不 但連接到環狀震盪器34，來接收時鐘信號Clock後，經過處 理產生一穩定時鐘信號CLK25，而且連接到電壓檢測器30 上，用以提供一頻帶間隙電壓Vbg作爲電源，其中頻帶間隙 電壓Vbg—單固定爲1.25Y。 當輸入電壓VDD爲5.5Y2VDD24.5Y之間時，由第一輸 出端54將輸入電壓VDD輸出到開關控制器36，使得開關控 制器36導通，將一固定電壓Vc直接輸出到最終輸出端 VCC5。而當輸入電壓VDD爲4.5Y>VDD22.7Y之間時，由第 二輸出端56將輸入電壓VDD輸出到充電泵浦電路38,同時 配合頻帶間隙電壓及穩定時鐘產生器所輸入的穩定時鐘信 號CLK25作用下，使得低於4.5V的輸入電壓進行充電到足 夠高之電壓（大於5V)，然後由輸出端60來輸出固定電壓 Vcc5(約爲4.75V±5%)。 此外，NMOS電晶體40之閘極也接收從電壓檢測器30之 第二輸出端56所輸出的輸入電壓VDD，而其源極連接到一 接地電壓，其汲極連接到第一電阻42之一端，第—電阻42 之另一端連接到第二電阻44之一端，而第二電阻44之另一 端則連接到最終輸出端VCC5，其中上述第一電阻（R1)42與 第二電阻（R2)44之電阻値比爲3:1。 8 本紙張尺度適用中國國家標準（CNS)A·彳規格（210 x 297公釐） --------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 478153 五、發明說明（Γ| ) 至於比較器46之第一輸入端62接收頻帶間隙電壓 Vbg，第二輸入端64連接到第一電阻42與第二電阻44之間’ 而第三輸入端66連接到充電泵浦電路38之輸出端60上’ PMOS電晶體48之閘極連接到比較器46之輸出端68 ’遯極接 11充電泵浦電路38之輸出端60，敗極連接到最終輸出端 VCC5上。此外還有一第一電容5〇，連接於PMOS電晶體48 之敬極與接地電壓之間，以及第二電容52連接於最終輸出 端VCC5與接地電壓之間。 當輸入電壓VDD爲4.5Y>VDDk2.4：^之間’經由充電栗 浦電路3 8之輸出端60輸出的高電壓作爲比較器46之電源供 應，而使比較器開始運作，同時輸入電壓 電晶體40之聞極’使得NM0S電晶體40導通’對第一電容器 52先前被充電到固定電壓Vc(約4·75ν) ’當VCC5過低時 (<4.5V)，將由第二電阻(R2)44、第一電阻(R1)42進行放電， 而使得連接到第二電阻44、第一電阻42之間的第二輸入端 64電壓値小於1.2Y以下，而頻帶間隙電壓Vbg之値固定約爲 1.25V，所以比較器輸出維持在”〇”，使得1"^103電晶體处維 持導通，進一步將充電泉浦電路38之輸出端60而拉高輸出 電壓到最終輸出端VCC5。當VCC5過高(>4.75V)時，第二輸 入端64電壓値大於L2Υ以上，比較器輸出會成爲1，使PM〇S 1晶體48關掉，不再繼續對VCC5電容C2充電。故VCC5 會維持在固定電壓（約爲4.75V±5%)。若輸入電壓上升到正 常電壓4.5V以上，則第二輸出端56不將輸入電壓輸出，使 得NMOS電晶體4〇無法導通’同時充電泵浦電路38也無輸入 -------------氣·！1 訂·--------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家楳準（CNS)A‘l規格（210 x 297公釐) 478153 A7 137 6279twf1·d〇c/006 五、發明說明（g) 電壓輸入來作運作，因此上述流程將不發生，而是由第一 輸出端54進行，使VCC5直接由固定電壓Vc來供應，如此對 於正常電源電壓不動作可節省功率消耗。 上述的嵌入式快閃記憶體之穩壓器，對於變化過大的 VDD能有_效控制在一固定電壓範圍來作輸出，不論在高於 固定電壓或低於固定電壓的情況下。爲進一步說明運用情 形，我們將本發明之嵌入式快閃記憶體之穩壓器與第1圖習 知結構結合而形成第2圖，其中功能相同之結構在此不再重 複說明連接關係。其中在第2圖與第1圖相異之處，即增加 VCC5產生器25(即本發明之嵌入式快閃記憶體之穩壓器）與 準位移位器26，由於VCC5產生器25固定產生一固定電壓 VCC5到準位移位器26上，使得原先字元線解碼器27輸出電 壓（低電壓爲〇，高電壓爲VDD)，其中低電壓0由準位移位器 26直接輸出到記憶胞28之閘極，而高電壓則由VCC5產生器 25所產生的固定電壓VCC5，經準位移位器26來輸出到記憶 胞28之閘極。 綜上所述，本發明的嵌入式快閃記憶體之穩壓器，可 以將具有大幅度的變化之VDD電壓，調變到固定電壓輸 出’使得位元線所接收電壓固定，而不會有錯誤的讀取。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 本紙張尺度適用中國國家標準（CNS)Al規格（210 X 297公爱） I I — —ill — — — — — — · I I I 1 I I I - I II 丨 — — I- 丨-- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製

Claims (1)

1. 478153 1 . doc/006 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 「、屮蛸專利範圍 1.一種嵌入式快閃記憶體之穩壓器，用以接收範圍在 2.4V與5.6V之間的一輸入電壓進行處理後，在其之一最終 輸出端送出一固定電壓，包括： 一電壓檢測器，接收該輸入電壓並進行其範圍檢測，用 以判斷落於一標準値之上和該標準値之下兩者擇一，當落 於該標準値之上時，使該輸入電壓由一第一輸出端輸出， 當落於該標準値之下時，使該輸入電壓由一第二輸出端輸 出； 一環狀震盪器，用以產生一時鐘信號； 一頻帶間隙電壓及穩定時鐘產生器，連該環狀震盪器與 .該電壓檢測器，用以接收該時鐘信號後產生一穩定時鐘信 號，並送出一頻帶間隙電壓到該電壓檢測器以作爲其電源 提供； 一開關控制器，連接該電壓檢測器之第一輸出端，當該 輸入電壓輸入時，使該開關控制器導通，送出該固定電壓 到該最終輸出端； 一充電泵浦電路，連接該電壓檢測器之第二輸出端、頻 帶間隙電壓及穩定時鐘產生器，用以接收該穩定時鐘信 號，並當該輸入電壓落於該標準値之下時，則接收該輸入 電壓，進行充電到足夠電壓後，由輸出端來輸出該固定電 壓，此固定電壓之穩壓範圍爲2.4V與5.6V之間，其受溫度 變化約爲50ppm/°C ; 一NMOS電晶體，閘極連接到該電壓檢測器之第二輸出 端，用以接收該輸入電壓，源極連接到一接地電壓； ---------------------訂·--------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） 478153 A8 B8 C8 6279twfl . doc/ 006 D8 六、申請專利範圍 一第一電阻，一端連接到該NMOS電晶體之汲極； --第二電阻，一端連接到該第一電阻之另一端，另一端 連接到該最終輸出端； 一比較器，具有一第一輸入端、一第二輸入端、一第二 輸入端以及一輸出端，該第一輸入端接收該頻帶間隙電 壓，該第二輸入端連接到該第一電阻與該第二電阻之間， 該第三輸入端連接到該充電泵浦電路之輸出端，用以控制 該比較器之運作； 一PM0S電晶體，閘極連接到該比較器之輸出端，汲極 接到收充電泵浦電路之輸出端，源_極連接到該最終輸出 端； 一第一電容，連接於該PM0S電晶體之敬極與該接地電 壓之間；以及 一第二電容，連接於該最終輸出端與該接地電壓之間。 2.如申請專利範圍第1項所述之嵌入式快閃記憶體之 穩壓器，其中該頻帶間隙電壓爲1.25V。 1.如申請專利範圍第1項所述之嵌入式快閃記憶體之 穩壓器，其中該第一電阻與第二電阻之阻値比爲1:3。 ---------------------訂-----I--I I 4 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）