[go: up one dir, main page]

TW469420B - Semiconductor device, active matrix substrate, and process for production thereof - Google Patents

Semiconductor device, active matrix substrate, and process for production thereof Download PDF

Info

Publication number
TW469420B
TW469420B TW085111218A TW85111218A TW469420B TW 469420 B TW469420 B TW 469420B TW 085111218 A TW085111218 A TW 085111218A TW 85111218 A TW85111218 A TW 85111218A TW 469420 B TW469420 B TW 469420B
Authority
TW
Taiwan
Prior art keywords
insulator
area
film
aluminum
semiconductor
Prior art date
Application number
TW085111218A
Other languages
English (en)
Inventor
Yoshihiko Fukumoto
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Application granted granted Critical
Publication of TW469420B publication Critical patent/TW469420B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/48—Flattening arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Thin Film Transistor (AREA)

Description

469420 經濟部申夬標準局員工消費合作社印製 A7 _____B7______五、發明説明（1 ) 發明背景 發明領域 本發明係指一種半導體裝置及一種主動矩陣基底，其 電極或接線具特殊性。本發明亦指一種半導體裝置或主動 矩陣基底之製程。 相關背景技術 半導體裝置通常具有接線以連接半導體基底或半導體 層於一外電路。接線通常由AP (鋁）製成。形成AJ2接 線或A又電極之製程一例爲Damascene製程，採用CM P (化學機械拋光）報導於9 4年VL S I Symp以下參考 圖1 4A至1 4D說明此製程。圖1 4A至1 4D中，一 熱氧化膜6 1及一絕緣間層膜6 2形成一矽基底6 0上（ 圖14A) »使絕緣間層膜62形成壓鋁圖案63 (圖 14B)。其上，以噴飛彤成AJ?膜64之厚度大於壓鋁 圖案高度•再以CMP法拋光Aj?膜6 4形成鋁電極（圖 1 4 D )。 以上述Damascene製造形成之接線或電極中，Aj?電 極6 5凹下而中部較薄，十分不利，如圖1 5A所示。如 此變薄稱爲碟化。非均勻拋光引起碟化，乃因如A J2之金 靨層材料與如P - S i ◦絕緣層材料共生於一相同拋光面 間CMP拋光率不同而引起，及拋光布變形導致。高拋光 率之材料較易拋光。Aj?之拋光率爲p — S i 0之4至5 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） I— I. I —Jf —I— I ! · - - II - .....I ...... -¾. 言 (請先聞讀背面之注$項再填寫本頁) Λ Α7 Β7 經濟部中央標率局員工消費合作杜印製 五、發明説明（2 ) 信，導致AJ?電極6 5碟化。碟化程度隨AJ?電極尺寸增 加而增加’如圖1 6所τκ，A j?電極爲3 0 0 時，碟 化達約3000A·當AJ?電極之尺寸爲數百,如一 接線合墊部分，Αί電極6 5因過分碟化而部分除去，造 成線接合不良，並降低元件生產力。此外，AJ2接線中， 碟化增加接線.電阻，而劣化裝置特性。 發明概述 本發明目的欲提供一種半導體裝置及一種主動矩陣基 底之製程，並滅少軍極或接線之碟化程度。 本發明半導體裝置之製程包含一步驟拋光一區之導電 材料作爲一電極或一接線於半導體區上之絕緣層中，導電 材料區電氣連接至半導體區*其中一區另一材料形成於待 拋光之導電材料區內》 本發明主動矩陣基底之製程包含一步驟抛光圖像元件 電極，電極由金羼製成位於多數信號線與多數掃瞄線之交 叉部上，及施加電壓至圖像元件之機構，其中另一材料區 形成於待拋光之圖像元件電極區內。 具上述結構之本發明可解決上述技術問題並達成以上 目的。 本發明係指一種半導體裝置及一種主動矩陣基底。 本發明之半導體裝置有一區之導電材料作爲一電極或 接線於半導體區上之絕緣層中，導電材料區電氣連接至半 導體區，其中一區另一材料形成於待抛光之導電材料區內 (锖先閲讀背面之注意Ϋ項再填寫本頁) 訂 本紙張尺度適用令國國家標準（CNS ) Μ规格UtOX2MA釐） 5 A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明（3 ) 〇 本發明之主動矩陣基底具圖像元件電極，電極由金屬 製成位於多數信號線與多數掃瞄線之交叉部上，及施加電 壓至圖像元件之機構，其中另一材料區形成於待拋光之圖 像元件電極區內》 本發明之導電材料或圖像元件電極較佳爲鋁。另一材 料區較佳由S i 0或s i N製成。 本發明之半導體裝置包含一般I C，及具整合之顯示 段及驅動段之液晶顯示裝置。本發明之主動矩陣基底包含 用於液晶顯示機構者，及用於其中移動如DMD (均位微 鏡裝置）之圖像元件電極之顯示裝置者。 本發明之製程製造一種半導體裝置或一種主動矩陣基 底，可根據本發明降低電極或接線之碟化程度》因此•可 足以降低接線電阻之變異|所生之半導體裝置特性極佳。 此外，形成之電極極爲平坦，產生之本發明之主動矩陣基 底可提高顯示影像亮度及對比。本發明之半導體裝置及主 動矩陣基底具極低之接線電阻，並具電極於幾乎平坦之表 面上，產生提高強之影像顯示》 圖式簡要說明 圖1Α至1D略示本發明半導體裝置製程之一例。 圖2 A至2 D略示本發明半導體裝置製程之另一例* 圖3 A至3 C略示本發明半導體裝置製程之再一例。 圖4 A至4 B略示本發明半導體裝置製程之再一例。 本紙張尺度遴用中國國家樣隼（CNS ) A4現格（2丨0X297公釐） ^^1. - J I —^1 - - -ί ^^1 t ^^1 In ! i，-" (請先閱讀背面之注意事項再填寫本頁) -6 — 9420 A7 __ ___B7_ 五、發明説明（4 ) 圖5 A至5 B略示本發明半導體裝置製程之再一例。 圖6 Α至6 C略示本發明半導體裝置製程之再一例。 圖7A略示本發明半導體裝置製程之再一例* 圖8 A至8 E略示本發明半導體裝置製程之再一例。 圖9 A至9 B略示本發明半導體裝置製程之再一例。 圖1 0 A至1 〇 E略示本發明半導體主動矩陣基底製 程之—例》 圖11A至11C略示本發明半導體主動矩陣基底製 程之再一例。 圖1 2A至1 2 B略示本發明半導體主動矩陣基底製 程之再一例。 圖1 3 A略示本發明半導體主動矩陣基底製程之再一 例- 圖14A至14D略示習知半導體裝置製程之一例。 圖15A及15B略示習知半導體裝置製程另一例" 圖1 6顯示習知半導體裝置中碟化程度與鋁接線尺寸 之關係涵。 經濟部中央標率局負Η消费合作社印装 ^iij m - - -I n—ί ^11 I ^ (請先閲讀背面之注意事項再填寫本頁) 較佳實施例說明 參考圖1 A至4 B說明本發明，連續說明本發明半導 體裝置之製造步驟。說明之圖式僅顯示一線接合墊部。其 他部如電晶體部及接線部以一般半導體製程製造^ 首先’半導體基底1受熱氧化形成一場氧化膜2 ,約 8000A厚。然後同時形成多數3厚約4400A，例 本1浪认適用中國國家標隼（€叫八4胁（21(^297公釐) -7 - 4 6 94 20 經濟部中央標準局貝工消费合作社印製 A7 _______B7五、發明説明（5 ) 如形成一MO S電晶體之閘電極《多矽3提供形成墊部於 晶圓面之最高位準，先於稍後之CMP步驟》其上， BPSG (硼磷矽酸鹽玻璃）4形成厚度約8000A( 圖1A)。形成一AJ2 (鋁）接線5 (圖IB) — SiN膜6及一 p — SiO膜7予以夾層（圖1C) »P 一 S i ◦膜7定圖形形成拋光阻隔部8 (之後稱拋隔）於 墊部內成島狀（圖1D)。以乾蝕刻或溼蝕刻定圖形時， Ρ — S i Ν6作爲一蝕刻阻隔層，因乾蝕刻中p — S i 0 對p - S i N之蝕刻選擇性約3，而以BHF (緩衝氫氟 酸）經蝕刻約6 >然後形成通孔9 (圖2A)。再以 CVD選擇地沈積鎢膜於通孔9中而形成鎢插頭10 (圖 2 B )。欲取代鎢，可用其他金屬如Aj?及Ti填入通孔 9 。其上，形成之AJ?膜1 1 (圖2C)厚度大於P — S i 07。再以CMP (化學機械拋光）拋光晶圓表面使 裝置表面平坦及絕緣墊部於其他電極（圖2 D〉d例如使 用〇1^? — 224〇兄？設備（5?££0?人站[1()進行實 際CMP拋光，使用Politex DG爲拋光布，Planerlite 5 1 0 2 (Fujimi K.K)爲拋光液，拋光液流率爲1 0 0 m 1/mi η，盤速/載具速爲 40 r pm/39 rpm ，而晶圓壓迫壓壓力爲200g/cm2 =得到類似之結 果可使用EP0-114CMP設備· （Ebara公司）， 使用 Supreme P N - H ( D 5 1 )爲拋光布，Planerlite 5 1 0 2 (Fujimi K.K)爲拋光液，拋光條件爲拋光液流 率200ml/mi η，盤速/載具速爲50 r pm/ 本紙張尺度通用中國國家標準（CNS ) A4規格（2IOX 297公釐） ' -8 - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消费合作杜印製 _ B7 五、發明説明（6 ) 49 rmp ，晶圓壓迫力爲200g/ cm2 。CMP抛 光後進行清洗，可接著用水音波旋轉清洗，配合電解純水 所得之pH7以上之陰極水，並以PVA刷摩擦。欲較佳 除去顆粒，可使用合0. Olppm Ν Η 40 Η 水電解 之陰極水進行兆音波旋轉清洗。 圖3 Α爲圖1 Α狀態之立體圖。圖3 Β爲圖1 Β狀態 之立體圖。圖3 C爲圖1 D狀態之立體圖。圖4A爲圖2 D狀態之立體圖。圖4 B爲圖2 D或圖4 A狀態之平面圖 。如圖3 C所示，拋光阻隔部8爲圓柱形狀，而來電氣分 隔A芡電極1 2 » 此實施例特徵在於拋光阻隔部位於A j?電極1 2之墊 電極圖案中，故可降低CMP拋光中所致之A 5電極碟片 ，並防止AJ?電極屑片。因此，可提高金屬CMP製程之 產量。拋光阻隔部8於圖4M中爲方柱形，亦可爲正五角 形柱，正六角形柱，或其他多邊形柱。由AJ?電極1 2任 一點至拋光阻隔部8或A又電極12之側壁之最短距離較 佳不大於5 0 /ίΐη » 實施1 參考圖S Α至6 C說明此例。圖5 Α至6 C分別爲類 似圖4 B —墊部之平面圖。圖5 A顯示修改形抛光阻隔部 。圖5 B顯示具多邊形截面之拋光阻隔部。圖6 A顯示具 之角形截面之抛光阻隔部8。圖6 B顯示具圓形或橢圓形 截面之拋光阻隔部8 »圖6 C顯示具任意形狀截面之抛光 本紙張尺度適用中國國家標準（CNS > A4规格（210X297公釐） ί UN _^i-i rn - - - I I— - 1^1 n^i ^^1 nn TJ. ^、- (請先閲讀背面之注意事項再填寫本頁) -9 - 經濟部中央樣準局員工消费合作杜印製 ____B7_ 五、發明説明（7 ) 阻隔部8。圖5A至6 C任一裝置中，由Αβ電極1 2任 一點至抛光阻隔部或Aj?電極1 2側壁之最短距離較佳不 大於5 0 。此例特徵在於拋光阻隔部8之任意截面形 狀，可降低CMP拋光中引起之A 電極碟化，並防止墊 部中Α β電極屑片而提高CMP製程產量》 實施2 參考圖7說明本例。圖7爲類似圖4Μ—墊部之平面 圖。圖7中，數字5代表第1 A j?接線爲下層；數字1 2 爲第二A 電極之上層，數字8爲拋光阻隔部，數字9爲 通孔電氣連接第1AJ?接線5至第2AJ?電極1 2。此例 特徵在於格形拋光阻隔部，將第2 A j?電極1 2分隔成一 墊部中片段，並以通孔連接第2 A 電極1 2片段與第1 A5接線5。因此，可降低第2 Α β電極1 2碟化防止 Α艾電極屑片而提高CMP製程中產量。第2 A 電極片 段可形成任章形狀》由A 電極片段任一點至拋光阻隔部 8之最短距離較佳不大於1 0 0 ^ 實施3 參考圖8A至9 B說明本例。圖8A至9B中，數字 1_.代表半導體基底1數字2爲以熱氧化基底，形成之熱氧 化膜，數字4爲BPSG (硼磷矽酸鹽玻璃），數字20 爲P — S i 0。使p — S i 020定圖式而形成拋光阻隔 部8 (圖8B) »定圖形時·圖案深度以乾蝕刻或溼蝕刻 本紙張尺度適用中國囤家標準（CNS)A4規格（2丨0X297公釐） (請先Μ讀背面之注意事項再填寫本頁) ,ιτ -10 - 469420 A7 B7 五、發明説明（8 ) 時間控制*其上，以噴飛等方法（圖8 C )形成A 膜5 •膜厚大於圖8 B圖案之深度。AJ2接線以CMP拋光形 成（圚8D) ^CMP拋光及清洗進行於上述例相同條件 。其上，形成P — SiN膜21 (圖8E)。之後，第2 AJ?膜，第3 AP膜等可如上述同法形成爲多層接線。圖 9 A爲圖8 B.狀態之立體圖*而圖9 B爲圖8 D狀態之立 體圚。圖8八至8D顯示以Damascene製程形成A J?接線 5。此例特徵在於提供之拋光阻隔部8爲島狀位於A J2接 線5內。拋光阻隔部8爲多數島形狀，如圊9 A至9 B所 示，而未分隔A5接線5。截面形狀不限定之。安排拋光 阻隔部，較佳使A e接線5中任一點至拋光阻隔部8或 Α又電極5側壁之最短距離不大於1 0 ·藉以上製程 ，可限制CMC拋光引起之AJ?接線5碟化不超過2 0 0 A。因此*可防止接線電阻增加或變異，以穗定裝置並提 高產量β 實施4 經濟部t央橾準局員工消費合作社印装 (請先聞讀背面之注意事項再填寫本頁) 參考圈10Α至13Α說明此例。圖1〇Α中， 2. 0至3. 0Ω—cm之Ν矽基底熱氧化以形成一
7 0 0 OA厚之熱氧化膜。UBHF溼蝕刻熱氧化膜而形 成P #圖案*植入P #前，熱氧化N矽基底而形成5 0 0 A厚之P#緩衝氧化膜。再以9x1 〇12cm _2量及加速 電壓6 0 K e V離子植入硼•以BHF蝕刻除去熱氧化膜 31 ，32，進行退火於1150 °C 840分鐘而形成P 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0 X四7公庚） -11 - ^69420 A7 B7 經濟部令央標準局員工消費合作杜印製 五、發明説明（ 9 ) 1 # 3 3 ( 圖 1 0 B ) 〇 S i基 底 3 0 熱 氧 化 形 成 — 3 5 0 1 I A 厚 之 熱 氧 化 膜 3 4 » 接 著以 低 壓 C V D 形 成 S i N 膜 j 3 5 Λ S i N 膜 3 5 受 乾 蝕刻 定 圖 形 並 以 熱 氧 化 S i 基 1 1 1 底 3 0 形 成 8 0 0 0 A 厚 之場 氧 化 膜 ( 圖 1 0 C ) 0 用 熱 請 先 1 1 聞 I 磷 酸 溼 蝕 刻 除 去 S N 膜 3 5 » 而 形 成 -- 緩 衝 熱 氧 化 膜 〇 背 再 形 成 7 0 0 A 厚 之 多 S i膜 3 8 防 蝕 部 3 9 成 形 * 以 之 注 1 1 意 J I 1 X 1 0 X 1 2 C m -2 量 植 入B F 2 加 速 電 壓 3 5 K e V 事 項 1 I 再 \ 1 至 多 矽 3 8 部 T F T ( 薄膜 電 晶 體 ) 稍 後 形 成 於 其 上 0 填 寫 本 装 除 去 防 蝕 部 後 於 1 1 0 0 °C 進 行 退 火 6 0 分 鐘 ( 圖 1 0 頁 1 I D ) 多 S i 3 8 定 圖 形 後 ，用 B Η F 蝕 刻 除 去 緩 衝 氧 化 膜 1 1 I 3 7 而 形 成 8 5 0 A 厚 之閛 氧 化 膜 〇 1 1 I 由 多 矽 形 成 閘 電 極 4 0後 Ν L D 4 1 N S D 4 2 1 訂 ， P L D 4 3 及 P S 〇 4 4以 離 子 注 射 形 成 形 成 各 別 擴 1 1 散 層 時 劑 量 / 加 速 電 壓 分別 爲 N L D 4 1 爲 1 X 1 1 1 0 1 3 C m —2 P / 9 5 K e V Ν S D 4 2 爲 5 X 1 1 1 0 15 C m -2 P / 9 5 K e V Ρ L D 4 3 爲 1 5 X I 1 0 1 2 C m -2 B / 4 0 K e V y Ρ S D 4 4 爲 3 X 1 1 J 1 0 15 C τη -2 B / 1 0 0 K e V 0 完 成 離 子 注 射 後 以 1 9 5 0 °c 退 火 6 0 分 鐘 而 啓發 擴 散 層 ( 圖 1 0 E ) 0 形 成 1 7 0 0 0 A 厚 之 B P S G 層4 5 9 以 定 ISI 圖 形 經 B P S G 1 4 5 形 成 接 觸 孔 0 形 成 A i?膜 4 6 > 並 定 圖 形 而 成 A 接 I | 線 4 6 ( 圖 1 1 A ) 〇 A 又接 線 4 6 由 厚 1 0 0 0 A 之 下 | » 2 0 0 0 A 厚 之 T i N ，4 0 0 0 A 厚 之 A 9. S i 1 及 1 1 | 1 0 0 0 A 厚 之 F i N -fclfe 稱 成， 而 A 9. 接 線 4 6 之 片 電 阻 不 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -12 - 經濟部中央搮準局員工消费合作杜印製 )942〇 A7 B7五、發明説明（10 ) 大於0. 1Ω/平方。形成一絕緣間層膜47厚1000 A，形成 P — SiN 膜 48 厚 2700A (圖 11B) · 絕緣間層膜47具有4000A厚之P — S i 0， 2000A厚之SOG及4000A厚之P-S i〇》至 於 SOG，可用 T—10 (商標，T 〇 k y ο 〇 h k a K 〇 g y 〇 K.K.)減少位準差。形成3 0 0 0A厚之T i膜4 9，再 定圖形，其上再形成3 0 0 0A厚之P — S i N膜，再形 成1000A厚之P—SiO膜51(圖11C) 。？一 5 10膜5 1成形，並以〇3 1^30 6116製程形成匚1^?)拋光 阻隔部S 2及Αβ剩餘部p 5 3 a再以模製形成一通孔 54(圖12A)。鎢插頭55之形成乃選擇地以CVD 填入通孔54。以噴飛形成1000A以上厚之Aj?膜， 並拋光形成AJ?電極56 (圖12B) 。CMP拋光及清 洗以上述例相同方式進行。插頭材料之鎢可用其他金屬取 代，如鋁。圖13A爲圖12BA5部56之立體圖。此 部分對應反射式液晶顯示器之影像顯示部》此例特徵在於 經Aj? 5 6提供CMP抛光阻隔部5 2，其爲一反射式液 晶顯示器之反射電極。因此，降低Aj?電極5 6碟化，及 光導入電極56 ，反射電極，及反射於相同方向產生 反射式液晶顯示器更高之亮度及對比。圖1 3 Α所示之圖 像元件電極基底爲所謂之主動矩陣基底，其中信號線連接 至來源，掃瞄線連接至電晶體之閘，而作爲影像圖形成電 極之反射電極則連接至電晶體之汲集。拋光阻隔部5 2位 於反射電極中。 n- nt— {l· —^ϋ I nn nt— (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） 4. 6S420 A7 B7五、發明説明（11 ) 圖1 3 A所示主動矩陣基底具有金屬製圖像元件電極 ，位於多數信號線與多數掃瞄線交叉點上，及施加電壓至 圖像元件之機構，其中不同於電極材料之另一材料區置於 圖像元件電極區內，圖像元件電極厚度由元件電極周界減 少並朝不同材料區減少。拋光阻隔部5 2之截面形狀隨意 選定，不限於.上例。抛光阻隔部5 2可提供多數於一 A又 電極5 6,較佳安排抛光阻隔部1故Aj?電極5 6中任一 點至抛光阻隔部52或Αί電極56側壁之最短距離不大 於1 O/im。因此，碟化程度可降至1 Ο 0Α以下。 此例中，用於影像切換電晶體之切換電晶體使用 T F T而備要•本發明亦可應用於形成擴散層於矽基底 3 0上構成之電晶體。此例中，說明本發明乃關於使用液 晶材料之顯示機構。然而，本發明不限於此，可應用於裝 置之電極或墊*其中藉改變電壓而改變一鏡電極（反射電 極）之角度* -^^1- ^^1 ^^1 «—«Ί n m^i I an— I I an n n (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 本紙張尺度適用_國國家標準（〇奶）八4规格（210乂297公釐} 14 -

Claims (10)

  1. 第 85111218號利案 __由立由諳惠利節SfeTF太___A爵名名年07月修ιέ 六、申請專利範圍 1 種製造半導體裝置的程序，包含： 一第一步驟，在一半導體上形成一第一絕緣體， (請先閲讀背面之注意事項再填寫本頁) 一1第一步驟’在第一'絕緣體上形成〜第二絕緣體，其 中第二絕緣體的材料與第一絕綠體者不同， —第三步驟’在第二絕緣體中形成—開口區域，該區 域具有一部份面積爲第二絕緣體I —第四步驟，在第二絕緣體，開口區域及該部份面積 上形成一導體膜，及 一第五步驟，將導體膜及第二絕緣體拋光，因而在半 導體基體上形成導體膜的平坦區域。 2 .如申請專利範圍第1項的程序，其中導體膜由鋁 製成且第二絕緣體由氧化矽製成》 3.如申請專利範圍第1項的程序，其中導體膜由鋁 製成且第二絕緣體由氧化矽製成且第一絕緣體由氮化矽製 成。 4 .如申請專利範圍第1項的程序，其中拋光步驟包 含一使用CMP的步驟。 經濟部智慧財彦局員工湞f合作社印製 5 .如申請專利範圃第1項的程序，其中該半導體包 含多晶ϊ夕。 6 .如申請專利範圆第1項的程序，其中具有該第二 導體膜的該部份面積爲一圓柱形。 7. —種主動陣列基體的製造程序，包含： 一第一步驟，在一半導體上形成一第一絕緣體， 一第二步驟，在第一絕緣體上形成一第二絕緣體，其 本紙張尺度適用中國國家標隼（CNS)A4規格（210 X 297公釐） 1 -'ο 4 ο 2 觔680808 六、申請專利範圍 中第二絕緣體的材料與第一絕緣體者不同， 一第三步驟，在第二絕緣體中形成一開口區域，該區 域具有一部份面積爲第二絕緣體， 一第四步驟’在該第二絕綠體，該開口區域及該部份 面積上形成作爲圓像元件的金廍膜， 一第五步驟，將導體膜及第二絕緣體拋光，因而在半 導體基體上形成導體膜的平坦區域。 8.如申請專利範圍第7項的程序，其中導體膜由鋁 製成且第二絕緣體由氧化矽製成。 9 .如申請專利範圍第7項的程序，其中導體膜由鋁 製成且第二絕緣體由氧化矽製成且第一絕緣體由氮化砂製 成β 1 0 .如申請專利範圍第7項的程序，其中拋光步驟 包含一使用CMP的步驟。 1 1 如申請専利範圍第7項的程序，其中該半導體 包含多晶砂。 1 2 .如申請專利範圍第7項的程序，其中具有該第 二導體膜的該部份面積爲一圆柱形》 1 3 . —種半導體裝置包含： 一第一絕緣體，形成在第一絕綠體上的導體膜及形成 在第一絕緣體中的導體膜區域上的第二絕緣體，其中導體 膜的表面及第二絕緣體的表面實質形成相同平面，且第二 絕緣體包含與第一絕緣體不同的材料。 1 4.如申請專利範圍第1 3項的半導體裝置，其中 本紙張尺度適用令國國家標準（CNS)A4规格（210x 297公爱） (請先閱讀背面之注意事項再填寫本頁) --------^---------娘 經濟部智慧財產局員工消费合作社印製 "2 - 469420 A8 B8 C8 D8 六、申請專利範圍 該導體膜由鋁所製成，且第二絕緣體由氧化矽所製成。 1 5 .如申請專利範圍第1 3項的半導體裝置，其中 該導體膜由鋁所製成，該第二絕緣體由氧化矽所製成，且 第一絕綠體由氮化矽所製成。 1 6 .如申請專利範圍第1 3項的半導體裝置，其中 具有第二絕綠體的該部份面積爲圓柱形。 17. —種主動陣列基體具有由金屬製之成圖像元件 電極，其相應於多數個信號線及多數個掃描線的交叉點而 設置，以及用以供應電壓至該圖像元件的裝置，包含： 一第一絕緣體，當作圖像元件形成於第一絕緣體上的 金屬膜，及形成在第一絕緣體中之金屬膜區域上的第二絕 緣體，其中導體膜的表面及第二絕綠體的表面實質形成相 同平面，且第二絕緣體包含與第一絕緣體不同的材料》 18. 如申請專利範圍第17項的主動陣列基體，其 中該金屬膜由鋁所製成，且該第二絕緣體由氧化矽所製成 1 9 .如申請專利範圍第1 7項的主動陣列基體，其 中該金屬膜由鋁所製成，該第二絕緣體由氧化矽所製成， 且第一絕緣體由氮化矽所製成" 2 0 .如申請專利範園第1 7項的主動陣列基體，其 中具有該第一絕緣體的該部份面積爲圓柱形。 本紙張尺度適用申國國家標準（CNS)A4規格（210 X 297公芨） t--------訂---------城 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 —3 -
    民國88年07月修正 4 6 94 20 1 第85111218號專利案 英文申請專利範圍修正本 1. A process for producing a semiconductor device comprising： a first step of forming a first insulator on a semiconductor, a second step of forming a second insulator on the first insulator, wherein the second insulator is different material from that of the first insulator, a third step of forming an opening region in the second insulator with a part of area having that second insulator, a fourth step of forming a conductive film on the second insulator, the opening region and said part of area, and a fifth step of polishing the conductive film and the second insulator, thereby forming the flat region of the conductive film on the semiconductor substrate. 2* The process according to claim 1, wherein the conductive film is made of Aluminum and the second insulator is made of silicon oxide,
  2. 3, The process according to claim 1, wherein the conductive film is made of Aluminum, the second insulator is made of silicon oxide and the first insulator is made of silicon nitride. 4* The process according to claim 1, wherein the step of polishing comprises a step using CMP.
  3. 5. The process according to claim 1# wherein the semiconductor comprises polysilicon.
  4. 6. The process according to claim 1, wherein the part of area having that second insulator has a columnar shape· A process for produciiig an active matrix substrate 2 24 6.9420 comprising： a first step of forming a first insulator on a semiconductor. a second step of forming a second insulator on the first insulator, wherein the second insulator is different material from that of the first insulator, a third step of forming an opening region in the second insulator with a part of area having that second insulator, a fourth step of forming a metal film which acts as picture elements on the first insulator, the opening region and said part of area, and a fifth step of polishing the conductive film and the second insulator, thereby forming the flat region of the conductive film on the semiconductor substrate. 8· The process according to claim 7, wherein the metal film is made of Aluminum and the second insulator is made 〇£ silicon oxide.
  5. 9. The process according to claim 7, wherein the conductive film is made of Aluminum, the second insulator is made of silicon oxide and the first insulator is made of silicon nitride· 10· The process according to claim 7, wherein the step of polishing comprises a step using CMP. 11* The process according to claim 7, the semiconductor comprises polysilicon.
  6. 12. The process according to claim 7, wherein the part of area having that second insulator has a columnar shape. 13· A semiconductor device comprising： a first insulator, a conductive film formed on first insulator and a second insulator formed on the first insulator in the region of the conductive film, wherein the 3 4 6 94 2 0 surface of the conductive film and the surface of the second insulator substantially form the same plane and the second insulator comprises a different material from that of the first insulator *
  7. 14. The semiconductor device according to claim 13, wherein the conductive film is made of Aluminum and the second insulator is made of silicon oxide .
  8. 15. The semiconductor device according to claim 13, wherein the conductive film is made of Aluminum, the second insulator is made of silicon oxide and the first insulator is made of silicon nitride* 16* The semiconductor device according to claim 13, wherein the part of area having that second insulator has columnar shape.
  9. 17. An active matrix substrate having picture element electrode made of a metal provided corresponding to the intersecting points of plural signal lines and plural scanning lines and a means for applying voltage to the picture elements, comprising： a first insulator# a metal film which acts as picture elements formed on first nsulator and a second insulator formed on the first insulator in the region of the metal film, wherein the surface of the metal film and the surface of the second insulator substantially form the same plane and the second insulator comprises a different material from that of the first insulator. 18· The active matrix substrate according to claim 17, wherein the metal film is made of Aluminum and the second insulator is made of silicon oxide· 19* The active matrix substrate according to claim 17, wherein the metal film is made of Aluminum, the second insulator is made of silicon oxide and the first insulator 4 469420 is made of silicon nitride.
  10. 20. The active matrix substrate according to claim 17 wherein the part of area having that second insulator has columnar shape.
TW085111218A 1995-09-14 1996-09-13 Semiconductor device, active matrix substrate, and process for production thereof TW469420B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23686595 1995-09-14
JP24193996A JP3382467B2 (ja) 1995-09-14 1996-09-12 アクティブマトリクス基板の製造方法

Publications (1)

Publication Number Publication Date
TW469420B true TW469420B (en) 2001-12-21

Family

ID=26532903

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085111218A TW469420B (en) 1995-09-14 1996-09-13 Semiconductor device, active matrix substrate, and process for production thereof

Country Status (4)

Country Link
US (1) US6307264B1 (zh)
EP (1) EP0768710A3 (zh)
JP (1) JP3382467B2 (zh)
TW (1) TW469420B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743723B2 (en) 1995-09-14 2004-06-01 Canon Kabushiki Kaisha Method for fabricating semiconductor device
TW364165B (en) * 1996-11-29 1999-07-11 Canon Kk Method for fabricating semiconductor device
US6969866B1 (en) * 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6332835B1 (en) 1997-11-20 2001-12-25 Canon Kabushiki Kaisha Polishing apparatus with transfer arm for moving polished object without drying it
TW410392B (en) 1998-01-23 2000-11-01 Rohm Co Ltd Damascene interconnection and semiconductor device
JP2918875B1 (ja) 1998-03-02 1999-07-12 インターナショナル・ビジネス・マシーンズ・コーポレイション 反射型液晶素子、製造方法およびプロジェクション表示装置
US6448650B1 (en) * 1998-05-18 2002-09-10 Texas Instruments Incorporated Fine pitch system and method for reinforcing bond pads in semiconductor devices
EP0982774A3 (en) * 1998-08-21 2002-05-15 International Business Machines Corporation Avoidance of cross-sectional surface reduction in wide soft metal wires
IL139540A0 (en) * 2000-11-07 2004-02-08 Citala Ltd Electrically addressable matrix structure
KR100403619B1 (ko) * 2001-02-21 2003-10-30 삼성전자주식회사 열적/기계적 스트레스에 저항성이 강한 반도체 소자의 본드패드 및 그 형성방법
US6638863B2 (en) * 2001-04-24 2003-10-28 Acm Research, Inc. Electropolishing metal layers on wafers having trenches or vias with dummy structures
JP4205914B2 (ja) * 2002-08-27 2009-01-07 株式会社ルネサステクノロジ 半導体装置の製造方法及び製造装置
JP2007293243A (ja) * 2005-08-24 2007-11-08 Victor Co Of Japan Ltd 液晶表示装置及びその製造方法
JP2007324540A (ja) * 2006-06-05 2007-12-13 Fuji Electric Holdings Co Ltd Ｍｏｓ型半導体装置およびその製造方法
JP5922915B2 (ja) * 2011-12-02 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9460963B2 (en) * 2014-03-26 2016-10-04 Globalfoundries Inc. Self-aligned contacts and methods of fabrication
KR102630641B1 (ko) * 2018-01-25 2024-01-30 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
US11152222B2 (en) 2019-08-06 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dishing prevention structure embedded in a gate electrode
JP7429150B2 (ja) * 2020-04-09 2024-02-07 ローム株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02209730A (ja) * 1988-10-02 1990-08-21 Canon Inc 選択研磨法
JPH0528925A (ja) 1991-07-19 1993-02-05 Dainippon Printing Co Ltd プラズマデイスプレイ
JPH05251412A (ja) 1992-03-09 1993-09-28 Fujitsu Ltd Ｓｏｉ基板の製造方法
JP2760462B2 (ja) * 1992-05-13 1998-05-28 シャープ株式会社 アクティブマトリクス基板
KR100306043B1 (ko) * 1993-05-13 2001-12-17 카를로스 조르제 라미로프로엔카 아우구스토 Vlsi-급결정형반도체기판제조방법
US5382545A (en) * 1993-11-29 1995-01-17 United Microelectronics Corporation Interconnection process with self-aligned via plug
US5602423A (en) * 1994-11-01 1997-02-11 Texas Instruments Incorporated Damascene conductors with embedded pillars
JP3108861B2 (ja) * 1995-06-30 2000-11-13 キヤノン株式会社 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法

Also Published As

Publication number Publication date
JP3382467B2 (ja) 2003-03-04
EP0768710A3 (en) 1997-07-30
EP0768710A2 (en) 1997-04-16
US6307264B1 (en) 2001-10-23
JPH09148329A (ja) 1997-06-06

Similar Documents

Publication Publication Date Title
TW469420B (en) Semiconductor device, active matrix substrate, and process for production thereof
TWI247563B (en) Interposer and method of making same
US6867448B1 (en) Electro-mechanically polished structure
TW415046B (en) Semiconductor integrated circuit device, manufacturing method and the design method of the same
KR102018885B1 (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
US10199264B2 (en) Self aligned interconnect structures
JP2000150521A (ja) 集積回路
US5491113A (en) Method of manufacturing semiconductor device having a planarized surface
US7157761B2 (en) Capacitor with noble metal pattern
JP3315605B2 (ja) 半導体ウエハの層間スタッド形成方法
US6770929B2 (en) Method for uniform polish in microelectronic device
JP2972484B2 (ja) 半導体装置の製造方法
JPH0845933A (ja) 半導体装置及びその製造方法
TW200540969A (en) Semiconductor device with partially recessed hard mask and method for contact etching thereof
EP0936668B1 (en) Method of producing thin film transistor
TWI232510B (en) Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures
JP2000091340A (ja) 半導体装置の配線形成方法
KR100877255B1 (ko) 반도체 소자의 금속 배선 제조 방법
TW541623B (en) Processing method to eliminate the internal stress of silicon layer
US6093650A (en) Method for fully planarized conductive line for a stack gate
TW439249B (en) Manufacturing method of the nail-like plug with landing pad
TW506050B (en) Method for preventing cross contamination of copper ions by using metal layer as a barrier
JPH04361566A (ja) 半導体集積回路
CN117215111A (zh) 铝层上方带双氧化物层的含反射镜元件的反射型半导体器件和相关方法
TW439253B (en) Copper fuse structure of integrated circuit

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees