TW432657B - Reduction of black silicon in semiconductor fabrication - Google Patents

Description

'霣 Λ 326 5 7 Α7 Β7 五、發明説明（) 發明領域 本發明大致地係關於半導體之製造，尤其是減少黑矽的 形成。 發明背景 在製造積體電路（ICs)或晶片時，基於各種不同的目的， 通常需要在基板中，如矽晶圓，產生行經孔或溝渠•該行 經孔或溝渠係藉由蝕刻進入基板而形成的，例如，深溝渠 (DTs)係當作記憶體單胞陣列之溝渠電容器。 傳統上，DTs係先要在晶圓表面上製作一堆叠墊而形成 ，例如，堆叠墊包含依序成層之氧化物墊112和氮化物墊 114，在該堆疊墊之上爲一硬遮罩層116，如TEOS，此硬 遮罩層係當作形成DTs時的硬蝕刻遮罩。 經濟部中央標準局員工消費合作社印製 (请先閱讀背面之注意事項-?岑寫本頁) 然後在硬遮罩上沈稷一光阻層，並且將其製作成圖案， 以選擇性地曝露要形成DTs之區域 '一般而言，硬遮罩之 曝露區域係用反應離子蝕刻（RIE)移除，使曝露出在其下之 堆叠墊的部分，此移除硬遮罩之蝕刻步驟稱爲硬遮罩開口 蝕刻，接著再移除堆叠墊的曝露部分|使露出矽晶圓，此 曝露出之矽部分係藉由RIE蝕刻|最後就形成DTs 了。 但是，傳統的€1：崩办和fern刻’因爲氟羈 的關係’所以在比·1¾ "KwniTtH--. .. ·* .， 餐地芦]部分更多，此種有時稱爲ClJC®現象，會造成在 晶ιϋΙ _之材料的，在dt蝕刻的後段製程，係 要侵蝕在邊緣及外側之堆壘墊*使曝露在那些區域中，其 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 943265 7 a? Β7 經濟部中央標準局員工消費合作社印焚 五、發明説明（） 下之晶圓表面，繼DT蝕刻之後，在晶圖之曝露區域形 型表面，此種表面稱爲’例如’此處基於參 考而納入之黑矽的說明’可參見v.w. Hess於1981年4月發 表在 Solid State Technology 第 192 頁之論文，和 G.K. Herb 於1989年10月發表在Solid State Technology第10 4頁之論 文。 黑矽之形成係因爲：當蝕刻矽時.，在其表面上之硬遮罩 的微遮罩，在DT蝕刻之後段製程中，會有硬蝕刻材料之 殘^磨嚼，此島狀物會保護在其下~昀,及不， 到侵蝕’結果’未受到鼻趨的#^舞肩jyiA刻，而 留下受到保^的部分，當進行RIE製程時，該受到保護的 部分最後會形氏處物。 在RIE製程期間所形成的@，會造成晶圓處理上的困 難，例如，黑很容易斷裂，而且對製造良率有不 利的影響。 P方止黑Θ形成之傳MS術ί系採用一種@ ’以厲 姐A緣，使其時受到保.,，但是，使用 鉗環會造’其會影響微影製程的解析度或可靠度及 蝕刻均勻性，結果降低了晶片的良率，此外，使用鉗環 會妨礙盤(互’其爲在高密度電漿蝕刻工具中 必備之工具。 由以上之討“，吾人希 美m狗。 (諳先閲讀背面之注意事項-Τ4-寫本頁) 裝. 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0X297公酱） F4 32 6 5 經濟部中央標举局員工消費合作社印製 A7 B7 五、發明説明（） 發明槪述 本發明係關於一種在製造半導體元件時，減少黑矽形成 之方法，黑较之形成可藉由在晶和Or 级’在實施例中’此保護赓係装邏 ’而且將其後_險，就可形成 ，之後在該晶圓上，’該兀 件層雖然並不需要，但是其係用爾之材料和·^ 的’ 和A&之保層，可以在DT蝕刻期間 圖式簡單說明 第1圖爲一種DRAM單胞；及 第2a到d圖爲本發明在製造積體電路期間，用以防止黑 矽形成之實施例。 發明詳細說明 本發明係關於一種在製造積體電路（ICs)時，防止黑矽形 成之方法，例如，這些ICs包含隨機存取記憶體（RAMs )， 動態 RAMs(DRAMs )，同步 DRAMs( SDRAMs )，靜態 RAMs( SRAMs) 或唯.讀記憶體（ROMs )等記憶體電路，此外，這些ICs亦可 包含可程式邏輯陣列（PLAs)，特用ICs(ASICs)，合併式DRAM -邏辑ICs(埋入式DR AMs)或任何其他電路元件等邏輯元 件。 一般而言，大部分的ICs都是平行製造在基板上*如矽 晶圓，在製程結束之後，要將晶圓切割，使ICs分割成許 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------裝------訂------線 - ' (請先閱讀背面之注意事項孑^.寫本頁) ψ Γ432657 Β7 五、發明説明（） 多個別的晶片，然後再將這些晶片封裝成最終的成品，例 如，其可以用在像計算機系統’行動電話*個人數位輔助 系統（PDAs)和其他產品等客用產品上。 爲了方便討論，先說明傳統的DRAM單胞，參考第1圖 ，其圖示溝渠電容器DRAM單胞，例如，此處基於參考而 納入說明之此種DRAM單胞，可參見NesbU等人發表在1993 年IEDM年會之論文集中第627頁的.A 0.6 ^m2 256Mb Trench DRAM Cell With Self-Aligned Buried Strap (BEST)-文。 如圖所示，DRAM單胞包含一形成在基板101中之溝渠 電容器160，此溝渠通常係用由η型雜質大量摻雜之多晶 矽（poly)161塡滿，此當作電容器電極板之一的多晶矽稱爲 “儲存節點”，而由η型雜質摻雜之埋入式電極板1 65則 環繞著該溝渠之下部，至於該溝渠之上部則是用以減少寄 生漏電流之套環168，有一節點介電質163分隔這兩個電 容器電極板，含有η型雜質之埋入井170係用以連接陣列 中之DRAM單胞的埋入式電極板，在該埋入井之上的是-ρ 型井173，此P型井係要減少垂直漏電流。 經濟部中央標準局貞工消費合作社印製 (請先閱讀背面之注意事項再故烏本頁) 該DRAM單胞還包含一電晶體110，而此電晶體包含一閘 極112和有！：型雜質之擴散區113和114*該擴散區稱爲源 極和汲極，源極和汲極之選定取決於電晶體之操作，電晶 體到電容器之連接係經由擴散區125完成，此稱爲H節點 擴散"，而又稱爲字元線”之閘極通常包含多晶矽層360 和氮化物層368，二擇其一地，在多晶矽層上之層357爲 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X：297公釐> 14 326 5 7 A7 B7 五、發明説明（） 一含有矽化物之多晶矽化物層，如鉬（MoSix)，鉅（TaSix) ’鎢（WSix)，鈦（TiSix)或鈷（CoSix)，以降低字元線電阻》 在Κ施例中’在多晶矽之上的多晶矽化物層爲WSix* — 氮化物墊圏369覆蓋該堆®閙極和基扳，氮化物層368和 氮化物墊圈係當作後續製程之蝕刻或硏磨停止層。 授粑絞样来（S丨U乂立I係要將DRAM單胞與其他單胞或元 件絕緣，如圖所示，字元線120係形成在溝渠之上，而且 藉由STi與其絕緣，字元線120稱爲“行進字元線"*此 種組態稱爲摺叠位元線結構，當然也可以使用其他種的組 態，如開口或開口-摺曼位元線結構或單胞設計。 層間介電層189係形成在字元線之上，而當作位元線之 導電層則形成在該層間介電層之上*在該層間介電層中製 作一位元線接觸開口 186，使源極113與位元線190接觸。 將許多此種單胞組成陣列，此單胞陣列係藉由字元線和 位元線相互連接，而對單胞之存取則是藉由活化單胞所對 應之字元線和位元線完成。 參考第2a圖，其圖示有搜體電路形成在其上之基板201 ，例如，此基板爲一矽晶圓，當然也可以使用其他型式之 基板，如在絕緣體上之矽（SOI)，在藍寶石上之矽（SOS) I 鍺，砷化鎵或HI - V族化合物。 •係;成;蕊上，如圖所7F ,該兀件層^ 本紙張尺度適用中國國家標率（CNS ) Α4規格（210 X 29?公釐） ---：-------^------ΐτ------^ (請先閲讀背面之注^^項-?夂寫本頁) 經濟部中央標隼局負工消費合作杜印製 經濟部中央標準局員工消費合作社印策 •在32&5> a? 五、發明説明（） 元件層爲氧化物，當然也可以使用其他的硬遮軍材料形成 元件層》 例如，該氧化物可以藉由使用化學氣相沈積（CVD)技術， 如低壓CVD(LPCVD)，分解TEOS而形成，當然也可以使用其 他的共形氧化物沈積技術’ g，才能 防*^» T .EOSjf — 般的厚 度約爲，例如，此厚度之改變係根搛蝕刻化學 溶液，蝕刻效率，硬遮罩材料和dt的深度。 參考第η圖’至少有發樂.蓋邊之截和_有受到 保護，而形成1C、之區域uUeHLgj，此後用“主 要晶片區” 一詞稱呼晶圓中形成lCs之區域，而有受到保 護之晶圖邊緣部分通常稱爲^¾1¾，此外緣區之寬度一般 約爲3ιωη，但是其有可能會根據晶圓上之晶片的特殊設計 和佈局而改變。 在實施例中，採用一種晶圓支撐體，如保護環，以 保護晶画之邊緣，例如，此種晶圓支撐體可以在具有保護 環之AMAT Omega, ΜχΡ或ΜχΡ +牲刻工具中發現，改良式甜 環也可用以保護該外緣區》 二擇其一地，也可以採用老11¾，而且將其製作成圖案 ’以保護晶圓之邊緣和外，此包含不歡m麗 ----- * 積光阻層，允許該光阻層保護外緣和邊緣區，而使用空白 遮罩，以選擇性曝蕗該光阻，使得在顯影期間，可以允許 移除在主要晶片區之光阻* 本紙張尺度適用中國國家標準（CNS > A4规格（210X297公釐） ----------装------1T------^ (請先閲讀背面之注意事項-st寫本頁) 經濟部中央標準局員工消費合作社印製 f4 326 5 7 A7 ___B7___五、發明説明（） 用曝光源和光罩將其選擇曝光，在顯影時，要移除光阻曝 光部分成未曝光部分係取決於光阻是正光阻或負光阻，結 果，在DT區中之硬遮罩則未受到光阻層的保護，然後再將 該硬遮罩材料和DT區中之堆叠墊的其他層一起移除，使露 出在其下之矽晶圓，例如，可藉由RIE完成堆叠墊層之移 除* 在製作好堆叠墊之圖案後，就要實行DT蝕刻，以產生DTs ，例如，DT蝕刻係用RIE，氧化物層210可以提供晶圓外 綠區和側面額外的保護，結果，在DT蝕刻時，不會穿進晶 圓的外緣區和側面，所以可以妨止黑矽形成在這些區域》 接著再進行形成ICs其餘部分之後續製程，例如，此包 含形成許多和支持元件一起製成DRAM晶片之DRAM單胞 ，如第1圓所示β 本發明已參考各種不同的實施例特別圖示和說明，利用 本發明技術中的那些技巧之修正例和變化例，將不會脫離 本發明之範圍，因此 > 本發明之範圍並不是由上述之實施 例決定，而是由附錄包含所有等效範圍之申請專利範圍決 定。 (請先閲讀背面之注$項声4'寫本頁) 主要元 件之: 對照表： 101 基 板 110 電 晶體 112 閘 極 113 擴 散區 -11- 本紙張尺度適用中國囡家標隼（CNS ) Α4规格（210 X 2?7公釐） A7 五、發明説明（） 經濟部中央標準局員工消費合作社印製 1 14 擴 散 區 120 字 元 線 125 擴 散 區 160 溝 渠 電 容 器 161 多 晶 矽 163 節 點 介 電 質 165 埋 入 式 電 極 板 168 套 環 170 埋 入 井 173 Ρ Ϊ 型： 180 淺 絕 緣 溝 渠 186 位 元 線 接 觸 開口 189 層 間 介 電 層 190 位 元 線 201 基 板 205 晶 圓 支 撐 體 208 主 要 晶 片 區 210 元 件 層 250 堆 叠 墊 260 硬 遮 罩 層 357 層 366 多 晶 矽 368 氮 化 物 層 369 氮 化 物 墊 CSB1 圈 -12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^---r-------夢------111------^ (請先閲讀背面之注意事項?〜寫本頁)

Claims (1)

1. ΓΡ4 32 6 b 7 骂 _ D8 六、申請專利範圍 第88103511號「包括減少形成黑矽製程的半導體裝置製造 方法j專利案 （8 9年1 0月修正） 六申請專利範圍： 1. 一種包括減少形成黑矽製程的半導體裝匱製造方法， 包含： 在晶圓表面之上，共形成一元件層： 製作該元件層之圖案，將該元件層選擇性自主要晶 片區移除，而至少要留下外緣區之元件層； 在該主要晶片區形成一堆疊墊：及 再形成一硬遮罩層 > 此硬遮罩層至少要包覆在晶圓 主要區之堆鲞層和在晶圓外緣區上之元件層。 (請先閱讀背面之注意事項再填寫本頁) _ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標導（CNS ) A4現格（210X297公f )