TW409258B - Semiconductor memory device including divisional decoder circuit composed of NMOS transistors - Google Patents

Description

經濟部中央標準局員工消費合作社印製 NM0S電晶體 行地址信號之第一部份 行地址信號之第二部份 主解碼器電路 地址解碼器電路 提升電路 主字元線 副字元線 閘極之節點 地址信號 固定電壓 準位 A7 B7 五、發明説明（K ) NH0S電晶體2之閘極足可被提升 如上述，根據本發明，區解碼器偽由均具有相同導電 性形式之M0S電晶體，亦卽，KM0S電晶體所組成。因此， 無需任何元件分隔區，同時，不使用主字元線之反相信 號，因而，可解決漏電流之問題，且進一步地，可輸入 地址信號至NM0S電晶體之汲極，因此，地址佶號之負載 小，再者，因為防止浮> 動電晶體被提供於主字元線與副 字元線之間，所以不會有副宇元線浮動之情形。 ΐ要符號對照表 1 , 2, 3，4 21 2 2 31 32

33 MW SW H 1 RA VB VCC 16- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公嫠） (请先閱讀背面之注意事項再填寫本頁)

__409258五、發明説明（1 ) 景 明 發 域 領 明 發 件 一 元於 億你 記中 體其. 導 ， 半件 種元 1 億 關記 有體 明導 發半 本種 地 S 特 較 且 有 取 存 機 隨 態 動 中 使 線 元 字 副 與 線 元 字 主 為 地 群 成 線 元 字 使 動 d 驅 C β 所 Τ3 路 1 • -a 電 η 器10 碼1S 解IV d 主 t 一 路 m S 月 TH IpQT 印 線器 説 元碼 術 字解 枝 體主區 關 億此一 。相 記得由動 2

線驅 元所 宇 t 副 U C 此 Γ i 而 C m主 g 提群Μ ， 一 6 Η 1 Α 為 ί R 也 3 D 1 量群至 容成-1 大線13 之元線 展字元 發使字 被中副 種其群 一 ，一 為件及 ,元以 示112-2 所記12 中體與 圖導-1 - 2 1 半 1 第種線 如一元 有字 線而 一兀，5-1 字動 1 主驅至 此所-1 2 5 ο I 1 . 類14器 分與動 被-1驅 線14區 元器由 字碼別 此解分 得 X 傜 主 6 1i 由-ϋ 3 Κί 1 分至 你7 2 3 | 1 2 1 線 與元 -1字 2 HU 1 |虽 輸 之 解址 X 地 主之 。上 動-4 甚 ο 1 所與 行 在線 碼元 解字 -2主 14動 器驅 碼號 -3解倍 10X 址 E fe ， ΤΠ S -1而之 10，上 線 7-4 2 ο 13 · 1 1 地線與 3 行元 在字10 碼主 ， 解動 I 7 驅10 14以 器號 嗎信 線 址 地 (請先閱讀背面之注意事項再填寫本頁) -訂 經濟部中央標準局貝工消費合作社印製 1 碼 及解 以區 號而 信 ， • 1 之- .3 上1 7線 12字 線副 ΐ ft I Γ*\ ίΤΟΠ 字驅 主以 1 碼· 解11 7線 5 έ 1 器地 碼行 解之 區餘 。其 -2分 12部 • Γ r-1 行 -- 5 之 1 餘器 其碼 分解 部肩 1 之 及他 以其 .Βί * 信Τ 之13 上線 7元 12字 線副 元動 字驅 主以 .丨 2 碼- 解 1 7線 15址 器地 分 部 應 對 相 及 以 號 信 之 上 線 元 字 應 對 相 碼 解 副 之 應 對- 相 UBT 33 驅 地 Λϋ 分 式 方 之 同 相 。 以 示 線所 址中 地圖 行如 之 ， -1餘線 15其元 至之字 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 經濟部中央標準局貝工消費合作社印製 409258 五、發明説明（2 ) 有三種形式之電路結構被提出為區解碼器15-1至15-16之電路結構之實例，且此等電路實例僳分別地顯示於 第2，4及6圖中。 首先，第2圃中所示之電路掲示於"用於256Mb(百萬 位元）DRAHs之提升式雙字元線解碼架構"（VLSI (棰大型 積體電路）電路研討會之技術論文文摘，第I12至113民 ,1992年）且由三锢NH/S電晶體151至153組成。電晶體 151稱一驅動電畢體用以驅動副字元線SW至一經選取狀 態之電位，電晶體152俗一重置電晶體用以重置副宇元 線SW至一未經選取狀態之電位（接地電位），電晶體153 傜，傳送閘電晶體用以傳送、丰„宇t線MW之電位至驅動電 昴體151之蘭極，此電晶髅153之閛極被施加有足以使此 電晶髏153—直導通之固定電位VB,且一地址信號“被 施加於電晶體1 5 1之汲極，同時，電晶體1 5 2之蘭極被施 以一具有柑位相反於主地址線MW之信號。所以，此副字 元.IS W僳由電晶體151之源極與電晶體152之汲極之共同 連接節點所驅動》 第3圔顯示第2圖中所示之電路各點之信號波形之實 例，於一情形中，其中副字元線§»欲設定於經選取之狀 態時，主字元線HW之電位首先被設定於Η(髙）準位（高準 位：電源電壓準位VB)且同時，主字元線Mtf上信號之反 相信號之電位被設定於L (低）準位（低準位；接地準位） (其顔示於第3圖中為經反相之Mtf，而Η準位像Vcc，滿 足於VCC<VB)e其後，地址信號HA被設定於Η準位使得 本紙張尺度適用中國國家樣準（CNS ) Α4规格（210X297公釐) . ，''" I - - - - - - - - - ^ ^1 L. (請先閲ί面之注意事項再填客本頁) :訂. 409258 A7 B7 五、發明説明（3 ) 副字元線SW被驅動至Η _位。結果，到逹經選取之狀態 。電晶體151之閘極Ν2電位由傳送閛電晶體153作業而升 至較高於VB準位（卽，提升 因此，電晶體151之源極電 位，亦卽，副字元線之電位足以被驅勤至Η準位。 於一情形中，其中副字元線SW欲設定於非經選取之狀 態時，主字元線〇之電位被設定於[(低）準位而反相信 號之電位被設定於Η準位β 第4圖中所示之電路傜掲示於Nikkei撤元件U993年 11月）中且由兩個NM0S電晶體255與256以及一個PM0S電 晶髏254所組成。電晶體254偽一驅動電晶體用以驅勤一 副-字-売播—S W-至_ 經-選-取之狀_態_。霄晶-體-216—係一重—置1 昂體用以重置此副字元線SW至一未經選取之狀態，電晶 體25 5偽一防止浮動電晶體用以防止副字元線SW浮動， 電晶體254之閘棰你直接地被供應以主字元線M W之電位而 一地址信號RA被供應至此電晶體254之源極，主字元線 MW之電位被供應至電晶體255之閘棰而地址信號RA之反 相信號（反RA)被供鼴至電晶體256之閘極，副字元線SW 則連接於電晶體2 5 4至2 5 6之共接汲極。 第5圖顳示第4圖中所示之電路之各部分之波形，於 一情形中，其中副字元線欲設定於經選取之狀態時，地 址信號RA首先被設定於準位，同時，反相倍號（反RA)披 設定於L準位β進一步地，主字元線HW之電位被設定於 L準位。 於一情況中，其中副字元線SW欲設定於一来經選取之 本紙張尺度逋用中國國家標準（CNS ) Α4规格（210X297公釐） —l· Γ f J---裝---^---訂-----、}¥ C (請先閱讀背面之注$項再填寫本頁) 經濟部中央樣準局貝工消費合作社印製 A7 經濟部中央標準局員工消費合作社印製 409258 五、發明説明（4 ) 狀態時，地址信號RA被設定於L準位而反相信號被設定 於Η準位。 於一情況中，其中副字元線SW欲保持於L準位（未經 選取之準位）中時，主字元線HW被維持於Η準位，藉此 ，副字元線由電晶體2 5 5維持於L準位而可防止浮動β 第6 _中所示之電路掲示於11具備波傳输線方法之150 MHz 8組合250Μ同步PRAM·1 (IlfSCC技術論文文摘，第250 至251頁，1 9 9 5年2月）且由三値NM0S電晶體3 5 7至3 5 9所 組成。電晶體357傜一用以驅動一副宇元線SW至一經選 取狀態之電晶體而電晶體35 9傺一用以傳送地址信號RA 至電晶體3 5 7之閘極之電晶體，電晶體3 5 8僳用以重置副 字元線SW於一非經選取狀態之電晶體，主字元線MW連接 .. · - · ... ..... 於電晶體3 5 7之汲極而地址信號RA之反相信號被供應至 電晶體358之閘極，電晶體359之閘極被供應以一足以使 此電晶體一直導通之電位VB而地址信號RA被供應至此電 晶體之汲極，副字元線SW偽由電晶體357之源極與電晶 體358之汲極之共接節點所驅動。 第7圖顯示第6圖中所示電路之各部分波形之贲例，. 於一情況中，其中副字元線SW欲設定於經選取之狀態時 ，主字元線〇首先被設定於Η準位，然後，地址信號RA 被設定於Η準位，同時，反相信號被設定於L準位。於 選取副字元線SW之後，電晶體357之閘極電位Ν3由轉移 閘電晶體3 5 9之作業而升至高於V Β準位（即，提升），因 此，電晶體3 5 7之源極電位，亦即，副字元線S W之電位 一 6 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閱讀背面之注_項#填寫本頁)

A7 B7 經濟部中央標準局貝工消費合作社印製 409258 五、發明説明（i") 被充分地設定於Η準位。 於一情況中，其中副字元線SW欲設定於非經選取之狀 態時，地址信號RA被設定於L準位而反相信號被設定於 Η準位。 於一倩況中，其中副字元線SW欲保持於非經選取之狀 態時，地址信號RA被設定於L準位而反相信號被設定於 Η準位。 於第2圖中所示之區解碼器中，使用具有反相於主字 元線上信號之信號（亦即，反相Mtf) β因而，存在一問題 ,其中諸如在主字元線HW與反相信號線間之不良電流以 及由於在它們之間短路之短路電流無法被免除。 於第4圖所示之電路中，存在一缺陷，其中使用CMOS 結構係利用P型M0S電晶體與N型H0S電晶體，PN分離匾 域必須分離於半導體基體上之P型井與N型井之間，使 得當此電路逵成為一 1C(積體電路）時，此晶Μ之面積會 增加。 於第6圖所示之電路中，因為探用地址信號RA輸入於 電晶體3 5 7之閘極，故地址信號RA之負載容量會變大， 因而，必須使地址信號RA之驅動電流變大，使得晶Η面 積亦導致増加。 發明概沭 本發明之目的係提供一種半導體記.億元件，其可由相 同導電性形式之電晶體元件組成，且其中地址信號可輸 入於電晶體元件之汲極使得製成一 1C之整個電路時，可 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁)

經濟部中央標準局員工消費合作社印裝 __409258_b7_ 五、發明説明（6 ) 抑制晶κ面積增加。 本發明之另一目的俗提供一種半導體記億元件，其中 未使用一具有反相於主字元線信號之信號。 為達成本發明=一觀點，一種#導___體己億元件，包含： 一主字多赛；一H字i線；一主電路，用以解碼 ：-笔二:地Jit信，號老^ 一 1分而J據―解碼之結--畢輸出一_ • , 一— 赛號至主字元舞，此地tt崖__號..舍有此第一部分與 一第二部分；一地址信號解碼部，用以解碼此地址信號 寧三部^分之二部允jii根據解_碼之結果産车一奪一行地址 、停號良一-具有相位相反於此-第、二行地一址_偉Μ之f二行地 址信號；一第一 Μ 0 S電晶體元件，具有一閘極連接於一 預定之電壓，一汲極連接於主字元線與一源極；一第二 M 0S電晶體元件，具有一閘極連接於第一 M0S電晶體之源 極，一汲搔連接於第一列地址佶號，及一源極建接於一 共用連接節點；以及一第三M0S電晶體元件，具有一 閘極連接於第二行地址信號，一汲極連接於共用連接節 點及一源極連接於一接地電位。 此半導體記億元件尚可包含一第四M0S電晶體元件， 具有一閛極連接於第一行地址信號，一汲極連接於主字 元線，及一源極連接於共用連接節點。 為逹成本發明之另一觀點，一種半導體記億元件，包 含：一主字元線；一副字元線；一主解碼器電路用以解 碼一第一地址佶號之第一部分而根據解碼之結果輸出一. 主字元線信號至主字元線，此地址信號含有此第一部分 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

經濟部中央標準局貝工消費合作社印装 A7 __409258_^_ 五、發明説明（7 ) 與第二部分；一地址佶號解碼部，用以解碼此地址信號 第二部分之一部分而根據解碼之結果産生一第一行地址 信號與一具有相位相反於此第一列地址信號之第二行地 址信號；一第一 M0S電晶體元件，具有一閛極連接於第一 行地址信號，一汲極連接於主字元線及一源極，一第二 M0S電晶體元件具有一閘極連接於第一 M0S電晶體之源極 ，一汲極連接於第一行地址倍號，及一源極連接於一共 用連接節點，以及一第三電晶體元件，具有一閘極連接 於第二行地址倍號，一汲極連接於共用連接節點及一源 極連接於一接地電位。 此半導體記億元件尚包含一第四H0S電晶體元件，具有 —閘極連接於第一行地址信號，一汲極連接於主字元線 ，及一源極連接於共用連接節點。 為達成本發明之又一觀點，一種半導體記億體包含； —由一驅動M0S電晶體與一重置M0S電晶體經由一共用連 接節點串聯所組成之串聯電路，此重置H0S電晶體之源 極連接於一較低電位之電源；一主字元線；一副字元線 ，連接於共用連接節點；一行地址倍號部，用以解碼一 地址信號之第一部分而根據解碼之結果産生一第一行地 址信號與一具有相位柙反於此第一行地址信號之第二行 地址信號，且用於供應此第一行地址信號至驅動M0S電 晶體之汲極及供應此第二行地址信號至重置M0S電晶體 之閘極，此地址倍號含有此第一部分與一第二部分；一 主解碼器電路，用以解碼此地址信號之第二部分而在行 本紙張尺度適用中國國家標準（CNS ) Α4規格（2Ι0Χ297公釐） l·」--L----裝------訂-----Ό (請先閲讀背面之注意事項再填寫本頁) 409258 A7 B7 五、發明説明（8 ) 地址信號部供應第一與第二行地址信號之前根據解碼之 結果輸出一主字元線信號至主字元線；以及一傳送部， 用以傳送主字元線信號至驅動M0S電晶體之閘極。 此行地址佶號部尚可包含一用以提升第二行地址信號 之离準位至一較高於高電位電源之提升電壓之部。於此 情況中，此傳送部之一傳送M0S電晶體，具有一閘極建 接於第二行地址信號，> 一汲極連接於主宇元線及一源極 連接於驅動電晶體之閘極。 另外，此傳送部可包含一傳送M0S電晶體，具有一閘 極連接於一較高於高電位電源之預定電壓，一汲極連接 主字元線及一源極連接於顒動電晶體之閘極。 此半導體記億元件尚可包含一保護部以便當不存在主 .. .. ............... ' ' ' ' ' 字元線信號時防止此副字元線浮動。於此情況中，此保 護部包含一防止浮動電晶體，具有一閘極連接於第一行 地址信號，一汲極連接於主字元線及一源極連接於共用 連接節點。 較佳地，所有M0S電晶體具有相同之導電形式，亦即 ，係由NMOS電晶體所組成。 圖忒篛沭 經濟部中央標準局員工消費合作社印袋 (請先聞讀背面乏注意事項再填寫本頁) 第1圖係一諸如具有一字元線分類結構之DRAM之習知 半導體記億元件之概略方塊圔； 第2圖傜一電路圖，顯示使用於習知半導體記億元件 中之區解器之結構； 第3圖係一圖示，顯示第2圖電路諸點處.之信號波形 -10-本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中夬橾準局員工消費合作社印裝 A7409258_B7 _五、發明説明（9 ) 之實例； 第4團係一電路圖，顯示使用於另一習知半導體記億 元件中之區解碼器之結構； 第5圖偽一圖示，顯示笫4圖電路諸點處之信號波形 之實例； 第6圖偽一電路圖，顯示使用又一習知半導體記億元 件中之區解碼器之結構； 第7圖係一圖示，顯示第6圖電路諸點處之信號波形 之實例； 第8圖僳一電路圖，描繪根據本發明第一實例例之半 導體記憶元件之區解碼器電路部分之結構； 第9圖偽一圖示，顯示第8圖之電路部分諸點處之信 號波形之實例； 第10圖傜一邏輯画表，顯示第8圖之電路部分之輸入 /輸出關條； 第11圖傺一電路圖，描繪根據本發明第二實施例之半 導體記億元件之區解碼器電路之結構；以及 第12圖傜一圔示，顯示第11圖之電路部分諸點處之信 號波形之實例β 較桂啻施例説明 本發明之半導體記億元件將參照附圖詳逑如下。 第8圖倦一電路圖，描繪根據本發明第一實施例之半 導體記億元件之區解碼器電路及其週邊電路部分之結構 。於第8圖中，區解碼器電路僳由四個NM0S電晶體1至 -1 1 - 1._Li{---/W (請先閲讀背面之注意事項再填寫本頁)

-1T 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） 409258 A7 B7 五、發明説明（10 ) 4所組成。NM0S電晶體2係一驅動電晶體用以選取一副 字元線S W ,以及N Η 0 S電晶體1你一傳送閘電晶體用以控 制一主字元線〇之電位供應至NM0S電晶體2之閘極。同 時，Ν Μ 0 S電晶體3傷一重置電晶體用於副字元線S W之非 經選取狀態，以及Ν Μ 0 S電晶體4係一防止浮動電晶體用 於副字元線SW之非經選取狀態。一主解碼器電路31與一 値行地址解碼器電路以配置於區解碼器電路之周圍β主 字元線MW連接於NH0S電晶體1之汲極而HM0S電晶體1之 閘極被施加一足以使NM0S電晶體1 一直導通之固定電壓 V Β ,以及8 Μ 0 S電晶體1之源極作為Ν Μ 0 S電晶體2之閘極 輸入。地址信號RA被供應至NM0S電晶體2之汲極，而副 字元線連接於NM0S電晶體2之源極。地址佶號RA之反相 信號（反R A )被施加於Ν Μ 0 S電晶體3之閛極，而H Μ 0 S電晶 體3之源極則接地。副字元線SW連接於NM0S電晶體3之 源極，同時，主字元線MW連接於NH0S電晶體4之汲極。 地址信號RA被施加於NM0S電晶體4之閘極，副字元線SW 連接於NM0S電晶體4之源極β 接箸，將説明根據本發明第一實施例之半導體記億元 件之作業。若其中一副字元線欲設定於一選取之狀態時 ,則主字元線之電位被設定於H準位以驅動一驅動電晶 體之閘極，此驅動電晶體汲極之地址狺號被驅動至Η準 位以驅動一連接於源極之副字元線至Η準位。若其中此 副字元線欲重置於一非經選取之狀態時，地址信號被設 定於Η準位且反相信號被設定於L準位，使得副字元線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先鬩讀背面之注意事項再填寫本頁) ,ιτ 經濟部中央標準局貝工消費合作社印裝 409258 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明 ( 11 ) 1 1 由 一 重 置 電 晶 體 與 該 驅 動 電 晶 體 重 置 於 * 重 置 之 電 位 〇 1 1 若 其 中 此 副 字 元 線 欲 保 持 於 此 重 置 電 位 時 f 主 字 元 線 與 1 地 址 信 號 之 電 位 均 設 定 於 L 準 位 而 地 址 信 站 之 反 相 信 號 請 I 先 則 設 定 於 Η 準 位 〇 當 主 字 元 線 之 準 位 傜 L 準 位 以 及 地 址 閲 讀 I 信 號 % Η 準 位 時 > 已 配 置 之 防 止 浮 動 電 晶 體 Π w. 則 開 啓 以 防 背 1 | 之 止 副 字 元 線 浮 動 而 維 持 此 重 置 狀 態 〇 注 意 1 I 第 9 圖 傜 _ 示 S 顯 示 第 8 Η 中 所 示 之 電 路 部 分 之 各 事 項 1 I 5 點 信 號 之 波 形 實 例 〇 此 半 導 體 記 億 元 件 將 參 照 第 9 圔 予 填 以 詳 細 說 明 〇 頁 、_-· 1 1 若 其 中 欲 選 取 副 字 元 線 SW時 * 行 地 址 信 號 之 一 部 分 2 1 1 1 由 主 解 碼 器 3 1 fS73 m 碼 以 及 主 字 元 線 MW之 電 位 先 被 設 定 於 Η 1 1 準 位 且 經 由 NM0S 電 晶 體 1 傳 送 至 NMO S 電 晶 體 2 之 閘 極 ( 1 訂 節 點 N 1 ), 因為此傳送閘電晶體1 傜- -直導通的。 然後 1 9 其 餘 部 分 2 2 之 行 地 址 信 號 由 一 値 行 地 址 解 碼 器 3 2 解 碼 1 I 而 地 址 倍 號 RA被 設 定 於 Η 準 位 且 反 相 信 m 被 設 定 於 L 準 1 位 〇 結 果 9 置 電 晶 體 Dj31 2 關 閉 0 由 於 驅 cCf, 動 電 晶 體 2 已 被 1 I 開 啓 > 副 字 元 線 S W由 此 驅 動 電 晶 體 2 驅 動 至 Η 準 位 〇 於 I 此 情 況 中 驅 動 電 晶 體 ΓΙΤΓ 2 閘 極 之 節 點 N 1 由 傳 送 閘 電 晶 體 1 1 1 之 作 業 而 被 升 至 (提升） 高 於 VB準 位 且 因 此 N MO S 1 電 晶 體 2 之 源 極 電 位 亦 即 9 副 字 元 線 Stf之 準 位 被 充 分 1 I 地 設 定 於 Η 準 位 (V B準位） 〇 Γ 1 若 其 中 副 字 元 線 欲 重 置 於 非 經 選 取 之 狀 能 態 時 9 地 址 信 [ 1 號 RA被 設 定 於 L 準 位 以 及 反 相 信 m 被 設 定 於 Η 準 位 〇 結 1 I 果 * 重 置 電 晶 體 3 被 開 啓 以 重 置 副字 元 線 S W之 電 位 於 接 1 1 -1 3 - 1 1 1 1 本纸張尺度適用中國國家標準（CNS > A4規格（210X297公釐） 經濟部中央標率局貝工消費合作社印製 409258 ΑΊ Β7 五、發明説明（工2 ) 地準位。 接著，若其中此副字元線欲保持於L準位（重置情況） 時，主字元線MW之電壓被設定於Η準位，同時，地址信 號RA設定於L準位以及反相信號設定於Η準位。結果， Ν Μ 0 S電晶體2與Ν Μ 0 S電晶體3均被開啓使得副字元線S W 經由NM0S電晶體3連接於L準位之地址信號RA。因而， 此副字元線保持於重.置、狀態。 當主字元線MW設定於L準位，地址信號設定於L準位 中以及反相信號設定於Η準位之中時，NH0S電晶體3開 啓。結果，因為Ν Μ 0 S電晶體4 _閉，故此副字元線經由 Ν Μ 0 S電晶體3而呈接地電位且維持於L準位/ 若主字元線MW傜於L準位中，地址信號RA於Β準位中 以反相位號於L準位之中時，NM0S電晶體4開啓。結果 ,因為副宇元線SW傺經由NM0S電晶體而連接於L準位之 主字元線MW,故副字元線被維持於L準位。 第It)圖顯示主字元線MW，地址信號RA,以及副字元線 SW之邏輯權位之闊係，同時，顯示各情況與路徑（第8圔 中之點實線之箭頭a-c)中副字元線SW之邏輯準位之關僳 。於此電路中，完全使用相同導電性形式之M0S電晶體， 同時，無需使用主宇元線之反相信號，進一步地，任 何情況時，此副字元線並不會呈浮動狀態β 第11圖傺一圖示，描繪根據本發明第二實施例之半導 體記億元件。於第11圖中，相同於第8圖中之零件僳描 繪以相同之參考數字，因此，只有第11圖不同於第8圖 -14- 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210X297公釐） (諳先聞讀背面之注意事項再填寫本頁)

A7 B7 409253 五、發明説明（μ 之部分將予以說明。於第η圖中，NH〇s電晶體1之閘極 係連接於地址佶號RA之反相信號UA)以取代固定電IEVB 。此反相信號偽由列地址解碼器3 2産生，而反相信號之 高準位則由提升電路33提供至固定電壓VB。其他部分像 與第8圔相同。 接箸，將說明本發明第二實施例之半導塍記億元件之 作業β第12_傜一圖示，顯示第11圃中所示電路部分之 各點之波形實例。 若其中欲遴取副字元線SW時，先設定主字元線M W之電 位於Η準位，然後設定地址佶號RA於Η準位。由於反相 信號於初始狀態中被設定於Η準位，驅動電晶體2之閛 極電位（Ν1之電位）由主字元線來提升。於此情況中，當 地址Μ被設定於Η準位時，此地址信號之反相信號同時 呈L準位，故NH0S電晶體1關閉。結果，NM0S電晶體2 之閘極電位不會從提升之準位降下，因而造成良好之效 率。於第二實施例中，並不需要連接於NM0S電晶體1之 閲極之電源線VB。因此，當半導體記億元件被完成為一 ic時’晶η面積可被有效地使用，而其他之作業則相同 於第8圖。 經濟部中央標準局負工消費合作社印製 於第δ圖所示之第一實施例中，地址倍號之反相信號 之！1準位可為一足以使NH0S電晶體3導通之準位β因此 ，如第9圖中所示，此Η準位可為一 VCC準位（VB>VCC).。 然而，第11圖所示之第二實施例中，如第5圔中之所示 ’地址信號之反枵信號之Η準位被設為VB以便使傳送聞 -1 5-

經濟部中央標準局員工消費合作社印製 NM0S電晶體 行地址信號之第一部份 行地址信號之第二部份 主解碼器電路 地址解碼器電路 提升電路 主字元線 副字元線 閘極之節點 地址信號 固定電壓 準位 A7 B7 五、發明説明（K ) NH0S電晶體2之閘極足可被提升 如上述，根據本發明，區解碼器偽由均具有相同導電 性形式之M0S電晶體，亦卽，KM0S電晶體所組成。因此， 無需任何元件分隔區，同時，不使用主字元線之反相信 號，因而，可解決漏電流之問題，且進一步地，可輸入 地址信號至NM0S電晶體之汲極，因此，地址佶號之負載 小，再者，因為防止浮> 動電晶體被提供於主字元線與副 字元線之間，所以不會有副宇元線浮動之情形。 ΐ要符號對照表 1 , 2, 3，4 21 2 2 31 32

33 MW SW H 1 RA VB VCC 16- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公嫠） (请先閱讀背面之注意事項再填寫本頁)

Claims (1)

1. 409253 ΐ'}φ" j'£ A8 Μ C8 D8 日/ 六、申請專利範圍 第 35108943號「 路之半導體記億 A申請專利範圍： 導體記 聯電路 同連接 晶體之源極連 字元線 字元線 址信號 1 , 一種半 一串 由一共 一主 一副 含有由NM0S電晶體所組成之區解碼器電 元件」專利案 (88年1月30日修正） 憶兀件，其特歡為： 由一驅動M0S電晶體與一重置電晶體經 連接所組成，該重置於M0S電 電位電源； 節點串聯 接於一低 (HW); (S W )，連接於該 行地 根據解碼結果産生一第 相於該第一行地址信號 及用以 汲極與 共用連接節點； 地址信號之第一部分且 裝置甩以解碼一 一行地址信號（RA)與一具有反 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 之第二行地址信號（反RA)，以 供應該第一行地址信號至該驅動Μ 0 S電晶體之 供應該第二行地址佶號至該.重置M0S電晶體之 閘極，該地址信號含有該第一部分與一第二部分； 一主解碼器電路用以解碼該地址佶號之第二部分， 而根據解碼結果在該行地址信號裝置供應該第一與第 二行地址信號之前輸出一主字元線信號至該主字元線 :以及 傳送裝置用以傳送該主宇元線信號至該驅動M0S電 晶體之閘極，其中所有該M0S電晶體元件具有相同之 導電形式。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 409253 ΐ'}φ" j'£ A8 Μ C8 D8 日/ 六、申請專利範圍 第 35108943號「 路之半導體記億 A申請專利範圍： 導體記 聯電路 同連接 晶體之源極連 字元線 字元線 址信號 1 , 一種半 一串 由一共 一主 一副 含有由NM0S電晶體所組成之區解碼器電 元件」專利案 (88年1月30日修正） 憶兀件，其特歡為： 由一驅動M0S電晶體與一重置電晶體經 連接所組成，該重置於M0S電 電位電源； 節點串聯 接於一低 (HW); (S W )，連接於該 行地 根據解碼結果産生一第 相於該第一行地址信號 及用以 汲極與 共用連接節點； 地址信號之第一部分且 裝置甩以解碼一 一行地址信號（RA)與一具有反 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 之第二行地址信號（反RA)，以 供應該第一行地址信號至該驅動Μ 0 S電晶體之 供應該第二行地址佶號至該.重置M0S電晶體之 閘極，該地址信號含有該第一部分與一第二部分； 一主解碼器電路用以解碼該地址佶號之第二部分， 而根據解碼結果在該行地址信號裝置供應該第一與第 二行地址信號之前輸出一主字元線信號至該主字元線 :以及 傳送裝置用以傳送該主宇元線信號至該驅動M0S電 晶體之閘極，其中所有該M0S電晶體元件具有相同之 導電形式。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 409253 A8 B8 C8 D8 六、申請專利範圍 .如申請 地址信 之高準 .如申請 送裝置 該第二 源極連 .如申請 送裝置 專利範 號裝置 位至較 專利範 尚包含 行地址 接於該 專利範 尚包含 較電位電源 元線以及一源 如申請 件，尚 該副字 如申請專利範 止裝置 專利範 包含防 元線浮 於該第 包含一 一行地 及一源極連接 圍第1項之半導體記憶元件，其中該行 尚包括包含用以提升該第二行地址信號 高於一高電位電源之一提升電壓之裝置 圍第2項之半導體記憶元件，其中該傳 一傳送H0S電晶體，具有一閘極連接於 倍號，一汲極連接於該主字元線以及一 驅動Μ 0 S電晶體之閘極β 圍第1項之半導體記億元件，其中該傳 一傳送M0S電晶體，具有一閘極連接於 之預定電壓（VB), —汲棰連接於該主字 極連痠於該驅動M0S電晶體之閘極。 圍第1至4項中任一項之半導體記億元 止裝置用於當没有主字元線信號時防止 動。 圍第5項之半導體記億元件，其中該防 防止浮動M0S電晶體，具有一閘極連接 址信號，一汲極連接於該主字元線，以 於該共用連接節點。 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央梯準局男工消費合作社印袋 7. 如申請專利範圍第1至4項中任一項之半導體記憶元 件，其中·所有該M0S電晶體僳NM0S電晶體。 8. 如申請專利範圍第7項之半導體記憶元件，尚包含防 止裝置用於當没有主字元線倍號時防止該副字元線浮 動。 -2- 本紙浪尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） AS BS CS D8 409258 六、申請專利範圍 9.如申請專利範圍第8項之半導體記億元件，其中該防 止裝置包含一防止浮動M0S電晶體，具有一閘極連 接於該第一行地址信號，一汲極連接於該字元線，以 及一源極連接於該共用連接節點。 —Ί-------^ 裝------訂------A - C · (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標享局貝工消費合作社印褽

   木紙張欠度適用中國國家捸準（CNS ) A4規格（210X297公釐）