TW393687B - A production method for a discrete structure substrate - Google Patents
A production method for a discrete structure substrate Download PDFInfo
- Publication number
- TW393687B TW393687B TW087108560A TW87108560A TW393687B TW 393687 B TW393687 B TW 393687B TW 087108560 A TW087108560 A TW 087108560A TW 87108560 A TW87108560 A TW 87108560A TW 393687 B TW393687 B TW 393687B
- Authority
- TW
- Taiwan
- Prior art keywords
- thickness
- value
- substrate
- wafer
- crystal
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/918—Special or nonstandard dopant
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/923—Diffusion through a layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
經漪部中央標準局員工消費合作社印製 A7 B7__五、發明説明(1 ) 本發明係鼷於一種一倒為攘敗蹰而另一側為未擴敗靥 之甬靥構造式矽半導钃晶圓的雛歎霣路用基板之製造方法 。更詳言之,係醆於霣晶臞、二極钃等離敢霣路用基板之 製埴方法,該離散«路用基板必須具供良好结晶性,其未 擴散靥表面所能檢拥得之饍位密度平均在5000 « /erf Μ 下,而按照形成雛散霣路用基板時所要求之睹位密度,κ 預先調整/決定之晶圃索材厚度進行擴敗,並控制未擴散 暦在擴敗時產生之蟮位,然後在加工完成所欲最終尺寸之 雛敗霣路用基板時,亦能滿足所需錯位密度者。 習知離敗電路用基板之製造方法中,製造方法(1)係: 準備乘經雎予所需之前處理之晶圓索材, 以鱭敗法從晶圓兩面形成所欲深度之攘黻暦, 完全除去晶画單面之攘歎雇, 製得具有預定攘敗靥厚度(稱為Xj>輿未纊散雇厚度( 稱為Xi)之雛败霣路用基板。 因此,晶圓索材厚度乃為製品厚度(1』+ 11)加上包括 欲除去之軍供攘敢靥厚度在內之最小禳械加工裕度所得之 厚度。 由於以上述習知方法形成於晶圇兩側之擴敗層中須除 去任一侧之掮敗靥,结果導致一半擴敗靥浪費,因此最近 乃採用以下所示之習知方法(2>: 準備業經廉予所需之前處理之晶圓素材, K擴散法從具圆兩俩形成預定深度之孃散蘑, 從晶圃厚度中闢部位切割晶圓, -4 - (請先閲讀背面之注意事項再填寫本頁) 裝 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) 經濟部中央標準局貝工消費合作社印製 A7 B7_ 五、發明説明(2 ) 製得具有預定擴散曆厚度(Xj)與未擴敗曆厚度之兩 Η難敗霣路用基板。 因此,晶圓素材厚度乃為製品厚度(Xj + Xi)之2倍厚 度加上切割裕度及切剌面側之最小機械加工裕度。 此種方法即使獾得2片雛败電路用基板,但本來即是 較厚晶圃,作看之下,好像對原材料之滅省並無鬭係,不 通原材料之減省必須兼顧及由晶画錠(ingot)切取晶圖Η 時之損失,故此方法確實可Κ獲得厚材料之減省》 Κ上雖僅陳述習知方法(1)(2),但任一種方法中,擴 敗前之晶圖素材厚度當然是由製品厚度(離散霣路用基板 厚度)加上製成所欲尺寸之製品所需之最小限度機械加工 裕度(结果均呈切割粉属>。 本發明雖係在難敗霣路用基板之製造方法中Μ使用擴 散方法之製程為對象,但用該擴敗方法製埴離散電路用基 板時,為了獲致一定的辕質「濃度j 、「掮敗曆深度J , 高溫(例如1 2801!)下長時間(例如165小時)的晶圔热處 理乃不可或缺。 進行該熱Λ理時,由於: ① 用Κ形成擴散曆之雜霣中,羼於Ν型、Ρ型代表性 雜質之磷、薩原子的原子半徑係小於矽原子半徑,由於該 等原子和矽原子置換時產生在掮敗靥之收嫌力,使得未擴 敗靥亦產生應力, ② 在晶圓進出擴敗鑪時,由於晶圃群係在相互密接狀 態,故特別是具一定厚度以上之晶圓時,晶圓外周部與中 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1 -^1 1^. I I I I I I 訂— I 、線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(3 ) 心部之瀑度差更為鑛大,會在未擴敗曆產生热應力, 等主要原因,晶圓之未擴散層内必然會發生饍位或所謂潸 動(slip)之連績錯位情形。 據稱,埴種錯位通常會使「製成最終元件時之霣氣特 性劣化J,有不能獲致目擁特性之嚴重問臞。另一方面, 由於均勻分布之某種程度的箱位之存在可使高頻特性良好 ,故亦有要求具備一定範圈的錯位密度的特殊情形。 故本發明係K雛敗霣路用基板之未擴曆散表面檢拥所 得平均錯位密度為5000個/erf〜0個/ctf (幾近無缺陷结 晶)之晶圓為對象,而K提供一種能夠符合所需錯位密度 位準之製造方法為課题。 為達成上述課颶,申鏞専利箱第1項之技術手段係 為矽半導體晶圃之一側為攘散曆而另一側為未擴敝^Ui) 之兩靥構造式,其未掮散騰表面之鍇位密度平均在50 00 俪/cm2 Μ下之矽半導豔離散霣路用基板之製造方法,其中 ,設由於矽半導黷抛光加工而殘留有加工變形之擴敗前晶 圓素材厚度(Τ)(單位:w·)以下式(1>表示 T = 2Xj + Xi+a ____(1) 為了能滿足製成離敗基板時所霈之鎌位密度,所採行 之手段係預先使擴敢前之暴圓素材厚度抉定在式(1)中之 cc值處於45彡《=930之範園内,Μ該晶圖素材厚度施行 擴敗完了後,獲得2曆構造所需厚度之離敗電路用基板。 更詳言之,本發明形靥離敗靥所用之暴圓素材係經前 處理,使其殘留抛光加工時之加工變形,由於擴散曆是從 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I.-----.---C 裝------訂------f i (請先閱讀背面之注意事項再填寫本頁) 經濟部中央摞準局貝工消費合作社印製 A7 B7 五、發明説明(4 ) 晶圓兩供面形成(現實情況中不可能只形成單面攘敝曆), 因此要獲致一 Η雛败電路用基板,素材至少需具備(2Xj + Xi)之厚度。闞於素材之厚度(T>係Μ式(1) Τ = 2 X j + X i + α 來表示。 此處,α係表示決定晶圓素材厚度時之調整裕度,該 α值大小為在45忘oc=930之範圏内,而由製成離散霣路 用基板時未擴敗曆表面所需之錯位密度來決定,並將該厚 度之晶圓素材嫌行擴敢,而加工完成所需厚度之難散電路 用基板為特徽。 再者,調整裕度α之範_係以能夠期待獲得較飫繕位 密度位準之45w·為下限值,α值越大,攘歎深度只要在 程度上有所差別錯位即越少,但越邊某界限時,則顯現發 生滑動之問鼸,故K 9 3 0 U·為上限值。 以第1麵來說明用Μ揭示擴歎前晶圓素材厚度於擴敗 遘程中(热負載時)產生之錯位,與其後未擴敝曆表面檢澜 所得之繕位的上述闞係,擴敗完了後之晶圔剖面則Μ第2 來表示,其中擴敗層厚度Xj,製成雛散霣路用基板時之 未攘散靥厚度為Xi,中間未擴敗靥之一部分厚度為α時, 舉例言之,使用FZ法、II型、<111>, 100多之晶圆,以相 同的掮散條件,決定所發生之饍位密度之最大因子為Xj, 並M Xj為參數,令α值變化時,未擴散暦表面之睹位密度 變化係掲示於第1園中。
玆將《念性區別xj (攘散靥深度>為「淺J 、r中閜J 、「深J之方式,改為Μ較淺(Xj<120W·)、中間(120W· -7- 本紙張尺度適用中國國家標率(CNS ) A4规格(210X 297公釐) _. n I · I 裝— I I I I I 訂 I 人 知 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消費合作社印絜 A7 B7 五、發明説明(5 ) 备JU<250tf )、較深(XjS 250« ),並分別Μ曲繚①(80 以1)、曲鎳②(170</·)、曲嬢③(300<ζβ)代表該三種情 形。 擴敗深度越大,α值越大(素材厚度變大 >,辑位密度 顯著滅少之情形可由_上看出來° 申請専利範園第2項之技術手段中,例如接近120(ζ· 之較淺攘散曆厚度Uj>係如第1 之曲嫌例所 示,由於本來繕位發生率就很少,故即使增加晶圖厚度, 所得效果也很微少。 因此,乃在申鏞專利範画第1項之離敢電路用基板之 製造方法中,於擴敗J»Uj)之值為12〇i/«^Xj;S40〇wn, 未擴散磨(Xi)之值為Χί名20jl(·時,素材晶圓厚度係Μ上 述(1)式中之α值在330备〇(彡930之範園内來決定為特 徽。 申請專利範醒第3項之技術手段係在第1項之雛散電 路用基板之製造方法中,於擴散曆(Xj)之值為幻“20«· ,未掮散層(Xi>之值為Xi蠹3〇w·時,晶圖素材厚度係K 上迷(1)式中之α值在45客ot:S780之範画内來決定為特 嫌。 再者,申_専利範麵第4項之技術手段係在第3項之 雛散«路用基板之製造方法中,未掮敝靥表面之加工方法 為平面研釅加工,其研磨加工用砂輪之番號在#1500以上 ,#3000 Μ内為特微。 此外,研磨砂輪番諕輿研靡金釀砂本身之平均粒徑d -8 * 本紙張尺度適用中國國家標準(CNS ) A4規格(210X'297公釐) —_li— ^ —訂 — — — -― (讀先閱讀背面之注意事項再填寫本灵) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(6) (軍位)之間係遵循下式之Μ係》 d=(25.4/表示番虢)X 0.58 因此,研磨砂輪通常所使用之金刪砂等之平均粒徑為 5 . 9 w 至 9.8 « 通0 闞於申誧専利範第1項之作用方面,於對規定厚度 之晶圓進行嬢敗時,晶園素材係梅予抛光加工,並藉此時 殘留之加工變形來抑制擴敝逢程中所產生之錯位,而此晶 園素材厚度係由申講專利範_第1項中式(1>之《值在45 忘α忘930範_内來決定,亦即,α值在45//·以上,930 W 以下來決定。若以第1 _、第2園來說明此處之〇£值 上下限時,在下限值方面,在第2 中,假定α值為0, 在除去下側之Xj靥,Μ製造»度為Xj+Xi之離散電路用基 板時,除去Xj之面即為製品之未擴散靥表面,但該表面在 成為雛敝霣路用基板前即已深受待除去之Xj層之應力影響 ,使蟮位情形刺淆。 為蠖免此種現象,乃發現α值至少要在45juiK上才 有效,因而採用該值為下限值,賴著ot值設在該下限值以 上,即得以避免待除去之另一側擴敗蹰之應力影響。 在上限值方面,一般而言,雛散轚路用基板通常所需 之擴敝靥係較深靥之形態,因此不得不豳行長時間的离灌 «理,當然若從成本面來考處,每一批次《理中,装入擴 敗爐内之片數鳍希望能夠多一貼,而裝入形態上,晶圓間 係介著級®朗(防止固著)相密接,一次多數片同時裝入爐 中〇 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 本紙張尺度適用中國國家標隼(CNS ) A4規格(21〇X297公釐) 五、發明説明(7 ) 因此,禊數片之晶園群進出攘敗燼時,即與通常待热 Λ理晶圃保持一定間隙並排之形戆不同,由於幾乎沒有對 流方式之热傅導,故晶圖中心部分與外周部分之邋度差變 大,並產生熱應力,结果晶園素材厚度越大,直線狀相達 之另一種形戆之繕位(潸動,slip)越容易發生,大致上 晶圓素材厚度超逢1 4 0 0 m·左右時,即可看出逭種繕位急 刺壜大之情形,故藉由將α值設定在該上限值Μ下,會導 致製品特性劣化之潰動現象即可防止。 第1之曲嫌④即是表示此種情形。但是在該圓中之 潸動由於局部性集中而雞以數值化,當然只能以「強J 「 弱J來顧示。 以上所述係本發明中α值設定在一定範園內之理由。 再者,藏由在此範_内調整α值之大小,即可滿足所要的 雕歎霣路用基g睹位密度。 經濟部中央標隼局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁} 再者,闞於申請専利範園第2項之作用方面,當上述 擴散曆U<j)之值為120以·客Xj^40(U·,未嬢散靥Ui)之 值為Xi茗20/l(時,離散電路用基板係多作為普通霣晶M, 也在搪敗靥之厚度加大的範_内,錯位情形當然會增加, 但經由增大β值,即能充分因應所需之錯位密度;此種較 厚的晶圓,Μ從厚度方向之中間部位切Μ成2片,在成本 上較有利。此時,可藉由《值設在320«·Μ上,而得Μ遘 擇*當的切割方法,不但可使成本降低,亦可充分因應所 需之錯位密度。 Μ於申謫専利範_第3項之作用方面,在擴散蹰之值 -10- 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ297公釐〉 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(8 ) 為Xj<120“·,未攘散曆之值為Xi^30;u·時,離散霣路用 基板係颺於攘敗層厚度較薄之範_内,蟮位情形雕Μ產生 ,不需要加大α值,在780ιχ·Μ下即可使原材料滅少,同 時可充分因應本來所要的鍇位密度要求。 至於申讁専利範第4項之作用方面,_然難散霣路 用基板之表面通常多在供應有研磨猜之情形下,按押在研 磨布上,Κ進行狹義之鏡面研靡加工,但在申謫專利範園 第3項所掲示之技術中,較淺之擴敗曆所擴敗之轅質係輿 未擴敗靥之鏑面供已擴敝之雄質相反之導電型,且多使用 於二極由元件特性«之,其表面不必經常施予嫌面研 磨加工,因此使用番髗在# 1 50 0 Μ上# 3 0 0 0 Μ内之研褰砂 輪廉Μ平面研磨,即可充分滿足元件特性需求,從而可Μ 平面研磨加工作為最终加工,高負載之磨光作業即得以省 略,成本亦可降低。 Μ下說明本發明離敝霣路用基板之製造方法實雎例。 I實施例1] 離敗電路元件用基板係Μ代表性口徑為100♦之晶圖 為例(參考表-1),製品規格要求係JWFZ法、Ν型、<111> 、30 〜40Ω · c·、Xj = 170tf·、Xi = 50iu·、 Γ 無滑動現象 J 、錯位密度為100個/erf〜300個/erf為例。 再者,晶圖素材(擴散前)係經面加工,使之得以具備 抑制發生錯位之加工變形度,亦即該品圓係經抛光加工, 所使用之遊離研磨砂科為FO(商品名)#1000、#1200等, 加工變形雖視操作條件而異,但軍側面僳在3〜4W 左右, -11- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I.------:---Γ .裝------訂------ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合竹社印聚 A7 _B7___ 五、發明説明(9 ) 因此用Μ除去重金屬之β刻搡作係抑_在軍ft面下 ,使加工變形得以殘留。此種令加工變形留之搡作,在Μ 下所示之實廉例(2)、(3)中係同攆具備。 闞於所需之繕位密度規格方面,在[實施例1丨中,《 值之決定係由邊去之實際數據而設定在(a=600 w·),其 结果雖可滿足要求,但為參考起見,特將α值設在上眼值 (α= 9 30 //·),下限值(ot= 300 Wi>,其结果分別當作參考 例b與a併列於表-1中以便比較。 與參考例(a)相比,本實振例只要將晶圓素材厚度it 加2 7 0 Wi,错位情形即顧著減少,能夠充分滿足所需之鍇 位密度「100髑/ctf〜3 0 0價/crfj 。 參考例(b)則為使晶圖素材厚度大於本實施例330tf· 之情形,此時,在顧微鏡下,幾乎看不到箝位情形(睹位 密度約等於〇),.此為Xi曆要求近於完全结晶時所採用者。 再者,闞於α值之設定方面,對於不能Μ過去之實際 成績來推定之特別規格,可Μ確認到除了 Xj (擴散深度)之 外,亦受晶圓錠之製法(FZ法或CZ法)、口徑、霣阻率及導 霣型(N型或P型)等之微妙影響,故事先妥為確認乃是最 實際的方法。 [實腌例2] 本實雎例中,作為雛散電路用基板者為口徑125炎之 晶圓實施例(參考表-1),製品規格例為FZ法、N型、50 〜65Ω . c·、Xj = 180«·、Xi = 70//·, 「無滑動現象 j , 錯位密度要求在lfl〇〇钃/(^±203!之範圃。 -12- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) I.—---.---ί 裝------訂----.—Γ ,1 (讀先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(10 ) 此外,和上述實腌例同樣地,晶圓素材(擴敗前)係經 面加工,使其具有可抑制產生饍位之加工變形,亦即經通 抛光加工,且經蝕刻(兩面相加在2tf·以下)後,其加工變 形仍不至消失。 而且,和【實豳例1】相同地,特意將本發明之《值設 定在其上限值U =93fltf )、下限值(a =330// )作為參考 例b及參考例a,其錯位密度之锫果和本發明之比較則一 併列入表-1中。 實施例中,與參考例(a>相比,只要將晶圓素材厚度 埔加250/u·,錯位即顧著減少,充分滿足蟮位宓度「1〇〇〇 緬/ctf ± 20」之要求。又,參考例(b)之晶圓素衬則較本 實施例厚,在埔加3 5 0 “·時,於顯微鏑下,幾乎看不到繕 位情形(錯位密度大致為〇),係鼷於Xi蹰要求近於完全结 晶時所採用者。 (請先閱讀背面之注意事項再填寫本頁) 裝·
、1T k 經濟部中央標準局負工消費合作社印製 -13- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
A B7 五、發明説明(11 ) 表-1 實豳例1 饍位密度要求10卜300個/erf 4 實豳例2 睹位密度要求1000價/co* 士 20X α 值(/κ·) 晶圓素材厚度 330 (720) 600 (990) 930 (1320) 330 (760) 580 (1010) 930 (1360) 錯_度測定值 (fl/cm*) 外周4酤(5m)與 中心1點之平均值 3814 192 (看不出來} 10027 1023 (看不出來) 簧施例或參考例 (參考例a) 實嫌例 (參考例扮 (參考例a> mm (參考例b) 製品規格 •结晶 •口徑(M) .挪且率(Ω . CB) • Xj(tfi) • Xi(wi) ,鄉 .擴敗條件 .檐械加工條件 FZ . N 型· <111> 100 30~40 170 50 m 預定 預定 FZ · N 型.<111〉 125 50 〜65 180 70 磷 職 預定 ---------^裝—--. C (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 ※錯位密位...將xi靥表面》行触刻,計算其在顏微鏑下 之三角形窪部(錯位)數量,計算每1 erf之 鍇位數最。 -14- 本紙張尺度適财關家襟準(CNS) Α4^_ (2ωχ297公麓) 393687 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明(12 ) 由[實施例U、[資廉例2】亦可知,晶圆素材厚度係由 製成離散霣路用基板時之未鑛散靥表面檢拥所得之睹位密 度預先決定,在擴散工程完了時,可獲得極具效果之蹐位 控制,而此時之加工方法係沿晶圓素材厚度之中閹鐮進行 切割,而獲得兩片離敗霣路用'基板,是一種合於成本觀點 之方法。 [實施例3】 本資腌例係離散霣路用基板為口徑1004晶圓之實嫌 例·製品規格則為FZ法、N型、<111>、29〜41Ω . c·、 Xj = 55 W n、Xi=185/i 「無潸動現象J 、錯位密度要求在 2 0 0 個 /cm2 土 30X 範國。 再者,和上述同樣地,晶圓素材(擴敗前)係經面加工 ,使其具儋得Μ抑制繒位發生之加工變形,亦即為播光加 工,然後在不使加工變形消失之前提下遑行触刻(甬面相 加》刻深度在2«·以下>。 於形成此種較淺之擴散靥時,α值若在45“·Κ上, 則不鎗α值多少,錯位密度均可確認在1〇〇個/erf Μ下, 故α值壜大時,在品«提升上以及掮敗宪了後由晶圃厚度 方向中闥部位切剌所獾致之成本降低上,不會有利益可言 ,所Μ均不予採用。 因此,晶圖素材厚度在α =45 之最小值時,晶圃素 材厚度設在340 «·,鱭敗完了後,從晶園軍側將l〇〇wi( 攘散層厚度+ 45«·)實雎1次、2次平面研磨加工,2次 平面研釀加工係使用#20〇()番號之研磨砂翰,產製得厚度 -15- (請先閲讀背面之注意事項再填寫本頁) Γ 裝 .I訂 I----— 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) 393687 a? B7五、發明説明(I3 ) 24 0 <i 之離敗霣路用基板。 Μ上之【實嫌例1】、[資豳例2】、[實施例3] 结晶轤之晶圖為對象,结晶_<1〇〇>之晶國在本 相同。但是在驀園表面嫌Ktt刻Κ計算錯位密度 结晶轴之晶圓烴触刻處理可Μ產生明晰的三角形 計數,<1〇〇>结晶Μ之晶圓則難以里規明晰的灌 刻液之姐成本身必須設法研發。 本發明離敗電路用基板之製造方法,根據申 園第1、2、3項所述之構成,係Μ繕位密度要求 (平均50 0 0個/crfM下)之離敗«路用基板為對 由將與目禰錯位程度相對靡之攘散前晶圖素材厚 整,即可雔達成習知技術未能達成之嫌近無缺陷 ,可K充分發揮製成最终元件時所需之特性。 均 Μ <111> 資上也是 時,<111> 窪部以供 部,故触 請専利箱 位準較低 象,而鶫 度施Κ讕 结晶位準 圈面之籣單 第1 為攘散前晶圓素材厚度興此時所發生 度之酗係示意_ ; 第2為縯敗宪了後之晶圓剖面_。 符號說明 Xj----纊敗曆厚度 Xi----未擴敝蹰 α .....調鏊裕度 Τ.....晶圓素材 之箱位密 厚度 厚度 -16- 本紙張^度適用中國國家梯準(CNS ) Α4規格(210X297公釐)
Claims (1)
- 經濟部中央標準局員工消費合作社印製 A8 B8393687_^__七、申請專利範圍 1. 一種離散霣路用基板之製埴方法,該基板用矽半 導靄晶圖之一側為掮散曆(Xj)而另一側為未擴散層(XU之 兩靥構造式,其未擴敝曆表面之繕位密度平均在5000僩 cm8 Μ 下, 其特微在:該矽半導tt晶圓係經拋光加工,而殘留有 此時之加工變形之擴散前晶圃素材厚度(TH覃位:#) K 下式(1)表示時, T = 2Xj = + Xi+ α.....(1) 該掮敗前晶圓素材厚度係預先設定在(1)式中之《值 為45έαέ9 30之範晒内,K該晶圓素材厚度完成攘敗而 製得所需厚度之兩靥構埴式離散霣路用基板,俾在製成雛 敗轚路用基板時能夠滿足所要求之繕位密度。 2. 如申請専利範麵第1項之離散霣路用基板之製埴 方法,其中,上述擴散之值為4 0 ,未擴散曆“1)之值為Xi2 20//B時,晶圓素材厚度係以 上述(1)式中之α值在330忘aS930範國內來決定者。 3. 如申請«利範画第1項之離敗霣路用基板之製造 方法,其中,上述擴敗JB(Xj)之值為Xj<12(U·,未擴敗 層(Xi)之值為Xi^3〇i>z·時,晶圃素材厚度係K上述(1) 式中之α值在45备α忘780 «_内來決定者。 4. 如申請専利範_第3項之雒散霣路用基板之製造 -17- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公嫠) 8 8 8 8 ABCD 經濟部中央標準局員工消費合作社印製 393687 六、申請專利範圍 方法,其中,未擴敗曆表面之加工方法為平面研膺加工, 而此時之研磨砂輪之番號在# 1500 Μ上,#3000 Μ內者。 -18- ^^^^1 ϋΒ—^a —m· ^^^^1 ^^^^1 ^^^^1 ^^^^1 ml t— . * - V (請先閲讀背面之注意事項再填寫本頁) 、1T 線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10078903A JP2888294B1 (ja) | 1998-03-26 | 1998-03-26 | デスクリート用基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW393687B true TW393687B (en) | 2000-06-11 |
Family
ID=13674798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087108560A TW393687B (en) | 1998-03-26 | 1998-06-02 | A production method for a discrete structure substrate |
Country Status (6)
Country | Link |
---|---|
US (1) | US6093648A (zh) |
EP (1) | EP0945530A1 (zh) |
JP (1) | JP2888294B1 (zh) |
KR (1) | KR100293686B1 (zh) |
CN (1) | CN1152415C (zh) |
TW (1) | TW393687B (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4514748A (en) * | 1983-11-21 | 1985-04-30 | At&T Bell Laboratories | Germanium p-i-n photodetector on silicon substrate |
JP2541680B2 (ja) * | 1990-03-30 | 1996-10-09 | 直江津電子工業株式会社 | ディスクリ―ト素子用シリコン基板 |
US5114876A (en) * | 1990-12-07 | 1992-05-19 | The United States Of America As Represented By The United States Department Of Energy | Selective epitaxy using the gild process |
EP0709878B1 (en) * | 1994-10-24 | 1998-04-01 | Naoetsu Electronics Company | Method for the preparation of discrete substrate plates of semiconductor silicon wafer |
JP2607853B2 (ja) * | 1994-09-27 | 1997-05-07 | 直江津電子工業株式会社 | シリコン半導体ウエハの拡散方法及びディスクリート基板の製造方法 |
JP2832184B2 (ja) * | 1996-08-08 | 1998-12-02 | 直江津電子工業株式会社 | シリコン半導体デスクリート用ウエハの製造方法 |
JP2839027B2 (ja) * | 1997-01-23 | 1998-12-16 | 住友電気工業株式会社 | Ii−vi族化合物半導体の熱処理方法 |
-
1998
- 1998-03-26 JP JP10078903A patent/JP2888294B1/ja not_active Expired - Fee Related
- 1998-06-02 TW TW087108560A patent/TW393687B/zh not_active IP Right Cessation
- 1998-06-22 KR KR1019980023490A patent/KR100293686B1/ko not_active IP Right Cessation
- 1998-06-30 CN CNB981155499A patent/CN1152415C/zh not_active Expired - Fee Related
- 1998-07-13 US US09/114,074 patent/US6093648A/en not_active Expired - Fee Related
- 1998-07-20 EP EP98113478A patent/EP0945530A1/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
CN1230767A (zh) | 1999-10-06 |
JP2888294B1 (ja) | 1999-05-10 |
KR19990076469A (ko) | 1999-10-15 |
CN1152415C (zh) | 2004-06-02 |
JPH11274091A (ja) | 1999-10-08 |
KR100293686B1 (ko) | 2001-09-17 |
US6093648A (en) | 2000-07-25 |
EP0945530A1 (en) | 1999-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Xu et al. | Study on high efficient sapphire wafer processing by coupling SG-mechanical polishing and GLA-CMP | |
CN1936110B (zh) | 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 | |
DE112011103769B4 (de) | Verfahren zur Herstellung eines epitaktischen Wafers und epitaktischer Wafer | |
DE102006032455A1 (de) | Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit | |
DE112012000788B4 (de) | Verfahren zum Herstellen eines Siliziumwafers | |
Murakawa et al. | Mechanical applications of thin and thick diamond films | |
CN101495271A (zh) | 用于抛光氧化铝及氧氮化铝基材的组合物、方法及系统 | |
CN104487204A (zh) | 用于超光滑抛光的磁流变流体 | |
EP3276049B1 (en) | Sapphire member and method for manufacturing sapphire member | |
TW393687B (en) | A production method for a discrete structure substrate | |
WO2015059987A1 (ja) | 研磨用組成物およびそれを用いた研磨加工方法 | |
Thompson | Grain growth in polycrystalline thin films of semiconductors | |
Su et al. | Experimental research on performance of monolayer brazed diamond wheel through a new precise dressing method—plate wheel dressing | |
Ban et al. | Process optimization of 4H-SiC chemical mechanical polishing based on grey relational analysis | |
Sato et al. | Effects of crystal orientation on the flow mechanism in cutting aluminum single crystal | |
WO2014058489A1 (en) | Apparatus for float grown crystalline sheets | |
Lou et al. | Glass coating on SiC p/Al composite mirror for ultra-smooth surface | |
CN107099844B (zh) | Ramo4基板及其制造方法 | |
JP2018108932A (ja) | Ramo4基板 | |
Nishizawa et al. | Mechanism of crystal growth in the SiCl4-H2 system | |
JP3932756B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
KR102502899B1 (ko) | Cmp 연마 패드 컨디셔너 | |
CN107932196A (zh) | 碳化硅光学镜面加工方法 | |
JP2000064048A (ja) | 化学蒸着法SiC膜の製造方法 | |
CN104625888A (zh) | 碳化硅光学镜面加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |