[go: up one dir, main page]

TW386250B - Method and apparatus for reducing the first wafer effect - Google Patents

Method and apparatus for reducing the first wafer effect Download PDF

Info

Publication number
TW386250B
TW386250B TW087104735A TW87104735A TW386250B TW 386250 B TW386250 B TW 386250B TW 087104735 A TW087104735 A TW 087104735A TW 87104735 A TW87104735 A TW 87104735A TW 386250 B TW386250 B TW 386250B
Authority
TW
Taiwan
Prior art keywords
processing chamber
deposition
deposition processing
power
coil
Prior art date
Application number
TW087104735A
Other languages
English (en)
Inventor
Kenny King-Tai Ngan
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW386250B publication Critical patent/TW386250B/zh

Links

Classifications

    • H01L21/203
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

五、發明説明(1 ) ~ ~ ~ 本發明係關於薄膜沈積,並特別是對於一個不管處理 室閒置時間而用來維持一致的高品質沈積薄媒之方法和嚴 置。 背景 .薄膜沈積對於製造固態電子元件是必須的。以指定的 圖樣將各種材料構層於基材上“製作圖樣”,而形成固態 電子兀*件。在半導體元件的工業中,一直存在著要求較複 雜的多層型結構及較小的元件尺寸的趨勢。因此,經製作 圖樣的晶片之成本持續上升,而有些經製作的晶片之成本 咼達美金100,000元。由於一個品質不良的薄層能毀壞整 個晶片,所以能一致的沈積高品質的材料層是必須的。 經濟部中央樣準局負工消費合作社印裝 商業化規模的半導體元件製造在具有多重處理室的自 動化系統中進行。常常這些處理室在轉移之時,從一製程 條件變為另一製程條件時,或是在設備修理時,會有閒置 的時候。在設備修理時,不僅故障的處理室閒置著,前後 處於良好工作狀況的處理室也間置著。當一個熱沈積處理 室(一個配備有加熱晶片至3〇(Tc至600°C之間的裝置之處 理室)閒置約20至30分鐘時間,’沈積於前面幾個晶片的材 料層“膜”在閒置時間之後會呈現比穩.定製程狀態下(非 緊接閒置時段之時段)所沈積的薄膜具有較低而不想要之 反射度(晶體方向)廣泛分佈之象徵,可能在生成的晶片上 產生早期電子遷移以及/或是接下來光蝕刻形成圖樣的困 難)’以及/或是具有與JL常生產情形下所沈積的薄膜不 同的片電阻質。這現象為所知的第一晶圓效應。因此,緊 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 五 經濟部中央標準扃負工消費合作社印裝 2 A7 B7 發明説明( 接於間置時段後(足夠引起第一晶圓效應的時段)薄膜品質 和製程可靠度會變差。沈積有呈現第一晶圓效應薄膜的晶 片必須抛棄。 由第一晶圓所顯現的問題可由VLSI及ULSI電路中使 用的濺鍍沈積方法而更加瞭解。濺鍍為一熟知的將材料層 沈積於半導體基材的方法。一個典型的濺鍍裝置包含有一 個靶材和一個基材支撐架於一真空處理室中。此靶一般是 接在處理室的頂端,但與處理室壁電絕緣。一電壓源維持 此靶相對於處理室壁成負電壓,產生一電壓差而激發位於 處理室内的氣體成電漿:。電漿離子產生並朝向靶材而將電 漿離子的動能傳遞給靶材的原子,使得靶材原子從靶材中 被放出(此為濺射)。被濺射出的挺材原子沈積於基材上, 而形成一薄膜。最好這薄膜具相當均勻的厚度。 如前所討論,半導體元件領域中的常數為降低橫向尺 寸的驅動力。例如為了降低儲存電容的橫向元件面積,高 的深寬比(高的深度對寬度比)構形(例如,梯階、渠溝、 介層)變的常見到。這樣的外形具有大的侧壁表面積,可 讓橫向元件尺件縮小而保持不奐的電容面積(因此一不變 電容值)。當濺鍍沈積薄膜於高深寬比構形,靶材行經相 當不垂直於基材的路徑會趨向沈積於接近構形之最高表面 (最接近於沈積材料源或材靶的表面),並阻止之後的沈積 材料到達此構形的低部表面,使得沈積層厚度不同並含有 空洞(沒有沈稹材料的區域為了避免這些不想要的厚度 差異,發展出了一個稱為離予金屬電漿(ΙΜρ)的濺鍍製程 本紙張尺Μ财關家轉(CNS ) ( 21〇xT97^t )
五、 發明説明(
7 *7 A B 經濟部中央標準局舅工消費合作杜印製 ° IMP製程詳細的描述於共同讓渡之相關申請案序號08/ 511,825中,發明名稱為“接觸、介層、渠構之低溫熱預 算金屬填塞及平垣化的方法與裝置,,存檔於1995年8月7曰 ° 一般情形’ IMP製程使用線圈圍繞真空處理室的濺鍍區 域。線圈裝置來用以RF射頻電力加於線圈產生電場,使 得靶材原子經過電漿而離子化。離子化的靶材經過一高度 方向性且垂直的路徑,被吸引至基材上(經由電漿 區域和 基材間的電位差’以及/或是經由加於基材上的負電壓) 。被濺鍍離子路徑的垂直性增強了介層、渠溝以及類似之 物的覆蓋性質。 : 雖然IMP製程大幅增加了高的深寬比之構形的覆蓋, IMP濺鍍處理室因無法克服處理室間置一時段後的第一晶 圓效應而有些問題。先前技藝曾尋求在生產製程時減少第 一晶圓效應而處理IMP濺鑛處理室(在處理室中燃燒)。先 前技藝之“燒上(burn-in),,過程施加一直流電壓於靶材, 並使惰性氣體流至處理室中而沈積靶材物質層於非生產物 件上(例如樣片、沈積處理室的圓板擋門等)。沈積層數目 變化的範圍可高達8個樣片。 這些先前技藝的方法降低系統的生產力並增加晶片成 本’然而在許多情形下第一晶圓效應仍然發生。因此在半 導體製造領域中,特別是IMP濺鍍沈積中,認為需要有一 製程方法能消除第一晶圓效應。這樣的方法需符合成本效 益’且必須能用現有的設備和材料迅速達成。 因此’本發明之一目的為提供一方法和裝置,其可消 (CNS ) Λ4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) ©. 装. 訂 Α7 _________ Β7 " - 五、發明説明(4 ) ~~~~ ~ ~~ > 除或大幅降低於標準沈積處理室錢IMP軸沈積處理室 中第一晶圓效應之發生。 本發明之進一步目的為降低處理室的“燒上(bum-in),, 時間,減少由於第一晶圓效應而必須拋棄的晶片,因而降 低每個晶片‘的平均成本。 發明概述 ‘‘本發明係針對-可大幅減少甚至消除第一晶圓效應的 “燒上(burn-in)”方法,以及實行此本發明之“燒上 (burn in)方法的半導體製造系統。本發明與先前技藝的 方法相較,能讓沈積處理室於間置時段後,能較快準備好 雨開始沈積生產薄膜,而使得具有高度穩定品質的薄膜在 處理室“燒上(burn-in)”後或穩定製程狀態時能立刻沈積 上去。因此’本發明達成增加生產率及降低每個晶片成本 的優點。除此之外,本發明對MIMp製程處理室和標準沈 積處理至均有幫助,且可應用於需要靶材處理及不需靶材 處理的製程。 在第一特點中本發明供應無線電波頻率(RF)電力於位 於沈積處理室内的線圈而迅速加·熱沈積處理室於穩定狀態 恤度(穩定製程狀態時處理室維持之溫度)。由於經由線圈 供應的RF電力比一般的方法加熱處理室快狼多,本發明 之此一特點減少在間置時段後,準備一個用於生產製程的 處理室所需的時間。沈積處理室的生產時間因此增加。 在第二特點十本發明加熱一般沈積處理室於比穩狀態 溫度為高的溫度’而接著將製程處理室冷卻至穩定狀態溫 本紙張尺度適用t國固家禚準() A4規格(2ί〇Χ297公釐) 讀 先 閲 .南 之 注 意 事 項
經濟部中央標準局貞工消費合作社印製 A7 B7 五、發明説明( 度。雖然RF電力訊號在沈積處理室冷卻時可關閉,使用 降低的RF電力使得處理室零件冷卻而不至遭受過度的熱 應力(例如處理室零件遭受較小的熱變化率)^此特點使得 可用較高之電力,因而增加加熱的上升速度而減少處理室 加熱時間。在許多應用中本發明之此一特點提供較短的„ 燒上(burn-in)’時間而讓生產製程能開始的更早一些。 本發明之第一和第二特點為在“燒上(burn_in)”時, 讓作為熱導體的氣體流進處理室會更有效率。對於需要靶 材處理的沈積處理室(描述於下),在生產製程時一般用的 氣體流進沈積處理室,且一直流電壓加於製程處理室的靶 材而使得乾材原子濺鍍於非生產物件(例如樣片及沈積處 理室的圓盤擋板)。 如前所述,本發明減少了處理室“燒上卬町…化),,所 需的時間’且顯著地減少了或是消除第—晶圓效應。此發 明廣泛地用於許多的沈積裝置與製程方法,並對驗激鍛 製程特別有幫助。 , 本發明之其他目的、特點及優點從接下來的較佳實施 經濟部中央標準局員工消費合作社印製 例、後附中請專利範圍及關之詳細描述中會變得更加明 顯。 較佳實施例之簡要說明 第1圖為一流程圖,解釋本發明之各項較佳的特點, 並且大致地描繪了用來控制依據本發明之沈積系統的控制 程序,以及 第.2圖為-圖示說明,以拆解方式,說明了用來實作 本紙張尺度適用中國國家標準(CNS ) A4現iT^x297公楚) 經濟部中央標準局員工消費合作社印製 A7 ----一 B7 _____ 五、發明説明(6 ) ^~ ' 本發明所用之IMP濺鍍處理室的相關部位。 較佳實施例之詳細描述 第1圖為一流程圖來解釋本發明之各項較佳的特點, 且大致描繪·用來控制依據本發明之沈積系統的控制程序。 如方塊1所示,一控制器(於第2圖中以數字“ 3〗,,代 表)決定是否處理室的閒置時段曾經發生。假設閒置時段 曾經發生,控制器接著如方塊2所示,決定靶材處理是否 是需要的。當底下的製程(實施於生產物件的製程)為穩定. 製程狀態時製程氣體薄膜形成於靶材上以及/或是處理室 閒置時氧化物膜形成於輕材上的情形時,乾材處理是需要 的。為了要在不穩定狀態維持一定薄膜的品質,靶材必須 處理直到製程氣體膜形成於靶材上以及/或是直到氧化物 層從靶材上濺射而出。 為了要形成製程氣體臈於靶材上,以及/或是由靶材 上去除氧化物層,當製程氣體流進處理室時靶材上被施以 一直流電壓。此直流電壓足以使得氣體成為電漿狀態。從 氣體電漿來的離子撞擊靶材,使得靶材物質的原子,以及 形成於乾材上的氧化物膜,由乾·材上被滅射而出。這些氣 體離子連接於乾材上而形成製程氣體膜。因此,如方塊3 所不,如果控制器決定靶材處理是需要的,製程處理室的 圓盤擋被置於靶材和台架之間,或是一樣片被置於處理室 内而讓減射出的原子沈積於其上。製程氣體讓其流進處理 至並最好在製程進行至方塊4之前使其穩定。 於本發明中發現,為了讓沈積於其中的層膜具有與穩 用巾賴g鱗(⑽)A4規格(2丨Q ------— 、Φ (諳先閱m背面之注意事頊再填寫本頁j 裝 Α7 Β·7 經濟部中央標準局員工消費合作社印製 五、發明説明(7 ) 定製程狀態所沈積的層膜具有一致的電阻值(或其他與溫 度相關的性質)’沈積處理室必須加熱至穩定狀態溫度。 層膜電阻受層膜晶粒方向和晶粒大小影響。對許多物質而 言所需的晶粒方向以及/或是所需的晶粒大小需於相對地 、高溫達成。因此當沈積這些物質時,於生產製程前將沈積 處理室加熱至穩定狀態溫度是重要的。 因此,如方塊4所示,為了要保證一致的沈積層品質 ;⑴於生產製程前靶材經由施以一足夠的直流電力訊號於 靶材而處理至穩定狀態(例如,在上面形成有製程氣體膜) ,且⑵於生產製程前沈積處理室經由施以一足夠的無線電 波頻率(RF)電力訊號於線圈,而加熱至穩定狀態溫度。當 .直流和RF電力分別施於靶材和線圈上,製程氣體繼續流 至终積處理室,在靶材上形成一製程氣體膜。直流*RF 電力訊號使得製程氣撞擊電漿,且傳遞至沈積處理室零件 的電漿能量使得沈積處理室零件變熱。施於線圈的尺卩電 力訊號最好相等或是大於底下製程中施於線圈的111?電 訊號,較佳的電力訊號提供較快的加熱速度。 控制器可設定程序成加熱沈·積處理室至與其穩定狀 相同之溫度,如方塊5所示,或是加熱至比穩定狀態高之 溫度,如方塊6所示。當加熱沈積處理室於一溫度高於其 穩定狀態溫度時,加熱上升速率可由施以線圈較大的RF 電力而増加。以此方式可顯著達到較快的加熱速度。 如方塊7所示,如果製程處理室加熱至大於穩定狀態 的溫度,在開始生產製程前製程處理室必須冷卻至穩定狀 力 態 本紙張尺度朝ηχ,ΤΤ 丁
® $ uy / A ο 11
A7 B7 五、發明説明(8 ) 態的溫度。在沈積處理室冷卻時可關掉RF電力,或最好 是降低RF電力。使用降低的RF電力訊號可減少熱升降率 ’而使處理室零件冷卻而不遭受過度的熱應力。 如方塊8和9所示’在靶材經處理後以及製程處理室穩 定於其穩定溫度,氣流被關掉且處理室被抽氣至預定的真 空程度。此時沈積處理室已準備好可接受作為生產製程的 物件。 當乾材不需要處理時,氣流至處理室為選擇性的。然 而如方塊10所示,氣體最好流進處理室來幫助處理室加熱 之後如方塊11所示,RF電力訊號施於線圈(施加直流 電力訊號於把材,以及/或是連續的氣流亦皆為選擇性的) 。沈積處理室接著加熱至穩定狀態溫度(方城12)或是高於 穩定狀態溫度之溫度(方塊13)。 經濟部中央標準局員工消費合作社印製 如果處理室加熱至高於穩定狀態溫度之溫度,如方塊 14所示在生產製程前此處理室最好冷卻至穩定狀態溫度。 為了加熱處理室至高於穩定狀態溫度之溫度,可使用較高 的電力而達到較快的加熱上升速率。在許多應用上可將處 理室加熱至高於穩定狀態的溫度並冷卻處理室而較迅速達 到所想要之穩定狀態溫度。處理室冷卻最好是由如前參考 方塊7所述藉由降低rf電力訊號而達成。 在沈積處理室穩定·於穩定狀態溫度後,處理室如方塊 15和16所示處理室抽氣至預定的真空程度,此處理室因而 準備好可接受物件來做生產製程❶ 本紙張尺度適财關家轉CNS ) M規格(21QX297公楚) " A7 B7 五、發明説明(9.) '一-;一- #接著前述發明之“燒上(burn-in),,製程後沈積的層 膜品質約與穩定製程狀態沈積的層膜之品質相同;此外整 個“燒上(burn-in)’’製程如底下參考第2圖的特定例子中 所示,花費了相對的少量時間。 第2圖為一圖不按區域說明用來實作本發明濺 鍍處理室11之相關部位。KIMp濺鍍處理室包含一操作上 與RF電力源15結合之線圈丨3。如第2圖所示線圈13沿著lMp 濺鍍處理室11之内表面,在濺鍍靶材17和基材支撐台19之 間放置。基材支撐台19置於IMp濺鍍處理室u之下方部位 而濺鍍乾材17置於IMP濺鍵處理室1丨的上方部位β IMp濺 鍍處理室11一般包含有一個真空處理室外壁21具有至少一 個氣體入口 23和至少一個操作上與排氣幫浦27結合的排氣 口 25。濺鍍靶材17與外壁21間絕電。外壁21最好是接地, 因而可經由一操作上連結於靶材17和外壁u之間的直流電 力源施於濺鍍靶材17—負電壓(相對於揍地的外壁21)。控 制器3 1操作上與rf電力供應源丨5、Dc電力供應源29、氣 體入口 23和排氣口 25結合。 在此例中假設IMP濺鍍處理室設置用來沈積氮化鈦層 且此發明之方法是為了用於不論是在間置時段之後或是 穩定製程狀態中,都可得到一致的沈積層之電阻值。此外 假設此特定沈積製程需要氬氣和氮氣兩者經由氣體入口 23 流至IMP濺鍍處理室丨丨中,同時25kw的電力訊號經*RF 電力供應源15施於線圈13,以及5kW電力訊號經由直流電 力供應源29施於靶材17。在穩,定製程狀態中,氮膜形成於 請 kj 閲 之 注 意 事 項
經濟部中央標準局貝工消費合作社印製 -
Μ V N 2 ti A7 ________ 五、發明説日月(l〇) — 靶材17之上,因此需要靶材處理。 經濟部中央標準局員工消費合作社印製 一在操并中操作上與排氣口 25結合的節流閥(未顯 示風置於中間位置以維持沈積處理室於所需的低真空度 氬氣和氮氣之為合物經由氣體人口 23流至iMp濺鍵處理 室11。在氣體穩定後(約10秒鐘),3kw的直流電力訊號經 由直流電力供應源29施於_17,且3kw的灯電力訊號 經由RF電力供應源15施於線圈13,而同時氣體混合物持 續經由氣體入口 23流進IMP濺鍍處理室u。施於輕材17的 DC電力使得氬/氮氣體混合物形成錢,且蓋生具能量 的電漿粒子來撞擊輕材17,而讓纪材原子從其中被放射出 來並使氮層形成於靶材17之上。施於線圈13iRF電力使 得IMP藏鍍處理室U和其零件迅速加熱,且使得被放射出 來的靶材原子被離子化。在大約18〇秒之後,處理室溫度 到達並超越穩疋製程狀態溫度(加熱速率依據沈積處理室 特定之大小及構形而改變)。為了將IMp濺鍍處理室冷卻 至穩定狀態溫度。最好施加5kW的DC電力訊號於祀材 17kW以及施加1.75之RF電力訊號於線圈13。rf電力訊號 之減小使得IMP濺链處理室和其中的零件慢慢冷卻至穩定 狀態溫度而不會遭受物件冷卻過快時可能產生的熱應力。 在大约60秒後IMP濺鍍處理室冷卻至穩定狀態溫度。之後 流經氣體入口 23的氣流被關掉,且操作上與廢氣出口 25連 結的節流閥(未顯示)被打開,讓IMP濺鍍處理室被迅速抽 氣至高真空狀態,而準備好接受用來生產製程的物件。 實際之測試數據證實本發明之價值一一前述之例的260 13 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(11 ) 秒氮化鈦IMP濺錄處理室“燒上(burn_in)”達到了在25個 晶片中3%的電阻值變化,比產生1〇%的電阻值的變化於25 個晶片中的先前技藝之方法有明顯的改善(5kw DC施於靶 材’ 8分鐘“燒上(burn-in)”沈積於總計5個樣片)。 雖然前述發明的“燒上(burn-in)”製程為針對用來做 IMP濺鍍沈積用之處理室構形,本發明並不僅限於此。任 何標準沈積處理室可供應一線圈及RF電力供應源,而得 到RF電力線圈提供之迅速加熱的好處。事實上,標準賤 鑛處理至的濺鍍擋物可分開,因而RJJ電力訊號可施於濺 鍍擋物之一部份,而讓標準濺鍍擋物(加上簡單修改)同時 當做擋物和RF線圈。 所發明的“燒上(burn-in),,製程除了前述的氮化鈦外 ,對於許多物質的沈積均有用。任何具有所需之溫度相關 性質(例如晶體方向性、反射度、電阻值.)的物質均可從本 發明中受益。這些物質包含有鈦、氮化鈦、氮化鈦鎢等, 但非僅限於此。總結來說,前面之敘述僅揭露了本發明之 較佳實施例。屬於本發明範疇中前所揭露之裝置和方法的 修改’對於此技藝中一般人是相·當清楚的。例如,製程狀 況非限於前面例子中所提供的條件。可接受的〇(:電力訊 號範圍由硬體的溫度極限而決定;500臂至3〇kw的範圍是 較佳的。可接受的RF電力範圍僅受限於線圈的熱性質, 500W至10kW目前是較佳的。 此外需知道的是,對於一特定製程和一特定性質,一 個範園内數值是可接受的。在這樣範圍内的數值具有相當 本紙張尺度適用中國國家標準:(CNS ) Λ4規格(21〇χ 297公楚 (請先閲讀背面之注意事項再填寫本頁) Φ 裝- 五、發明説明(12 —致的性質。所需之藉h 穩疋狀態性質可以是 圍内的任一數值。因 疋決定為了接又範 度可達到可接受性質的所製程,-個範圍的溫 A … ,斤需範圍。這樣的溫度範圍因此相 當於穩定狀態溫度。 @ 因此,雖然本發明與其較佳實施例一齊揭露,其他的 實施例亦可在本發明之精神與範鳴中,如下述的專利 範圍中所定義。 元件標號對照 11·" j賤鍍處理室 13…線圈 15’”RF電力源 P·"濺鍍靶材 19···基材支撐台 21…處理室外壁 23…氣體入口 25···排氣口 27·"排氣幫浦 29··· DC電力源 31…控制器 本紙張尺度適用中關家標準(CNS ) A4規格(2似297公釐)

Claims (1)

  1. S86B5.Q Αδ Β8 C8. D8 經濟部中央標準局員工消費合作社印製 申請專利範圍 i 一種用來製備用於生產製程之沈積處理室的方法,其 包含有: 施加RF電力訊號於沈積處理室線圈;以及 加沈積處理室至所需之溫度,其中RF電力訊號施 加於生產製程前。 如申"奢專利範圍第1項之方法,其中施加於沈積處理室 線圈之RF電力大於生產製程中施加於沈積處理室線圈 之RF電力》 .3.如申請專利範圍第2項之方法,其中所需之溫度大於穩 叱製程狀態之溫度,:該方法進一步包含將沈積處理室 冷卻至穩定製程狀態溫度。 4. 如申請專利範圍第3項之方*,進—步包含當施加rf 電力於沈積處理室線圈時,將氣體淹至沈積處理室中 〇 5. 如申請專利:範圍第4項之方法,進—步包含當讓氣體流 至沈積處理室中時,施加DCt祕沈積處理室之乾材 上。 6. =請專利範圍第5項之方法·,進-步包含在沈積處理 至中濺鍍靶材物質於非生產物件上。 7. 如申請專利範圍第2項之方法,其赞 製程狀態溫度。、中所需之溫度為穩定 8. 如申請專利範圍第7項之方法,進— 電力於沈積處理室線圈時,讓氣體流進;;積 中 (錆先閩讀背面之注意事項再填寫本頁) ο I 訂-------1-- 張尺度適用中國 -II I^i -- · 386250
    1〇.=請專利範圍第9項之方法,進一步包含於沈積處理 至中,濺鍍靶材物質於非生產物件上。 U·如申請專利範圍第2項之方法,其中施加於沈積處理室 線圖之处電力相同於生產製程中施加於沈積處理室之 電力訊號。 12.如申請專利範圍第u . 圓弟1項之方法,其中所需之溫度為穩 定製程狀態溫度。: U·如申請專利範圍第12項之方法,進一步包 電力於沈積處理室線圈時,讓氣體流進沈積:理室中 U·如申請專利範圍第13項之方法,進—步包含當讓氣體 流進沈積處理室中時,施加Dc電力於沈積處理室中的 輕材上。 15. 如申請專利範圍第14項之方法,進—步包含於沈積處 理室中,濺鍍靶材物質於非生產物件上。 16. —種用來製造半導體晶片之方法,其包含有: 於間置時段後,施加RF電力於沈積處理室内之線 圈,而將沈積處理室至少加熱至穩定狀態溫度;且於 沈積處理室加熱至所需溫度後,開始生產製程。 17. —種沈積系、统,其包含有: 一沈積處理室; ABCD *386250 &、申請專利範圍 一在該處理室内之線圈;以及 一控制器用來閒置時段後及開始生產製程前,施 加RF電力於該線圈。 (請先鬩讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 18 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW087104735A 1997-04-04 1998-03-30 Method and apparatus for reducing the first wafer effect TW386250B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US83340497A 1997-04-04 1997-04-04

Publications (1)

Publication Number Publication Date
TW386250B true TW386250B (en) 2000-04-01

Family

ID=25264320

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087104735A TW386250B (en) 1997-04-04 1998-03-30 Method and apparatus for reducing the first wafer effect

Country Status (4)

Country Link
EP (1) EP0869543A3 (zh)
JP (1) JPH1129864A (zh)
KR (1) KR19980081058A (zh)
TW (1) TW386250B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6139698A (en) * 1997-02-03 2000-10-31 Applied Materials, Inc. Method and apparatus for reducing the first wafer effect
JPH11264071A (ja) * 1998-03-18 1999-09-28 Matsushita Electron Corp 薄膜の形成方法
US9659758B2 (en) 2005-03-22 2017-05-23 Honeywell International Inc. Coils utilized in vapor deposition applications and methods of production
US11183373B2 (en) 2017-10-11 2021-11-23 Honeywell International Inc. Multi-patterned sputter traps and methods of making
CN117214676B (zh) * 2023-11-09 2024-01-23 成都梓峡信息技术有限公司 一种fpga老炼测试系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4115184A (en) * 1975-12-29 1978-09-19 Northern Telecom Limited Method of plasma etching
DE4022708A1 (de) * 1990-07-17 1992-04-02 Balzers Hochvakuum Aetz- oder beschichtungsanlagen
US5477975A (en) * 1993-10-15 1995-12-26 Applied Materials Inc Plasma etch apparatus with heated scavenging surfaces
ATE251798T1 (de) * 1994-04-28 2003-10-15 Applied Materials Inc Verfahren zum betreiben eines cvd-reaktors hoher plasma-dichte mit kombinierter induktiver und kapazitiver einkopplung
US5688358A (en) * 1995-03-08 1997-11-18 Applied Materials, Inc. R.F. plasma reactor with larger-than-wafer pedestal conductor
US5589041A (en) * 1995-06-07 1996-12-31 Sony Corporation Plasma sputter etching system with reduced particle contamination
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US5925212A (en) * 1995-09-05 1999-07-20 Applied Materials, Inc. Apparatus and method for attaining repeatable temperature versus time profiles for plasma heated interactive parts used in mass production plasma processing

Also Published As

Publication number Publication date
EP0869543A3 (en) 1999-05-06
EP0869543A2 (en) 1998-10-07
KR19980081058A (ko) 1998-11-25
JPH1129864A (ja) 1999-02-02

Similar Documents

Publication Publication Date Title
US6488823B1 (en) Stress tunable tantalum and tantalum nitride films
TW492074B (en) Alternates steps of IMP and sputtering process to improve sidewall coverage
TW552310B (en) Sputtering chamber shield promoting reliable plasma ignition
TW533478B (en) Sputtering apparatus for manufacturing semiconductor devices and sputtering method using the same
TW508662B (en) Method of enhancing hardness of sputter deposited copper films
KR20070024643A (ko) 플라즈마 프로세싱 방법 및 장치
TW546393B (en) PVD-IMP tungsten and tungsten nitride as a liner, barrier and/or seed layer for tungsten, aluminum and copper applications
JP2004526868A5 (zh)
JP2001279436A (ja) 変調電源を用いる物理的気相成長方法及び装置
TW483062B (en) IMP technology with heavy gas sputtering
US6315872B1 (en) Coil for sputter deposition
JP5461690B2 (ja) スパッタリング装置及びスパッタリング方法
TW386250B (en) Method and apparatus for reducing the first wafer effect
TW200824041A (en) Method and apparatus of forming film, and recording medium
WO2021133635A1 (en) Methods and apparatus for depositing aluminum by physical vapor deposition (pvd) with controlled cooling
US6607640B2 (en) Temperature control of a substrate
KR20010021278A (ko) 자가 스퍼터링에 사용되는 후방 냉각 가스
JP2020518725A5 (zh)
KR980011764A (ko) 전면 고밀도 플라즈마 증착 제공 방법 및 그 장치
CN102449741B (zh) 覆膜表面处理方法
JP7478049B2 (ja) スパッタリング装置及び金属化合物膜の成膜方法
CN104831251B (zh) 一种对衬底进行处理的方法
US20180057929A1 (en) Method of Depositing Aluminum Oxide Film, Method of Forming the Same, and Sputtering Apparatus
TW202117037A (zh) 用於藉由物理氣相沉積(pvd)來沉積鋁的方法與設備
WO2001073153A1 (en) Method of depositing metal films