TW322631B - - Google Patents
Download PDFInfo
- Publication number
- TW322631B TW322631B TW085107497A TW85107497A TW322631B TW 322631 B TW322631 B TW 322631B TW 085107497 A TW085107497 A TW 085107497A TW 85107497 A TW85107497 A TW 85107497A TW 322631 B TW322631 B TW 322631B
- Authority
- TW
- Taiwan
- Prior art keywords
- diffusion layer
- input signal
- input
- protection
- bipolar
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims description 97
- 238000009792 diffusion process Methods 0.000 claims description 96
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 3
- 238000002309 gasification Methods 0.000 claims description 2
- HEFNNWSXXWATRW-UHFFFAOYSA-N Ibuprofen Chemical compound CC(C)CC1=CC=C(C(C)C(O)=O)C=C1 HEFNNWSXXWATRW-UHFFFAOYSA-N 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 239000010408 film Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000009471 action Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000009834 vaporization Methods 0.000 description 4
- 230000008016 vaporization Effects 0.000 description 4
- 102000004207 Neuropilin-1 Human genes 0.000 description 3
- 108090000772 Neuropilin-1 Proteins 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 102000004213 Neuropilin-2 Human genes 0.000 description 2
- 108090000770 Neuropilin-2 Proteins 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 101001007743 Homo sapiens Neurexophilin-2 Proteins 0.000 description 1
- 102100027526 Neurexophilin-2 Human genes 0.000 description 1
- 101100348866 Nicotiana tabacum NPK1 gene Proteins 0.000 description 1
- 101100453925 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KIN3 gene Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
經濟部中央標準局員工消費合作社印裝 322631 A7 B7 五、發明説明(') 乾Jg_背景.. 發明铕城 本發明傜關於半導體元件中所用之輸入保護電路,尤 其是關於含有藉使用雙極性動作以吸收加於半導體電路 元件之靜電噪音之保護元件,以及根铋電阻及電容之R.C 時間常數利用缓衝效應之保護電咀器。 相翻技術説i 參照圖1,其示出已往技術之半導體洗之-輸入部之 斷面圖。另外,圖2A偽圖1所示之已往技術之半導體裝 置之輸人保護電路之配置圖案,及圖2B俗沿箸層2A之線 X-X剖開之斷面圖。圖3係圖1所示之已往技術之半導體 元件之輸入部份之電路圖。 圖3所示之已往技術之輸入保護,電路1〇〇包活選擇地塗 覆於形成在P型矽基H1上之中間層絶緣膜14,及第一雙 極性保護元件KPN1;該雙極性保護元件ΝΡΙΠ像由經接觸 孔CH1而接至輸入信號墊15(IN),並形成在P型矽基Η 1 之表面之第1Ν+擴散層11,及形成在Ρ型矽基HI之表面 上,並與第1H+擴散層11隔一定常間隔例如,1.6wn, 平行延伸之第2N+擴散層12,形成於前述間隔並與第1 及第2N+擴散層11及12結合之P+擴散層13(此p+擴散層 13亦同時接至通道止檔物4),及接至第2N+擴散層12之 VCC電源線15(VCC)所構成。 輸入保護電路100S含有與第1雙掻性保護元件NPK1相 似地形成,但接至GND電源線15(GND)而非VCC電源線 15 -3 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 322631 A7 B7 五、發明説明(> ) (VCC)之第2雙捶性保護元件NPN2,具有蘧擇性地形成在 擴散層2R之相反末端表面上之一對N+擴散層10R之输入 保護電阻器R,前述擴散層2R係與凹緣(N-Well)2同時 形成(係為由一對N+擴散IS10R之一所構成並接至输入 信號墊15(IN)之第1端子及由一對N+擴散層10R之S外 之一所構成並接至輸入信號内部導線15UHA)之第2端子。 输入保護電路100另外包括保護元件(BVds元件),該 保護元件偽由塗覆在P型矽碁Η 1之表堪^趟嚴化膜上而 形成之閛極6Β,選擇地形成在Ρ型矽基Η1之表面並接至 输入信號内部導線15UNA)之Ν+汲極區7BD,及選擇地 形成在Ρ型矽基Η1之表面並經接梅孔CH2接至閘極βΒ之 源極區7BS所構成,此源極區7BS接至GHD電源線15(GHD)。 若靜電過量電壓加於輸入信號墊15(IN)時雙極性保護裝 置NPN1或NPN2即作動雙極性電晶體而使輸人電壓處於負 電阻領域俾抑制過量電歷。再者,由輸入保護電阻器R及 其接線之電容之時間常數所造成之缓衝可防止突壓加於 内部電路200。籍此,可防止靜電過量電醚加於内部電路 200 〇 經濟部中央樣準局員工消費合作社印製 (請先閱讀背面之注$項再填寫本頁) 如上述,已往技術之輸入保護電路之雙極性保護元件 NPN1及NPH2具有P+擴散靥13,此擴散層13偽為改良接 至輸入信號塾之H+擴散層11與接至Vcc電源線或GKD罨 源線之N+擴散層12間之元件隔離而設者。當逆向高壓 加於N+擴散層11時熱載子即注入並替積在元件隔離氣 化膜3内。此為造成洩漏罨流之原因。 -4 - 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印裝 A7 __B7_ 五、發明説明〇 ) 另外,因N+ P+接合之空乏層厚度窄,終究無法加上 如此高之電壓。例如,在MIL-STD-883C規定之條件下, 加於輸入信號墊之電壓相較於VCC電源線或GND電源線若 超過600 V時則在加上此正電壓後之洩漏電流即變成O.lwA 或大於0.1>r A。 如上述,已往技術之保護電路之缺點偽容易産生洩漏 電流。 因此,本發明之目的係提供能消除上述已往技術之缺 點之半導體元件所用之輸入保護電路。 本發明之另外目的偽提供不易産生洩漏電流之半導體 元件所用之輸入保護電路。 本發明之上述及其他目的藉利用本發明之半導體元件 所用之輸入保護電路而逹成,此輸入保護電路包括: 選擇性地設在中間層絶緣膜上之輸入信號墊,該絶緣 膜傜形成在第1導電型之半導體基K上; 一雙極性保護元件,其由下述構成: ’ 第2導電型之第1擴散層,此第1擴散層係相對於第1導 電型且接至輸入信號墊並選擇性地形成於半導體基片之 表面; 形成在半導體基片之表面之第2導電型之第2擴散層, 此第2擴散層傜與第1擴散層隔一第1間隔平行延伸; 於該第1間隔形成5$半導體基Η上之第1導電型之第3 擴散層,該第3擴散層係平行於第1及第2擴散層延伸· -5 - 本紙張尺度適用中國國家揉準(CNS ) Α4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) '衣· 訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(4 ) 與第2擴散層結合但與第1擴散層分離,第3擴散層之雜 質濃度傺高於半導體基片表面之雜質濃度;及 接至電源線之第2擴散層; 及 輸入保護電阻器,其具有接至信號輸入墊之第1端子 及接至輸入信號内部導線之第2端子。 藉上述之配置,因為第1導電型之半導體基片領域位 在第2導電型之第1擴散層之間,故逆m嚴之空乏層之 厚度大,結果熱載子不易産生。 於理想之實例上,第3擴散層偽延伸包覆第2擴散層之 底部及側部。 另外,在輸入信號墊與V CC電源線間有連接一只雙極 性保護元件,而在輸入倍號墊與GND電源線間有連接另 一只雙極性保護元件。 再者,可設置另外之保護元件,其包括經閘極氣化膜 塗覆在半導體基Η上之閘電極,選擇性地形成在半導體 基片上並接至輸入信號内部導線之第2導電型之汲極區 ,及接至閘電極之第2導電型之源棰區。 於一値實例上,輸入保護電阻器能由擴散電阻器形成。 本發明之上述及其他目的,特歡及優點將因下面參照 附圖詳細說明實例而更形明瞭。 附匾簡沭 圖1偽已往技術之半導體元件之輸入部之斷面圖; 圖2Α傜圖1所示之己往技術之半導體元件之輸入保護 本紙張尺度適用中國國家揉準(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -β 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(r ) 電路之配置圖案; 圖2B傜沿圖2A之X-X線剖開之斷面圖; 圖3傺圖1所示之已往技術之半導體元件之輸入部之電 路圖; 圖4係半導體元件之輸入部之斷面圖,其示出本發明 之輸入保護電路之一個實例; 圖5A偽圖4所示之半導體元件之輸入保護電路之配置 圖案; - - 圖5B俗沿圖5A之Y-Y線剖開之斷面圖; 圖6傜圖4所示之半導體元件之輸入部之電路圖; 圖7示出藉輸人保護電阻器緩衝之電壓之曲線; 圖8偽示出靜電崩潰試驗之甯路圖; 圖9偽本發明之輸入保護電路之另外實例之配置圖案; 圖10僳同於圖4之斷面圖,但示出圖4所示之實例之變 更; 圖11A俗同於圖5A之配置圖案,但示出圖10所示之半 導體元件之輸入保護電路; / 圖11B傜沿圖11A之線Y-Y剖開之斷面圖;及 圖12傜同於圖9之配置圖案,但示出圖9所示之實例之 變更。 g葙宭例說明 參照圖4,其示出半導體元件之輸入部之斷面圖,示 出本發明之輸入保護電路之一値實例。圖5A偽圖4所示 之半導體元件之輸入保護電路之配置圖案,圖5B偽沿圖 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐)
Jl— n I. —^1 I —^1 ......- 尤衣 1-- I (請先閲讀背面之注意事項再填寫本頁) 訂 ^ 經濟部中央揉準局貝工消費合作社印装 A7 — _B7____ 五、發明説明(& ) 5A之線Y-Y剖開之斷面圏。S外,團6像圖4所示之半導 體元件之输入部之電路圖。 圖6所示之输人保護窜路1〇ΟΑ含有回鋁合金薄膜15作 成並菜擇性地塗覆於形成在p型矽基H1上之中間層绝線 膜14上之長方形輸入信號墊15(IN)*及由經接觸孔CH1 接至輸入信號墊15(IN)之第1N+擴散磨11,形成在p型 矽基片1之表面部上之第2N+擴散層12,具有雜質濃度 高於P型矽基Η 1之表面部雜質漩度之嚴1 3 A,及 經接《孔CH1接至第2N+擴散層12之VCC電源線15(VCC) 所組成之雙極性保護元件HPNal,前述第1H+擴散層11 偽形成在P型矽基Η 1之表面接鄰输入信號15(IN)並沿箸 長方形之輪入信號墊之一钿延伸100 之長度,前述第 2N+擴散琴12傜形成在P型矽基H1之表面並隔一 Ϊ.6以B 之定常間隔L1平行於第1N+擴散層11,前述擴散層13A 偽形成於第1間隔L1内並平行於第1及第2N+擴散層11及 12延伸,其像與第2N+擴散層12结合,但與第1N+擴散 層11則相隔~π之間隔2。 於變更例上,p+擴散層13A也能形成如圖10,11A及 11B所示,延伸覆蓋第2H+擴散層12之底及侧部,前述 圖面分別與圃4, 5A及5B相似,但示出圖4,5A及5B所示 之實例之變更。因此,於圖UA及11B上與圖4’ 5A 及5B所示之元件相似者偽用相同符號表示,不另作説明。 再者,輸人保護鼋路100A含有第2雙極性保護元件NPNa2 ,其傺與第1雙極性保護元件NPHal相似但你接在输入倍 -8 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本貢)
322631 A7 W1____ 五、發明説明(7 ) 號墊15(IN)與GND電源線15(GND)之間。 (請先閱讀背面之注意事項再填寫本頁) 輸入保護電路100A另含有由擴散層2R構成之輪入保護 電阻R,該擴散層2R係形成於基片1上並具有一對選擇性 地形成在擴散層2 R之相對端之表面上之N+擴散層10R» 該擴散層2R像與N-凹線2—起形成。成對之擴散層1QR之 一,亦即,輪入保護電阻器R之一端傜接至輸入墊15(IN) ,擴散層10R之另外之一,亦即,輸入保護電阻器R之另 一端傜接至輸入信號内部導線15(1 U Α )_β _ 經濟部中央標準局員工消費合作社印製 輪入保護電路100Α另外含有保護元件(BVds元件),此 元件包括經閘極氧化膜S塗覆在P型矽基片1之表面上之 閘電極6B,選擇性地形成在P型矽基片1並接至輸入内部 導線15(INA)之N+汲極區7BD,及經接觸孔CH2接至閘電 極6B之N+源極區7BS,此源極區7BS偽接至GND電源線15 (G N D )。因此,B V d s元件具有Μ 0 S結構,這種Μ 0 S結構之W /Ub (通道寬對通道長之比)為200# m/2# m。輸入信號 内部導線15(INA)偽接至内部電路200,例如,共通連接 PM0S電晶體MP及NM0S電晶體Μη之閘極以形成《CMOS倒反器 。該PM0S電晶體MP如圖4所示僳由形成在ίΐ-凹緣2内並 相互分離之Ρ+源極區9S, Ρ+汲極區9D及形成在澱積於 源極區9S及汲極區9D間之Ν-凹緣2之表面上氧化膜上之 閘電極6Ρ所形成。NM0S電晶體Μη,如圖4所示,係由形 成在Ρ型基片1上且相互分離之Ν+源極區7S及Ν+汲極區 7D,及形成在澱積於源極區7S及汲棰區7 D間之基Η 1之 表面之氣化膜上之閘電極6Ν所形成。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 經濟部中央梂準局員Η消费合作社印裝 A7 _B7_ 五、發明説明(牙) 於上述之構成,N+擴散層11及通道上槽物4間之間隔 L3俗作成為0.8以|»或大於0.8α B〇 N+擴散層11» 12及 1 0 R , Η +汲極區7 D及7 D B,N +源極區7 S及7 S B ·及凹緣 接觸區10,例如,皆由相同之注入流程及相似之追熱流 程製成,這些部份之雜質濃度例如你2.5x1〇Wcb_3 。9 外—方面,在形成元件隔離氣化膜3後P+擴散層13A即 藉與形成通道止棺物4相同之注入及退熱流程而形成’ P+擴散層13A之雜質濃度,.例如·-為^热l._M3 ,而圍 繞P+型擴散層13A之P型矽基Η之雜質濃度。 例如,為 lxl〇e cm·3 〇 附帶一提的是P+基Η接觸區係用8表示。蘭極氣化膜 S之厚度為25jum程度。 下面將敍述輸入保護電路100A之動作。 當相較於VCC電源線15(VCC)之高電力供給電源(vcc) 偽為正極性之過量電壓被加於輸入墊15 (IN)時空乏靥01自 H+擴散層Ϊ1延伸。但是,因為在擴散層11及12間有 P+擴散層13A,在空乏層到達N+擴散層12前即産生崩 潰。因此,藉雙極性電晶體之動作可流通大.電流。這裡 ,崩潰電壓,例如,為22.5V,但於已往技術之例上偽 為14.5 V。因此,藉將L2設定於適當值,空乏層上之電 塲強度可作得小,從而能滅少熱載子之産生,籍此可抑 制因加上過量電壓所産生之洩漏電流之增加。 若將與VCC電瀝線15(VCC>之高電力供給電壓(VCC)相 較偽為負極性之過量電壓加於輸入S&15(IK)時,則不僅存 -1 0 - 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 經濟部中央揉準局貝工消費合作杜印製 — 五、發明説明 ( 9 ) 1 1 在 有 由 H + 擴散層12 , P + 擴 散層13A, P型矽基片1及N + 1 1 擴 散 層 11所 組 成 之 N + P + PN +型電晶體,同時也存在有 由 N -M緣及 P型矽基片1 組 成之PN結合電容器。因此, /»-s. 請 1 \ N + + PH + 電 晶 體 之 負載 傜 比加上與高電力供給電壓(Vcc) 先 閲 1 1 1 相 較 傺 為 正 極 性 過 量 電壓 之 情形為輕。另外一方面,空乏 背 I 空乏層相當,但因為P+擴 之 屬 之 寬 度 傜 與 已 往 技 術例 之 i 1 I 散 層 13 A之寛度比已往技術例之P+擴散層13之寬度窄· 事 項 再 1 1 —1_ 故 有 效 之 其 極 寬 度 窄 ,因 此 雙捶性.S晶遍凰作大。 填 寫 士 装 1 I 當 相 較 於 GND電力轚源線1 5 ( G N D )之接地電麼(G N D)偽 尽 頁 為 正 極 性 之 過 量 電 m 被加 於 輸入塾15(IN)時則産生與VCC 1 1 電 力 電 源 線 15 (VCC)之高電力電源(VCC)相較傜為正極性 1 1 過 量 電 壓 之 情 形 相 似 之動 作 〇 1 訂 當 相 較 於 GND電力電源線15(GND)之接地電壓(GHD)偽 1 為 負 極 性 之 過 量 電 壓 被加 於 輸入墊15(IN)時則産生由源極 1 1 區 7S及 P型矽基Η 1所 組成 之 接合電容器。此電容器不 1 I 僅 存 在 於 所 示 之 倒 反 器, 在 内部電路上也存在不少這種 1 電 容 器 〇 與 相 較 於 高 電力 電 源電壓(VCC)傜為負極性之 Λ I 過 暈 霣 壓 被 加 上 之 情 形相 似 ,第2雙極性保護元件NPNa2之 1 負 載 輕 且 有 效 基 極 寬 度窄 〇 1 下 面 將 說 明 输 入 保 護電 阻 器R。當對輸入信號墊加上 l 1 相 當 高 突 昇 電 壓 時 若 無輸 入 保護電阻R,此相當高突昇 1 Ρ m 壓 則 照 原 樣 加 於 内 部電 路 200。因此,如圖7之曲線 A 1 1 所 示 * 加 於 内 部 電 路 200之輪入霄壓Vin傜随著時間增加 1 I 到 相 當 高 之 電 壓 t 而 在加 於 内部轚路200之輸入電壓V i η 1 1 I -11- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(P ) 降低並穩定於既定電壓之前,半導體電路元件有斷裂之 可能性。但是,如果在输入信號墊15(IN)舆内部電路200 之間設置輸入保護電阻器R時該突壓則被構成輸入保護 電阻器R之電阻及R-凹綠2R之寄生電容之時間常數所缓 衝,而如圖7之曲線B所示,加於内部電路2 0 0之输入電 壓VU之峰值變小。附帶一提的是圖6之符號"D”傺表示N -凹線2R與P型矽基Η 1間之PH接合二極體。 下面將敘述BVds元件之動作。 汐雄;κ… 當相較於GND電力電源線15(GND)之接地電壓(GND)係 為正極性之過量電壓被加於輸入信號墊15(IH)時,則如在 此項技術上為人熟知,BVds元件即顯出負電阻,因此BVds 元件變成導電性。另外一方面,當相較於接地電壓(GND) 傜為負極性之過量電壓被加於輸入信號墊時BVds元件則執 行M0S電晶體之動作。 參照圖8,其示出說明靜電崩潰試驗之電路圖。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 首先,參照圖8敘述MIL-452 -883C規定之步驟。既定 電壓經10ΜΩ之電阻器R〇及開關S自高電壓電源Hv加於 100« F之電容一 5〇BS時間,然後切換開關S俾將蓄積於 電容器Ci上之電荷經1.5ΚΩ之電阻器匕加於接受DUT試 驗之元件100ns時間。此動作重複作5次。 下面表1示出上述實例及已往技術例之試驗之結果。 -12- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(") 表1
M IL-STD-883C
條 件 (I ) (I ) (I ) (IV ) 已往技術 600V 600V 2400 V 600V 第1實例 ^ 4000V _ 3800V . 忽-獅0V… —·—' ·.·— 4._ - ^ 4000V 電壓條件(I), (I), (H)及(IV)傜如下: (I )加上柑較於GND電力電源端子係為正極性電壓。 (I )加上相較於VCC電力電源端子偽為正極性電壓。 (里)加上相較於GND電力電源端子偽為負極性電壓。 (IV)加上相較於VCC電力電源端子偽為負極性電釅。 於上面之表1,請瞭解者電壓條件,例如,600V葆指 在以既定電壓執行完上述之靜電崩潰試驗後當7V, 0V及 7V分別加於VCC電源端子,GND電源端子及接至輸入信號 墊之輸入信號端子時如果上述之既定電颸不大於600V時 流經輸入信號端子(亦即,洩漏電流)偽小於〇.1«Α。關 於此點,需一提的是在執行崩潰試驗之前測定之洩漏電 流偽遠小於O.lwA。另外,如果圖6所示之倒反器之閘 極氣化膜崩潰時可觀査到洩漏電流偽遠大於O.lw A。 需一提者,相較於已往技術,第1實例之靜電崩潰電 壓傜大幅提高。 -13- 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) ^^1- 1^^— I- !i —^1· nn I: —i nn tm I ^^^1 1 - ^^^1 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(^ ) 下面將欽述E1AJ ED-470 1規定之試驗步驟。此情形, 於圖8所示之電路上,電容器C1傜2 00PF,電阻器R〇偽 10ΜΩ ,及電阻器Ri傜0Ω。對電容器Ci充電100ns, 然後放電至接受DUT試驗之元件100ms,此動作重複5次。 下面表2示出在執行完本靜電崩潰試驗及其後在上述 條件下測定洩漏電流得出之第1實例及已往技術例之試 驗結果。
條 件 (I ) (I ) (I ) (IV ) 已往技術 200V 100V 300V 100V 第1實例 400V 400V 1300V 700V 電壓條件(I), (H), (B)及(IV)偽與表1之(I), (H ) , ( SI )及(IV )相同。 ' 依本試驗之結果,相較於已往之技術例,本實例獲得 大幅之改善。 附帶一提者,12V程度之高電壓傜被使用於快閃式記 億體。為此目的,某些半導體元件具有能藉經既定輸入 信號端子加上12V或約為12V之模式設定信號而指定動作 模式之電路構成。於此電路構成上,雙極性保護元件大 -1 4- 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) -衣. 訂 A7 B7 五、發明説明(Μ ) 約14.5V之崩潰霄壓在已往之技術例上不能視為具有充份 之餘裕。因此,使用這些電路構成像為一傾問題。但是 ,因本實例之雙極性保護元件之崩潰電壓傜約22.5V,故 能將具有足夠動作餘裕之電壓加於上述模式設定端子。 參照圖9,其示出本發明之輸入保護電路之另外實例之 配置圖案。於圖9上,與圖5 A所示之元件相似之元件係用 相同符號表示,其説明則省略。 除了第1及第2雙極性保護元件N RRIa JUL?形成為充 份地大於第1實例之第1及第2雙棰性保護元件NPN1及HPN2 外,餘皆與第1實例者相同。 尤其是,N+擴散層11A及12A沿著輸入信號墊15UN) 之兩側延伸而使N+擴散層11A及12A間之PP+領域之長 度成為第1實例之PP+領域之約2.5倍。因此可容許大電 流電通,故可提昇保護能力。前述輸入信號墊之兩側間 含有一角隅。 於變更例上,P+擴散層13A能如圖12所示形成為延伸 覆蓋第2N+擴散層12之底及側部,圖12係與圖9相似但 < 示出圖9所示之變更。於圖12上,與圖9相似之元件偽用 相同之符號表示,不再S作説明。 經濟部中央標準局員工消費合作社印袈 (請先閲讀背面之注意事項再填寫本頁) 於上述之實例,除了雙極性保護元件及保護電阻器之 外另設有BVds元件,但是,BVds元件並非必須而可省掉 。其理由為BVds元件依所加之電壓之極性,可作用為負 極性電阻元件或MOS電晶體,但是,本發明之雙極性保 護元件不管所加之電暖之搔性,其在雙極性電晶體之動 -15- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(β ) 作上傜為負極性之電阻,縱使在動作上稍有差異。 再者,本發明之雙極性保護元件及保護電阻器能以傳 統之CMOS製程形成,因此不需增加待別流程。 從上述可知本發明之輪入保護電路之待擞為雙極性保 護元件傜由接至輸入信號塾之第2導電型之第1擴散層, 與第1擴散層隔第1間隔平行延伸之第2導電型之第2擴散 厣,及具有高雜質濃度之第1導電型之第3擴散層所構成 ,該第3擴散層俗在第1間隔平行於第氩散層,與 第2擴散層接合但與第1擴散層分離。 籍這種結構,因第1導電型(具有低雜質濃度)之半導 體基片領域傜位於第2導電型之第1擴散層與具有高雜質 濃度之第1導電型之第3擴散層之間,故當靜電過量電壓加 於輸人端子時以一種幾乎所有電流只流過雙極性保護裝 置之模式産生之空乏層,其厚度大,結果熱載子不易産 生。於電流不僅流過雙極性保護元件,也流過其他路徑 之另外模式5,有效基極之寬度能減少,進而提高保護 之能力。因此可避免過量電壓所引起之洩漏'電流之增加, 進而能改良靜電崩潰電壓。 本發明已參照實例説明如上。但是,需一提者本發明 絶非受限於說明之構成之細節,而在申請專利範圍内可 作任何修改及變更。 -16- 本紙張尺度適用中國國家_準(〇奶)八4規格(210父297公釐) (請先閲讀背面之注意事項再填寫本頁) 裟. 訂
Claims (1)
- 322631 .郃 C8 D8 六、申請專利範圍 1. 一種半導體元件所用之輸入保護電路,包括: 一輸入信號墊選擇性地塗覆於第1導電型半導體基片 上形成之中間層絶緣膜上; 一雙極性保護元件,其組成如下:、 一對立於該第1導電型之第2導電型之第1擴散層,該 第1擴散層接至該輸入信號塾且選擇性地形成於該半 導體基片之表面部位; 一在該半導體基Μ之該表面部位形第2導電型 之第2擴散層,與該第1擴散層分開一第1間隔而平行 延伸; 於該第1間隔内平行於該笫1及第2擴散層在該半導體 基Μ上形成之該第1導電型之第3擴散層,與該第2擴 散層接合但與該第1擴散層分離,該第3擴散層之雜質 濃度高於該半導體基Η之該表面部位之雜質濃度;以 及一接至該第2擴散層之電源線;以及 一輸入保護電阻器,具有接至該輸入信號墊之第1端 子及接至輸入信號内部導線之第2端子。· 經濟部中央標準局員工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 2. 如申請專利範圍第1項之輸入保護電路,其中該第3 擴散層延伸覆蓋該第2擴散層之底面及側面。 3. 如申請專利範圍第2項之輸入保護電路,其中該輸入 信號墊為長方形,而該第1擴散層沿箸該長方形输入 佶號墊之一側形成,實質上覆蓋該一側之整個長度。 4. 如申請專利範圍第2項之輸入保護電路,其中該輸入 信號墊為長方形,而該第1擴散層沿箸該長方形信號 -17- 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0Χ297公釐) 經濟部中央標準局員工消費合作社印裝 A8 B8 C8 D8 六、申請專利範圍 塾之兩側形成,並包含兩側間之一轉角,實質上覆蓋 該兩側之全長。 5. 如申請專利範圍第1項之输入保護電路,其中該雙極 性保護元件連接在該輸入信號墊及VCC電源供應線之 間,而具有與該第1雙極性保護元件相同構造之(第2 雙極性保護元件則連接在該輸入信號墊與地電源供應 線之間。 6. 如申諳專利範圍第5項之輸入保_護霉^^為中各該第 1雙極性保護元件及該第2雙極性保護元件之該第3擴 散靥延伸覆蓋該第2擴散層之一底面及一側面。 7. 如申請專利範圍第6項之輸入保護電路,其中該輸入 信號塾為長方形,而該第1雙極性保護元件之該第1 擴散層實質上沿著該長方形輸入信號墊之第1側之全 長形成,而該第2雙極性保護元件之該第1擴散層實 質上沿箸該長方形輸入信號墊之第2側之全長形成, 該第2側傜與該第1側相對。 8. 如申請專利範圍第6項之輸入保護電路/其中該輸入 信號墊為長方形,且該第1雙極性保護元件之該第 1 擴散靥實質上沿著該長方形輸入信號墊之該第1及第 2側之全長形成,包含其間該長方形之第1轉角,而 該第2雙極括保護元件之該第1擴散層實質上沿著該 長方形輸入信號墊之第3及第4側之金長形成,包含 其間與該長方形之該第1轉角成對角之第2轉角。 9. 如申請專利範圍第1項之輸入保護電路,並含另一保 ~ 1 8 ~ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先聞讀背面之注意事項再填寫本頁) 訂 A8 Βδ C8 D8 六、申請專利範圍 護元件,此元件含有經閘極氣化膜而塗覆於該半導 體基Η之該表面上之閘極,選擇性地在該半導體基 Η之該表面上形成一第2導電導電型之汲極區,並接 至該輸入信號内部導線,及接至該閘極之該第2導電 型之源極區。 10.如申請專利範圍第1項之输入保護電路,其中該保護 電阻器以擴散電阻器形成。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印装 -19- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7155821A JP2638571B2 (ja) | 1995-06-22 | 1995-06-22 | 半導体装置の入力保護装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW322631B true TW322631B (zh) | 1997-12-11 |
Family
ID=15614230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085107497A TW322631B (zh) | 1995-06-22 | 1996-06-22 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5895958A (zh) |
JP (1) | JP2638571B2 (zh) |
KR (1) | KR100210554B1 (zh) |
CN (1) | CN1116703C (zh) |
TW (1) | TW322631B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6218704B1 (en) * | 1997-05-07 | 2001-04-17 | International Business Machines Corporation | ESD protection structure and method |
JP4376348B2 (ja) * | 1998-05-18 | 2009-12-02 | パナソニック株式会社 | 半導体装置 |
KR20000018511A (ko) * | 1998-09-02 | 2000-04-06 | 김영환 | 바이어스 전압 발생기의 레이 아웃방법 |
US6355508B1 (en) * | 1998-09-02 | 2002-03-12 | Micron Technology, Inc. | Method for forming electrostatic discharge protection device having a graded junction |
US5960290A (en) * | 1998-10-29 | 1999-09-28 | United Microelectronics Corp. | Method for fabricating a protection circuit of electrostatic discharge on a field device |
US6114194A (en) * | 1998-11-17 | 2000-09-05 | United Microelectronics Corp. | Method for fabricating a field device transistor |
US6285062B1 (en) * | 1999-05-12 | 2001-09-04 | Micron Technology, Inc. | Adjustable high-trigger-voltage electrostatic discharge protection device |
DE19934413A1 (de) * | 1999-07-22 | 2001-01-25 | Siemens Ag | Vorrichtung zum Einbringen eines Zuschlagstoffes in ein Abgas |
US6396107B1 (en) | 2000-11-20 | 2002-05-28 | International Business Machines Corporation | Trench-defined silicon germanium ESD diode network |
CN100388481C (zh) * | 2003-12-24 | 2008-05-14 | 上海华虹Nec电子有限公司 | 集成电路芯片结构 |
FR2918504B1 (fr) * | 2007-07-06 | 2009-11-27 | St Microelectronics Sa | Resistance integree diffusee |
CN101819993B (zh) * | 2010-04-13 | 2011-07-06 | 东南大学 | 降低热载流子效应的p型横向绝缘栅双极型器件 |
JP2013172085A (ja) * | 2012-02-22 | 2013-09-02 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP6664261B2 (ja) * | 2016-04-07 | 2020-03-13 | キヤノン株式会社 | 半導体装置及び液体吐出ヘッド用基板 |
CN109712972B (zh) * | 2017-10-26 | 2024-06-04 | 上海维安电子股份有限公司 | 一种过压保护芯片的版图结构 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4602267A (en) * | 1981-02-17 | 1986-07-22 | Fujitsu Limited | Protection element for semiconductor device |
JPH03120751A (ja) * | 1989-10-03 | 1991-05-22 | Sharp Corp | 半導体素子の静電保護装置 |
-
1995
- 1995-06-22 JP JP7155821A patent/JP2638571B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-22 CN CN96110768A patent/CN1116703C/zh not_active Expired - Fee Related
- 1996-06-22 TW TW085107497A patent/TW322631B/zh active
- 1996-06-22 KR KR1019960023023A patent/KR100210554B1/ko not_active IP Right Cessation
- 1996-06-24 US US08/668,908 patent/US5895958A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1116703C (zh) | 2003-07-30 |
JPH098232A (ja) | 1997-01-10 |
US5895958A (en) | 1999-04-20 |
CN1147152A (zh) | 1997-04-09 |
JP2638571B2 (ja) | 1997-08-06 |
KR970003928A (ko) | 1997-01-29 |
KR100210554B1 (ko) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW322631B (zh) | ||
TWI344201B (en) | Electrical static discharge protection apparatus | |
CN111106107B (zh) | 低电容瞬态电压抑制器 | |
TWI409930B (zh) | 靜電放電保護之架構 | |
US9018705B2 (en) | ESD transistor | |
TWI224851B (en) | Electrostatic discharge protection element | |
TW200522331A (en) | Double-triggered silicon controller rectifier and relevant circuitry | |
US3469155A (en) | Punch-through means integrated with mos type devices for protection against insulation layer breakdown | |
TW312047B (en) | Low voltage triggered electrostatic discharge protection circuit | |
TWI418010B (zh) | Esd保護電路及元件 | |
JPH0828426B2 (ja) | Igfet集積回路の静電放電からの保護 | |
JPH02114661A (ja) | 集積回路 | |
CN108091647B (zh) | 自偏压双向esd保护电路 | |
TW392328B (en) | Electrostatic discharge protection circuit triggered by MOS transistor | |
TW457697B (en) | Semiconductor integrated circuit | |
JPH01140757A (ja) | 半導体入力保護装置 | |
US20060157791A1 (en) | ESD protection device | |
TW530405B (en) | Integrated circuit provided with overvoltage protection and method for manufacture thereof | |
US6479871B2 (en) | Electrostatic discharge (ESD) latch-up protective circuit for an integrated circuit | |
TW303527B (en) | Silicon controlled rectifier circuit | |
TWI286378B (en) | ESD protection circuit with low parasitic capacitance | |
TW308733B (zh) | ||
JPS6269678A (ja) | 入力保護回路 | |
TW201935654A (zh) | 半導體裝置 | |
JPS60144963A (ja) | Mis型半導体集積回路 |