TW318299B - - Google Patents
Download PDFInfo
- Publication number
- TW318299B TW318299B TW083106590A TW83106590A TW318299B TW 318299 B TW318299 B TW 318299B TW 083106590 A TW083106590 A TW 083106590A TW 83106590 A TW83106590 A TW 83106590A TW 318299 B TW318299 B TW 318299B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- transmission line
- circuit
- impedance
- patent application
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0298—Arrangement for terminating transmission lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Memory System (AREA)
- Small-Scale Networks (AREA)
- Dram (AREA)
Description
經濟部中央揉準局負工消費合作杜印装 318299 at B7 五、發明説明(1 ) 發明背景 本發明係有關用以傳送信號於諸如C PU及記憶裝置 或記億器1C等元件之間(例如,各由CMOS元件或 CMOS元件之功能組所構成之數位電路之間)之信號之 技術,且更明確言之,係有闢用以快速傅送信號通過匯流 排之技術,其中,一主傅输練具有多個元件連接於其上。 作爲迅速傅送僧號於各由半導酱稹體《路所構成之數 位電路之閧之一技術,有提出一種低幅度介面之技術,用 以播送具有信號餹度低至約1伏之信號。 作爲此一低幡度介面之一代表性實例,前此已提出一 GTL (射擊收發邏輯電路〉介面或一 CTT (中心分接 端)介面。此等低蟠度介面詳細肘諭於日經電子, 1993年9月27日板,第269至290頁。 圖1顯示先行技藝之此種低幡度介面之安排,其中, 一主傅输線具有多條支線。 號磚1 0 0標示一傅输線,由終端電源6 0及6 1及 終端電阻器5 0及5 1終接。傅输線10 0連接至一驅動 電路組1及接受電路組2,3,及4。 傅输線1 0 0具有阻抗500。支嫌1 1至1 4各具 有阻抗5 0 Ω。終接電阻器5 0及5 1各具有阻抗5 0 Ω 。終接電源6 0及6 1之電壓各爲0 . 5V。發送或驅動 電路2 1具有通電阻1 0 Ω。 當ff動電路2 1在邐輯、髙4^输出時,電路2 1作用 ,以連接傅輸線11至1伏《源(未顯示)°當羼動電路 本紙張尺度適用中國國家標準(CNS ) A4规格(210 X 297公釐) (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部中央揉準局負工消费合作杜印製 318299 A7 _B7__ 五、發明説明(2 ) 2 1在邏輯|低#输出時,氰路2 1作用,以連接傅输嫌 至地*即0伏電源(未顧示)。號磚3 2至3 4標示接受 電路,分別包含於一接受電路組中。接受電路比較所接受 之信號及參考電壓Vref ,以決定所接受之倌號爲高或低 位準。在本安排中Vref設定於0 . 5V。 其次,說明當驅動電路2 1自低输出轉換至高输出時 ,信號如何傅送至圖1中此匯流排上各黏處。首先,當驅 動m路2 1在低输出時,獲得傳输K流排1 0 0之一電位 。此時,在傅输線上點A處之電壓等於由終接電阻5 0及 5 1及發送氰路2 1之通髦阻除終接電源〇 . 5伏所獲得 之電壓。即是,賅電壓如下獲得 0.5VX10Q / (10Ω+50Ω/2) = 0.14(V) 其次,當發送m路2 1自低输出轉換至高输出時,故 倌號傅送至圖1之一點A,獲得傅输線之電位如下。在發 送電路2 1之输出轉換後,電源電壓即時由發送電路之通 m阻及傳输線1 1之阻抗5 0Ω除。故此,由如下獲得黏 a處之m位升高: 1VX50O / (50Ω + 10Ω) = 0.83(V) 原先電壓0.14V及電壓升高之相加,即是, 0 . 9 7V等於在酤A處之電位。 本紙張尺度適用中國困家操準(CNS ) A4规格(210X297公釐) (請先閩讀背面之注意事項再填寫本頁)
經濟部中央梂準局貝工消费合作社印製 318299 at B7 五、發明説明(3 ) 當0 . 8 3V幅度之波形到達分支點B時所發生之電 位如下獲得。如自傳翰線11上來看傅输嫌1 0 0,由於
傳输線1 0 0分爲二,即左及右部,如自傅翰線1 1上《I 之,傅输線1 0 0之實在阻抗變爲其阻抗5 0Ω之一半, 即2 5Ω。另一方面,由於傅输嫌1 1之阻抗爲5 0Ω, 阻抗之失配導致點B處之信號反射。 反射係數如下獲得。 (50Ω-25Ω)/(50Ω+25Ω) = 0 . 33 此意爲0 . 8 3V之信號瓤度之三分之一傅送至黏Α,即 是,幅度0.28V之信號反射回至發送m路方面。留下 之皤度0 . 5 5V之信號發送至傅输嫌1 0 0,作爲第一 傅送波。故此,傳送之信號之電位等於0.55V及原先 電位之和,即0.69V。 當具有還回至發送電路之0 . 2 8V之轜度之倍號到 達發送電路時,信號成銳影反射,並再度到達黏B。信號 之三分之二通過傳输線1 0 0,而信號之其餘三分之一則 回至傳输嫌1 1。依據此行動,信號重覆往回於傅输嫌 11上。毎次侰號波形到達WB時,波形之三分之二输出 至傅输嫌1 0 0。由此作用,原在黏A處之0 . 8 3V之 幡度逐塊分割傅送至傅输線1 0 0。 通過點B並傳送至傳輸線1 0 0之0 . 6 9V之信號 到達點C。在此點,在信號通過之前,二傅输線各製成具 本紙張尺度逋用中國國家樑準(CNS ) A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標率局貝工消费合作社印装 318299 A7 B7 五、發明説明(4 ) 有5 0Ω之阻抗。故此,向前合成之阻抗2 5ί2與傅输嫌 (信號已通過其上)之5 Ο Ω之阻抗之失配引起信號反射 Ο 反射係數如下: (50Ω-25Ω)/(50Ω+25Ω)=0 . 33 通過黏C之波形之電位等於由黏Β處之0 . 5 5V之 信號幅度乘互導2/3 (=1—1/3),並加原先電位 於此乘稹所獲之電位。即是, o.ssvxz/s + o.hvco.so (V) 相似之反射發生於黏E或黏G。在黏E處之電位爲 0 · 38V,及在黏G處之電位爲0 . 30V。 此結果顯示於圈2A至2C。圖2A顯示進出於黏C 上之信號,即是,往向WC之黏B上之信號,及自WiC出 來之點D及點E之信號〇爲清楚說明起見,亦艱示在黏A 上之信號。同樣,圖2 B顯示進出黏E之信號。圓2 C顯 示進出黏G之信號。在圈2A至2C中,號碼2 0 1槺示 在圖1中黏A處之信號波形。號碼2 0 2槺示在黏B處之 波形。號碼2 0 3標示在點C處之波形。號碼2 0 4標示 在點D處之波形。號碼2 0 5標示在點E處之波形。號碼 2 0 6標示在黏F處之波形。號碼2 0 7標示在黏G處之 本紙張尺度適用中國因家梯準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本覓)
經濟部中央揉準局員工消费合作社印装 318299 A7 _B7__ 五、發明説明(5 ) 波形。號碼2 0 8樞示在黏Η處之波形。當信號下降時, 發生相同之情形。信號下降畤之波形顯示於圖3 Α至3 C 。在圓3中,號碣2 01至2 0 8分別標示圓1中所示之 黏A至黏Η處之信號波形。 自上述之情形,知道使用普通信號傅送電路不能使點 Α上之來自驅動電路21之指示一髙位準之第一信號在所 有接受電路組處均超過參考氰屋Vref (在以上情形中爲 0 . 5V),以確定賅信號係在高位準上。換言之,由於 在各黏B,C,E,及Gift之大量反射,在A黏Λ之第一 信號之原先高位準電壓衰減至非常低位準之電壓,致不趄 過在接受器處之參考電壓Vref 。故此,即使發送單位 2 1指示一髙位準,接受器3 2,3 3,及3 4並不能辨 IB該第一信號爲高位準。最後,在重覆之信號後,在點B ,C,及D處之電壓位準將增加至非常接近點A處之位準 ,但在此之前,接受器不能颶出此高位準。 在分支點C,E,或G處進入毎一支線(如傳输嫌 1 1 )之信號在賅支嫌內一再反射。當反射之波形回至分 支黏時,信號之三分之二進入傅翰綠1 0 0。此引起傅输 線1 0 0上波形失眞。 如上述,在以上之先行技藝中,在毎一分支黏上發生 反射。由反射所引起之電位降相互重叠。信號電位之上升 受延遲於驅動電路之速處。此導致不利之延遲時閱增加, 從而阻止迅速傅输信號。 而且,進入接受電路組中之信號在接受電路部份中被 本紙張尺度適用中國國家槺準(CNS ) A4规格(210X297公釐) (請先M讀背面之注$項再填寫本頁) k^· 訂 A7 B7_____ 五、發明説明(6 ) 反射,然後進入傅输嫌1 00,此亦導致不利之信號波形 失ft,從而降低信號傅翰之可靠性。 爲加速信號傅輪,並減小練1 0 0上之信號幅度,以 上之先行技藝經安排,俾電濂me爲1v。在上述文件所 肘論之電路中》爲在普通使用之3.3V電源中達成IV 之幅度,驅動電路經安排,俾其通電阻具有10 0 Ω之特 定値,以達成小幡度。 然而,如該文件中所述之通電阻之特定値使具有約 1 0 Ω之通電阻之多置供應之電晶酱不能使用。換言之, 醫要特殊設計之《晶«I。 而且,訂定給發送m路2 1之此種較高之通電阻導致 增加驅動m路之功率消耗,從從增加整個不利之功率消耗 0 經濟部中央揉準局貝工消费合作社印裝 (請先《讀背面之注意事項再填寫本頁) 作爲有關本發明之已知之另一先行技藝裝置,可提出 發給唐納遜等之美専利4,9 2 2,4 4 9號。此美國利 發表一種技術,在具有多個電路組(包含驅動電路及接受 電路〉及組間僧號傅输繚(用以播送倌號於各電路組之閫 )之一《路線結構中,設置電阻器於氰路組及組間倍號傅 输線之間。設置電阻器於其閱之目的在降低由電源轉換操 作在信號碰撞時所出現之通過氰流,即降低組間信號傳输 匯流排上之信號幅度。《阻股定於2 0 Ω至4 0 Ω。此電 阻引起信號在《路組內之傅翰嫌及組W傳输線間之一分支 黏上反射。信號反射會抑制快速信號傅输之遑成。即是, 此技術並未依據組間信號傅翰線及組內信號傅输嫌間之阻 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 經濟部中央標準局貝工消费合作社印装 318299 at ___B7_ 五、發明说明(7 ) 抗闕係來設定任一電阻。 而且J P — B — 5 4-5 9 2 9發表另一先行技籌之 安排,此在組間信號傅输線及電路龃內之信號傅输線之閫 設置一氰阻器。在此先行技«之安排中,僅在電路組之接 受電路侧及組間信號傅翰線之閫設置一電阻器,發送電路 及組閜信號傳输陲流排之閧則無電阻器。與美専利 4,9 2 2,4 4 9间樣,當發送電路输出之信號傅送於 組闔信號匯流排上時,發生信號反射。輿前述之安排同樣 ,此信號反射會抑.制快速信號傅输之達成。 , ^ 發明概要 一 本發明之目的在提供一信號傳输裝讎,一竃路組,及 一稹《電路,其安排在克服以上缺黏,抑制具有支嫌之傅 输嫌上之信號電位下降,防止支嫌中之重覆反射,並保持 線上之倌號幅度小,俾可迅速傅送倌號。 爲達成該目的,在一較宜之棋式r一信號傅输裝置包 含一第一m路組,含有一驅動電路用以驅動信號,及一組 內傅翰嫌用以傅输倍號自驅動電路至氰路組外;一第二電 路組,包含一接受電路用以接受信號,及一組內傅输線用 以傅送欲翰入之信號至接受電路:及一組閫傅输嫌,用以 傳送信號於各電路組之間;其中,組間傅输嫌由一或二元 件終接,元件各具有一電阻等於或接近於組間傅輸繚之特 定阻抗値。而且,電阻罌8 0至8 3各具有電阻等於或接 近於由組內傅输線之阻抗減組閏傅输嫌之阻抗之一半所獲 本紙張尺度適用中國國家梂率(CNS > A4规格(210X297公釐) (請先閱讀背面之注意事項再填窝本頁) 1·I訂 -10 - 318299 經濟部中央標準局員工消费合作社印製 A7 B7__ 五、發明説明(8 ) 得之値。 同樣,在具有多個組且毎組具有驅動電路及接受電路 二者之m路裝置中,組w傅输鵪由一或元件終接,元件各 具有電阻等於或接近於組閫傅輪線之特性阻抗。設有組內 傳输嫌,具有電阻等於或接近於由組內傅輪練之阻抗減組 閫傳輪線之特性阻抗之一半所獏得之値。 在具有長引嫌框之一電路包,賭如方平包(QFP) 或銷柵行列(PGA)使用於具有驅動或接受電路整合於 其上之一稹體電路中之情形,組間傅输線有終接,股有電 阻器,以匹配組間傅输線及組內傅翰嫌閩之阻抗,且引線 框之阻抗及組內傅输繚之阻抗相匹配。 依嫌本發明,由插入具有竃阻接近於由支嫌之阻抗減 賅線之阻抗之一半所獲得之値,則可防止支嫌內之重覆反 射,及由插入電阻及終接電阻分除之傅输線之轘度衰減* 從而能迅速傅送信號。 在有大置之分支黏存在於組閫傅输嫌之情形,由於電 阻器之存在而引起電路,組Μ傳输線不能直接看到分支線 (即傅输繚負荷電容及驅動及接受m路之氰容之和)。此 可有效抑制嫌阻抗降低。而且,可抑制由於現插入所引起 之波形失眞。 附圖簡述 圖1頫示普通單向傅輪線; 圖2 A至2 C爲曲線圖,期示在使用普通傅输線之情 本紙張尺度逍用中國國家標準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
-11 - 經濟部中央標準局貝工消费合作社印製 A7 B7_ 五、發明説明(9 ) 形中所呈現之倌號波形(前緣波形); 圖3 A至3 C爲曲綠豳,顯示在使用普通傳输嫌之情 形中所呈現之信號波形(後緣波形); 圓4爲方塊圖,顧示本發明之一實施例1: 圖5爲電路圓,顯示驅動竃路之一例: 圖6爲《路圖,顯示差壓接受電路之一例; 圈7 A至7 C爲曲線圓,顯示本發明之實施例1中之 信號波形(前緣波形): 圖8 A至8 C爲曲嫌圓,顯示本發明之實施例1中之 信號波形(後緣波形); 圔9爲曲線圓,顯示在使用普通傅输嫌之情形中,當 執行現插入時所發生之波形失眞; 圖1 0爲曲線BB,顓示在使用本發明之實施例1之電 路之情形中,由於現插入所引起之波形失眞; 圃11爲方塊圓,顯示本發明之一實施例2; »1 罢1 2Β爲曲線圓,顯示使用普通傳输線轉換 發送電路時所發生之波形: 圖1 3Α至1 3Β爲曲線圓,顯示由實施例2之驅動 電路進行轉換操作之波形; 圖14爲方塊圓,顧示本發明之一實施例3; 圖1 5爲方塊圖,顯示實施例3之一修改: 圓1 6Α至1 6C爲曲嫌圓,顯示本發明之實施例3 之電路之情形中所發生之信號波形(前緣波形): 圖1 7Α至1 7C爲曲嫌圖,願示本發明之實施例3 本纸張尺度適用中國國家標準(CNS ) Α4规格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 -12 - 316299 at ___ B7_ 五、發明说明(10 ) 之電路之情形中所發生之信號波形(後緣波形〉; 18A至18C爲曲嫌圓,顯示在改變本發明之實 施例1之傅输線之阻抗之情形中所發生之倍號波形(前緣 波形); 圖1 9A至1 9C爲曲線匯,顯示在改變本發明之實 施例1之傅输嫌之阻抗之情形中所發生之信號波形(後緣 波形); 圖2 0爲電路圖,顧示本發明之實施例3之一安排, 其中使用一氰容器來取代電阻器: 圖2 1爲Μ路钃,顯示本發明之實施例3之另一安排 ,其中使用一電容器來取代電阻器; 圖2 2A至2 2C爲曲練圓,顯示使用圖2 0中所示 之安排之情形中所發生之倌號波形(前緣波形); 圖2 3A至2 3C爲曲線圖,顯示使用用圖2 〇中所 示之安排之情形中所發生之信號波形(後緣波形〉; 圓2 4爲曲線圖,顧示圓4所示之電路安排中所發生 之信號波形: 經濟部中夬樣準局貝工消費合作社印製 (請先《讀背面之注$項再填窝本頁) 圓2 5爲曲線圓,顯示圖4所示之電路安排中之電阻 器8 0至8 3具有較小之値之情形中所發生之信號波形; 園2 6爲曲線圖,顧示圓4所示之電路安排中之電阻 器8 0至8 3具有較大之値之情形中所發生之信號波形; 圚27爲方塊圖,顯示本發明之一實施例4; 圈2 8爲斷面圖,顦示一 QFP包; 圈2 9爲斷面圚,顛示一 PGA包;及 本紙張尺度逍用中國國家橾準(CNS ) Λ4规格(210X297公釐) -13 - 318299 at B7 五、發明説明(11 ) 圖3 0顯示其上背有QFP包之一裝置之一例。 較宜資施例之說明 參考附圓,詳細說明本發明之實施例。 圖4以基本方塊钃顧示應用本發明之單向傅输鐮之第 一資施例。 在圖4中,號碼1棵示一驅動電路組(單位),具有 顧動《路21。號碼2至4樣示接受電路組,設有各別之 接受電路3 2至3 4。電路組分別包含電阻器8 0至8 3 ,及傅输線1 1至1 4。一傳输線1 〇 〇連接至《路組1 至4,及傳输匯流排1 0 〇之二端由電阻器5 0及5 1終 接,各具有電阻等於或接近於傅输線1 〇 〇之特性阻抗。 在圖4中,傅输鐮1 0 〇具有阻抗5 0Ω。支綠1 1 至1 4各具有阻抗1 0 Oii。終接電阻器5 0及5 1各具 有電阻5 0Ω。終接電谳6 0及6 1用以供應1 · 5V之 電懕。驅動電路2 1具有通電阻爲1 Ο Ω。 經濟部中央揉準局負工消费合作社印装 (請先閲讀背面之注意事項再填寫本頁) 驅動電路21在糴動電路21保持高输出時作用而連 接一傳输線至3V電源(賭如圖5中之6 2),或當驅動 電路2 1保持低输出時連接傅輸嫌至地電位(諸如圈5中 之63)。在圖4中,號碼32至34標示接受電路。 電阻器8 0至8 3各界定具有電阻7 5 Ω。界定賅電 阻之方法以後述之。 注意在本實施例中,傅输線1 0 0在二端處終接。然 而,如軎愛,亦可在一端僅由一電阻器終接。而且,本實 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) -14 - 經濟部中央標準局負工消费合作社印«. A7 B7 五、發明説明(12 ) 施例設有三接受電路組,各具有一接受氰路。然而,本發 明逋用於包含至少一m路組(具有接受m路)之倌號傅翰 裝置。 圓5顯示圈4之裝匿中所用之發送或糴動《路2 1。 此羼動電路2 1爲一推挽式驅動電路,由一拉上電晶體 7 0及一拉下m晶« 7 1構成。 豳5所示之拉上電晶體7 0爲一 N通道MOS場效電 晶體(NMOS )。電晶雔7 0之材料不限於NMOS。 例如,可使用P通道MOS場效電晶體(PMOS )來製 造幫晶體7 0。 具有推挽式軀動氰路之低幡度動m路眸細肘諭於曰 貍電子文件中,前指爲先行技藝之裝置。然而,在此文件 中,驅動電路使用具有約1 Ο Ο Ω之高通電阻之一電晶镰 。反之,本發明使用具有約1 Ο Ω之通電阻之一電晶體, 此現廣泛供應。本發明可使用普通之糴動電路,因爲本實 施例中所加之電阻器8 0至8 3之通電阻及約1 Ο Ω之電 晶酱通電阻之和接近先行技繭裝置之1 Ο 0Ω之通電阻* 數傅輪睡流排1 0 0上之幅度約與先行技藝者之幅度相同 0 例如,假設傅输線1 0 0之阻抗及終接電阻器爲5 0 ,支線之阻抗爲1 0 Oii,終接電濂饋送1 . 5V之電 壓,及臞動電路之電源鎮送3 V之電懕。由此等假設,在 指示使用具有通電阻1 ο ο ω之m晶酱之上述文件中所用 之傳输線上之信號幅度成爲0 . 6V,賅幅度大致等於圖 本纸張尺度逍用中國國家揉率(CNS ) A4规格(210X297公釐) (請先聞讀背面之注$項再填寫本頁) -*
-15 - 經濟部中央梂準局βζ工消费合作社印裂 A7 B7 五、發明説明(13 ) 4所示之傅输嫌1 0 0之0 · 6 8V之幡度。 由降低II動電路2 1之通電阻自1 Ο 0Ω至1 0Ω, 則可降低驅動電路中之功率消耗。例如,在以上之情形中 ,安排使用通電阻爲1 Ο Ο Ω之先行技藝裝置消耗功率 1 4 . 4mw,而本發明則可大爲降低功率消耗至1 . 9 mw。而且,本實施例可使用具有通電阻10Ω或以上, 具酱首之,約5 Ο Ω之通《阻。此驅動《路可具有與以上 相同之效果。 其次,圖4之接受電路之一例類示於圓6,此接受電 路爲一差S接受電路,用以根據输入電屋是高於或低於參 考電SVref ,決定输入信號爲邏輯高或低位準。此《所 用之參考壤壓可在稹體電路內產生。然而,如雜訊呈現於 稹镰竃路內,或已自外部進入之雜訊使電濂波勖,則參考 電壓會隨之波動。故此,由外部饋送參考m屋較佳。而且 *接受電路宜爲NMOS式差壓接受電路,用以經由 NMO S之作用接受输入信號。如此式接受電路用作參考 電屋*則使用終接電湎之電懕。故此,可接受在參考電屋 周園1 V或以下之小幅度波形。
例如,在以下之情形下,接受電路上之橱度爲 0 . 6 8V。明確言之,如終接電阻器5 0,5 1之電阻 各爲50歐,匹配電阻器80,81,82,及83之電 阻各爲7 5欧,及軀動氰路之通電阻爲1 0歐,驅動電路 之m源電壓爲3V,及終接電源電屋爲1·5V,則當驅 動《路在低输出時,毎一接受電路上之電懕爲1.16V 本纸張尺度適用中國國家標率(CNS ) Α4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) •K% 訂 -16 - 經濟部中央標準局貝工消费合作社印製 A7 B7 五、發明説明(14 ) (=1 . 5V-(1 . 5V-0)X (50Ω/2)/( 50Ω/2 + 75Ω+10)=1 . 5-0 . 34),及 當驅動電路在高输出時,毎一接受電路上之m壓爲 1 .84V( = 1 . 5V+(3-l . 5)X(50/2 )/(50/2 + 75 + 10)=1 . 5 + 0 . 34 ) 〇 故此,在毎一接受氰路上之幅度爲0 . 6 8V ( = 1.84-1.16)。 在蹁4中,僅脫明一電路組之一接受幫路3 2至3 4 ,作爲實例。然而,本發明不受接受《路數之限制。 在上述安排之信號傅输《路中* «阻器8 0至8 3之 電阻各等於由組內傳输線1 1之阻抗減鐮1 0 0之阻抗之 一半所獲得之一値。線1 0 0之阻抗醫要減半,因爲來自 驅動電路組之僧號在與匯流排1 0 0接觸之黏B處分爲二 路。即是,以下表示式成立:
Rm = Zs-Z0/2 (1) 其中Z s表示傅输嫌1 1之阻抗,Z 0表示嫌1 0 0之阻 抗,及Rm表示電阻器8 0之阻抗。 自此表示式可以明昧,如自傅輸線11上観之,《阻 器8 0及線1 0 0之總阻抗等於傅输嫌1 1本身之阻抗。 如此可防止支線內重覆反射。 電阻器8 1至8 3可由相似之方式界定。如此,男一 組可具有與上述組1相同之作用。 本纸張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注$項再填寫本頁) 、ye 經濟部中央棣率局MC工消费合作社印裝 316299 at B7 五、發明説明(15 ) 其次,說明由表示式(1 )所獲得之電阻器之作用, 以下參考圖4之電路圈,脫明當驅動電路2 1自低输出轉 換至高输出時,發送至圓4之毎一黏上之波形。 首先*醫獏得在驅動電路21饋送一低输出時所發生 之傅输線1 0 0之電位。使傳輪匯流排之電壓等於以終接 電阻器5 0及5 1,電阻器8 0,及驅動《路2 1之通電 阻除終接電獮電壓1.5V所獲得之電壓。具讎言之*當 驅動氰路21提供一低输出時,在傅输嫌上黏B處之《fi 如下: 1.5VX (75Ω +10Ω )/(10Ω +75Ω + 25 Ω ) = 1.16 (V) 在圖4之電路中,由驅動電路2 1所驅動之備號並不 反射於B黏。故此,整個信號傅送至傅输線1 〇 〇。當驅 動電路之輪出自低轉換至高位準時,傅送至點B之信號之 電位等於由終接電阻器5 0及5 1,電阻器8 0,及驅動 氰路21之通電阻除終接電源電壓1.5V及驅動電路 21之電源電壓3V所獲得之《壓。故此,當驅動電路 2 1提供高输出時,B黏處之信號電位如下獲得:
1.5V+(3V-1.5V)X 25Ω / (10Ω +75Ω +25Ω ) = 1.84V 即是,傅送至點B之信號之幡度爲: 本纸張尺度適用中國國家樑準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注項再填寫本頁) ..K% -18 - A7 B7_ 五、發明説明(16 )
1.84V-1.16V=0.68V 當傅送至傅輸嫌1 0 0之0 . 6 8V幅度之信號到達 點C時,雎5 0Ω之傳输嫌,7 5Ω之電阻器,及1 0 0 Ω之傅输匯流排里現於前方,伹阻抗之先配引起反射,因 爲此二線之總阻抗3 8 · 9Ω不等於信號通過之傳翰線之 阻抗50Ω。互導係數爲:1一反射係數=1一1—( 50-38. 9)/(50 + 38. 9)=0. 875〇 通過點C之信號之電位等於以互導係數0 . 8 7 5乘 點B處之信號幅度0 . 6 8V並加一原先電位於賅乘稹値 所獏得之値。即是,賅信號電位爲:
0.68X0. 875 + 1. 16V=1.76V 同樣之反射發生於點E或點G。E或G點處之電位分別爲 1 · 68V及 1 · 61V〇 經濟部中央揉準扃貞工消费合作社印裂 (請先閱讀背面之注f項再填寫本頁) -h! 此等結果顯示於圖7A至7C。圖7A顯示進出點C 之信號波形,即是,進入點C之點B處之信號波形,及自 黏C出來之點D及E處之信號波形。同樣,圓7 B顛示進 出黏E之信號波形。圓7 C顏示進出黏G之信號波形。在 圖7A — 7C中,號碼7 0 2表示在圓4中點B處之信號 波形。號碼7 0 3表示在黏C處之信號波形。躭磚7 0 4 表示在黏D處之僧號波形。號碼7 0 5表示在點E處之僧 號波形。號碼7 0 6表示在點F處之信號波形。號礴 本紙張尺度逍用中國國家梂準(CNS ) A4规格(210X297公釐) -19 - 經濟部中央橾準局貝工消费合作社印製 A7 B7 五、發明説明(ΓΓ ) 7 0 7表示在黏G處之僧號波形。號碼7 0 8表示在黏Η 處之倌號波形。當信號下降時,發生相同情形。此時之各 信號波形顓示於圔8 Α至8 C。在圖8 Α至8 C中,號爾 7 0 2至7 0 8表示自WB至點Η之信號波形,如在圖4 中。 在使用本實施例中清楚說明之信號傅输電路之情形, 應明瞭在毎一分支點處之來自驅動電路21之指示高位準 之任一第一信號可超過參考電壓(以上情況中之1·5V > 。故此,毎一接受電路能辨Κ正送出中之高位準。 本發明之此作用由表示式(1 )所獲得之電阻器8 0 至8 3之電阻以及接近由表示式(1〉所獲得之電阻之任 一値充分引起。 此參考圖2 4至2 6加以銳明。圖2 4顯示當圖4所 示之電路安排中之發送電路21不断输出一脉波波形時, 在圖4中點A,C,D,G,及Η處之波形在時間及電壓 閏之關係,在該電路安排中,組間傅輪嫌(主傅输嫌) 1 〇 〇具有阻抗5 0Ω,組內傅輸嫌11至1 4各具有阻 抗1 Ο 0Ω,終接電阻器5 0及5 1各具有電阻5 0Ω, 終接電源電壓爲1 . 6 5V,及《阻器8 0至8 3各具有 由表示式(1 )所獲得之電阻7 5Ω。 在圖2 4中,號碼7 0 1表示在點A處之信號波形。 號碼7 0 3表示在點C處之信號波形。號碼7 0 4表示在 黏D班之信號波形。號礴7 0 7表示在黏G處之信號波形 。號碼7 0 8表示在黏Η處之侰號波形。甚難目視tt分由 本張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) <請先聞讀背面之注意事項再填寫本頁) .k^. • hi. -20 - 經濟部中央揉率局貝工消费合作社印策 318299 at B7 五、發明説明(18 ) 7 0 7所示之曲線及7 0 8所示之曲線,因爲二曲嫌相互 重叠。 另一方面》另一情形顧示於圈2 5。圖2.5腹示當電 阻器8 0至8 3之電阻各改變爲5 0Ω,以獲得較大幡度 時之波形。如在圖25中,號碼701,7 0 3,704 ,707,及708分別顯示在圖4中黏A,C,D,G ,及Η處之波形。此處所用之電阻5 0 ii僅爲由表示式( 1 )所獏得之電阻7 5 Ω之6 6%。如自圖2 5中可見, 可使用此等電阻値而無任何麻煩。 如組內嫌之阻抗爲7 5Ω,則電阻器8 0至8 3之電 阻可各個定於7 5 Ω,以保持信號幢度與圖2 4之値相同 。此情形之波形顯示於圖2 6。在此情形中,電阻器8 0 至8 3之電阻各較表示式(1 )所獲得之5 0 Ω之電阻大 5 0%倍。關於此酤,應注意如《阻器8 0至8 3之電阻 各對表示式(1 )所獲得之値上下移動約5 0%,則本申 請害之作用仍可達成。 而且,爲提髙本發明之作用,宜設定電阻器8 0至 8 3之電阻高於主傳输繚100之阻抗之一値。而且,當 傳输線1 0 0具有許多支嫌時,來自驅動電路2 1之信號 不能超過參考電屋,即使通過本實施例中所用之信號傅送 m路之作用亦然。應付此缺黏之一方法在實施例3中澄清 Ο 在黏C,E,及G上進入傅输嫌1 2至1 4中之信號 成銳影反射於對應之接受電路上,然後返回至分支黏。由 本纸張尺度適用中國國家揉率(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -訂 _ -Γ. -21 - 經濟部中央標準局貝工消费合作社印装 A7 B7 五、發明説明(19 ) 於此電路保持阻抗逋當匹配,故整個信號一次傳送至傅输 線1 0 0上,而不反射倍號於分支黏上。 自此圓可見,插於本發明中之電阻器可大爲降低由反 射所引起之電位降。而且,此等電阻器使逮離駆動電路之 接受電路中之信號氰位降可微不足道。 由插入具有預定電阻之一《阻器於電路組內之傅输練 及組間傅输線問之一接觸黏附近,則可保持傅翰匯流排上 之信號幅度較小,並在髙速上傅送信號。幡度小多少可由 改變傅输線1 0 〇及毎一組內傅输線之阻抗而自由股計。 例如,如發送氰路2 1具有通電阻爲1 0Ω,假設組內傳 输嫌具有阻抗1 Ο 0Ω,及傅输線1 〇 0具有阻抗2 5Ω ,則傅输匯流排之信號幡度計算如下: 1 . 5VX1 2 . 5Ω/(12 . 5Ω+87 . 5Ω + 10Ω) Χ2 = 0 · 34V,其中,電阻器80至83各 具有《阻爲8 7 . 5Ω。在此情形之波形願示於圈1 8Α 至1 8C及1 9Α至1 9C。在此等圈中,號碼7 0 2至 7 0 8槺示在圖4中Β至Η點之信號波形。由此圓可明瞭 ,獲得具有較小幅度及小幅下降之波形。 而且,電阻器8 0至8 3具有抑制傅输線1 〇 0之阻 抗由於電路組中之負荷氰容所引起之下降之作用。即是, 由插入一《阻器於傳输線1 0 0及毎一電路組1至5之問 ,則組問傅输嫌不能直接看見電路組中之《容(即傅输線 負荷電容及驅動及接受電路之電容之總和)。故此,可抑 制傅输線之阻抗之下降。 本紙張尺度適用中國國家梂準(CNS ) Α4规格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) -'訂 -22 - A7 _B7_ 五、發明説明(2〇 ) 而且,在一新板加進使用中之傅输匯流排或已裝之一 板拉出之情形,即是,如執行一所謂現插入行動,本發明 之信號傅送系統具有另一有利作用。例如,考嫌充電至高 位準之一板插進接受低信號傅送之傅输嫌中。在此情形, 由於板中《容之電位與傅输嫌之電位不间,電流自板流至 傅输糠。電流傅送至傳输嫌。《流成失眞之波形進一步傅 送至支線內之接受《路。如賅波形失ft上升至較參考電壓 爲高之m位,則接受電路豚係傅送之高信號,且因而不遽 當作用。 爲脫明波形失眞之作用,圓9顯示當普通傅输繚中執 行現插入時所發生之波形,及園1 〇願示當本發明所提供 之傳送電路中執行現插入時所發生之波形。如圓9及1 0 所示,本發明降低由現插入所引起之波形失Λ。 實施例2 以下說明實施例2,其中,應用本發明於雙向傅輸糠 Ο 經濟部中央標準局負工消費合作社印製 (請先閱讀背面之注$項再填寫本頁) 圖11爲顯示第二資施例之基本方塊圖。電路組1至 4提供驅動電路2 1至2 4,接受電路3 1至3 4,電阻 器8 0至8 3,及傅输線1 1至1 4。一傅輙線1 0 0連 接至電路組1至4,並由電阻器5 0及5 1終接,各具有 電阻等於傳输線100之特性阻抗値。 圖11顯示傳输線在二端處由氰阻器終接。然而,如 需要,該傅输匯流排可在一端處由一電阻器終接。而且, 本紙張尺度適用中國國家梯準(CNS ) Α4规格(210Χ297公釐) -23 - 318299 A7 B7 五、發明説明(21 ) 圖1 1顯示四組。在實際上,本發明可應用於接有二或更 多組之任何傳输線上。 圖1 1中所示之m路組中所含之驅動《路2 1至2 4 及接受電路3 1至3 4之安排與參考圖5及6時所述者相 同。電阻器8 0至8 3之値可由圈4中所示之實施例1之 方式界定。而且,假設電路組1工作而發送信號,則在黏 A至Η上之信號波形與實施例1中者相同。 在具有實施例2中所示之一《路組中驅動電路及接受 電路之安排中,由使電阻等於或接近由前表示式(1 )所 獏得之《阻,則可降低糴動電路轉換所隨帶之等待時間。 以後,在豳1 1所示之電路安排中,以下說明當驅動電路 轉換時所發生之信號波形之改鰣。 首先,顆動竃路依以下程序轉換。 (1 )霸動電路2 1输出一高信號。 (2)在(1 )後1 Oms,驅動電路2 1轉換至高 阻抗狀態。此時,願動電路21输出一高信號。 經濟部中央槺準局負工消费合作社印装 (請先《讀背面之注^K項再填寫本頁) 在糴動電路21轉換後,終接電位下降於覊動電路 2 1附近之傅输線上之信號電位,直至來自驅動電路2 4 之高信號到達傅输線之該部份爲止。下降之波形自此傅送 通過傳输線而至各支線。 在無電阻器之普通傅输線之情形中發生於各點上之下 降之波形顯示於圖1 2 A及1 2B,而在本發明之傅输嫌 之各點上之下降之波形則願示於圖1 3A及1 3B。此等 圖中之波形在電路組2中所含之接受電路3 2之输入電路 本紙張尺度適用中國國家棵率(CNS ) A4规格(210X297公釐) -24 - 經濟部中央揉準局ec工消費合作社印裝 A7 B7__ 五、發明説明(22 ) 上,鄺近具有驅動《路2 1之《路組1。 自圖1 2A及1 2B可見,在普通傅输線中,支嫌中 重覆反射之重叠之不利影響及由轉換II動電路所引起之下 降之信號導致延遲接受電路醸出输入信號之時間,即較驅 動電路轉換之時間慢2 Td。Td表示一信號自傅输線之 一端傳送至另一端之時閫。在此,Td約爲6ms。 另一方面,本發明之傅输嫌在糴動電路轉換後及接受 電路讀出输入信號之前,僅醫一T d之延邏。即是,本發 明能減少在羼動電路轉換後讀出输入信號所醫之等待時間 自 2Td 至一Td。 以上以高至高轉換之情形脫明賅實施例。此作用對所 有各種轉換,賭如低至低,低至高,髙至低均係如此。而 且,此效果作用於任何組合上,而不受欲轉換之驅動電路 之影響。 實施例3 以下說明第三實施例,此在有許多支線之情形中,在 支嫌之未端上有大電容之情形特別有效。圖14爲用以說 明本實施例之單向傅输匯流排之一基本方塊圖。圖15爲 用以說明本實施例之雙向傅输匯流排之一基本方塊圖。在 圖1 4中,一電路組1包含一驅動電路2 1,及電路組2 至4分別包含接受電路3 2至3 4。而且,電路組分別具 有電阻器8 0至8 3及傅翰嫌1 1至1 4。在圖1 5中, 氰路組1至4提供發送電路2 1至2 4,接受電路3 1至 本纸張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) (請先《讀背面之注意事項再填寫本頁) if -25 - 經濟部中夬橾準局貝工消费合作社印装 A7 B7 五、發明説明(23 ) 3 4,髦阻器8 0至8 3,及傅输線1 1至1 4。在圓 1 4及1 5中,傅輸嫌1 0 0連接至《路組1至4,並由 電阻器5 0及5 1終接,二電阻器各具有電阻等於傅输線 1 0 0之特性阻抗値。 在圖1 4及1 5中,傳輪線在二端處由電阻器終接。 然而,如喜愛,傅翰嫌可在一端上由一電阻器終接。而且 ,在圈1 4及1 5中,電路組之數爲4。在實際上,本设 明亦逋用於僅股置二或更多之組。 偶言之,在此等園中,號數9 0至9 3樣示開關。號 數110至113槺示電阻器。 在本實施例中,參考圖14及15之基本方塊圓,說 明開關之作用及效果。本第三實施例之其他部份與實施例 1及2相同。故此,此等其他部份不在此處說明,以免重 如在支嫌之末端處之電容大,或如設有大置之支線, 則在傅输線之分支黏處之信號電位之下降大至不可接受。 即使實施例1及2亦不能抑制此電位降。 例如,考慮實施例1所示之情況,即是,電路安排使 圖4中之傅输線1 0 0具有阻抗爲5 00,支線1 1至 1 4各具有阻抗爲1 0 0Ω,終接電阻器5 0及5 1各具 有電阻爲5 0Ω,終接電源各具有電壓爲1 . 5V,電阻 器8 0至8 3各具有電阻爲7 5Ω,發送電路2 1之通電 阻爲1 0Ω,軀動電路2 1在胲電路2 1鳜送一高倌號時 作用而連接傳输匯流排至一 3V電源,及當賅電路饋送一 本紙張尺度適用中國國家橾準(CNS ) A4规格(210X297公釐) (請先Μ讀背面之注意事項再填寫本頁) -•訂 Γ· -26 ^18299 A7 B7 五、發明说明(24 ) 低信號時作用而連接傳输匯流排至地或0 V電源。在此時 刻,如設有t或或多之支嫌,則來自發送電路21之指示 高位準之第一信號在第六分支黏後不超過參考電壓( V ref )。 爲克服此缺黏,說明賅第三實施例,作爲消除去由降 落之信號《位所引起之延運時間。此由通過較之用以補償 在分支黏上之信號電位降所醫之電流量爲多之電流來達成 Ο 先參考圖1 4,當驅動電路2 1工作時,電路1中之 開關9 0閉合,以降低傳输線1 0 0及組內信號傅输練 1 1間之電阻。此可增加匯流排1 0 0上之侰號轤度。在 圖1 5中之囅動電路2 1至2 4及其對應之鬨關9 0至 9 3工作時,情形亦如此。 經濟部中央棣準扃負工消费合作社印裂 (請先《讀背面之注意事項再填寫本頁) 例如,在終接電阻器5 0及5 1各具有5 0Ω之值, 匹配電阻器8 0至8 3各具有7 5Ω之値,發送電路2 1 至2 5各具有通電阻爲1 0Ω,及開Μ電阻器8 0至8 3 各具有1 0Ω之値之情形,由閉合開關9 0,傅输嫌 1 0 0及支線1 1間之電阻自7 5Ω降至8 . 8Ω,及傅 输匯流排1 0 0上之幅度自0 . 6 8V增加至1 . 3V。 此導致消除去由分支黏上之下降信號電位所引起之延遲時 間。 如信號在次週期中反向,爲在高速上轉移賅僧號,開 關受激發,較開始時間後0.3週期開斷,以输出糴動電 路之信號。由此,使信號幅度可回至預定値,即是,一逋 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ297公釐) -27 - 經濟部中央梂準局貝工消費合作社印裂 A7 B7 五、發明説明(25 ) 當小之椹度,俾能快速轉移。當然,如逋當,胲延運可設 定於與0 . 3遁期不同之値。 钃1 6A至1 6C及1 7A至1 7C用以脫明本發明 之效果。此等钃中所示之波形係當《動氰路21由圖14 及15中所示之電路激發時所發生者。钃16A至16C 顯示上升中之波形。圈17A至17C籯示下例中之波形 。在該例中,電阻器1 1 0至1 1 3之《阻設定於2 0Ω 上,各供此等波形之來到。 圈16灰及17丸願示進出圓14中所示之黏(:之信 號波形,即是,在黏B上進行至黏C之波形,自黏C出來 之在黏B及E上之波形。同樣,圖16B及17B願示進 出黏E之僧號波形。圖1 6C及1 7CIK示進出黏G之信 號波形。號碼1 4 0 2表示在圓1 4中所示之黏B處之信 號波形。號碼1 4 0 3表示在點C處之倌號波形。號磷 1 4 0 4表示在黏D處之信號波形。號磚1 4 0 5表示在 黏E處之信號波形。號碡1 4 0 6表示在酤G處之信號波 形。號碣1 4 0 8表示在黏Η處之信號波形。 開關之使用可增加傅翰嫌1 0 0上之信號幡度,並消 除由分支黠上之降落之信號電位所引起之延遢時問。如上 述,開關控制可在快速之速度上轉移小幡度之信號,即使 在具有大負荷容童及大量之支嫌之傅输線中亦然。雎未繪 出開關控制器,但開關可由一控制單位控制,該控制單位 包含於電路組中,具有依普通開關技術所製之糴動電路。 取代電阻器110至113者,使用電容器可達成相 本紙張尺度適用中國國家標丰(CNS ) A4规格(210X297公釐) 1_1- b-ϋ i^i LFI ^^^1 n··· ml·. 1"-m. I (請先w讀背面之注意事項再填寫本页) 訂 L— · -28 - A7 B7____ 五、發明説明(26 ) 同之效果。安排使用電容器之實施例顯示於圓20及2 1 。圖2 0顯示與圖1 4中所示相同之安排,其中使用電容 器1 2 0來取代電阻器1 1 0。圈2 1顯示與圈1 5中所 示相同之安排,其中使用電容器1 2 0至1 2 3來取代電 阻器1 1 0至1 1 3。道容器普通宜約爲數十微微法。 如電容器願動側上之《位在來自發送電路之信號上改 變,則在傳输嫌1 0 0上之電容器之電位亦依電荷貯存律 上升。故此,可獲得較之僅通過電阻器8 0至8 3之改變 幅度爲大之一幅度。 至於賅等W闕,宜閉合驅動《路工作中之単位所含之 開關,並開斷其他之開關。而且,在傳输睡流排1 0 0上 之信號幅度經由電容器嫌之作用而增加,並在約數毫微秒 中經由終接電阻器5 0及5 1之作用而回至原先幡度。故 此,在願動電路在工作之期閱中,開關可保持閉合。 經濟部中央揉準局貝工消費合作社印装 (請先聞讀背面之注f項再填寫本頁) ΒΒ2 2A至2 2C及2 3A至2 3C顯示當圈2 0之 電路組中之驪動電路21工作時,在各黏處之上升波形及 下降波形。在圖2 2Α至2 2C及2 3Α至2 3C中,圓 2 2Α及2 3 Α顯示進出圓2 0之黏C處之僧號波形,即 是,在點B上欲進入點C之僧號波形,及自點C出來之在 黏D及E上之信號波形。同樣,圖2 2B及2 3B顧示進 出點E之信號波形。圖2 2C及2 3C縝示進出黏G之信 號波形。在此等圖中,號磚2 0 0 2槺示在圓2 0之點B 處之信號波形。號碼2 0 0 3禳示在黏C處之信號波形。 號碼2 0 0 4檫示在點D處之信號波形。號碼2 0 0 5槺 本纸張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) -29 - 31S299 A7 __B7__ 五、發明説明(27 ) 示在酤E處之信號波形。號礴2 0 0 6槺示在黏F處之信 號波形。號碼2 0 0 7標示在黏G處之信號波形。號磚 2 0 0 8槺示在黏Η處之信號波形。 如上述,傳输嫌1 0 0上之信號幅度可經由電容器之 作用而提高,從而消除去由分支黏上之下降之信號電位所 引起之延遲時間。 實施例4 圖2 7顯示一實施例,其中,軀動電路及接受電路整 合,俾一電路組間傅输嫌經一傅输睡流排(像稹酱電路之 引線)連接至一電路組內傅输嫌。 經濟部中央樣準局負工消费合作社印製 (請先閱讀背面之注意事項再填寫本Ϊ ) 在圖2 7中,號碼5槺示一內電路組(一內單位,例 如一積酱電路〉,此裝於一電路組1(例如一板,其上裝 —積體電路)上。號碼6至8棵示內電路組,分別具有接 受電路3 2至3 4,內電路組分別裝於電路組2至4內。 電路組1至4分別具有電阻器8 0至8 3,及傅输嫌1 1 至1 4及4 1至4 4。傅输線1 1至1 4設計具有與傅输 線4 1至4 4相同或幾乎相同之特性阻抗。而且,傅输線 1 0 0具有電路組1至4連接於其上,並在二端處由電阻 器5 0及5 1終接,電阻器具有電阻等於或接近於傅输嫌 1 〇 0之特性阻抗。 且在本資施例中,傅输線可在一端處由一電阻器終接 。所窬之接受電路組數爲一或更多。 圖2 8縝示一QFP (方平包)包之一節段。圖2 9 本紙張尺度適用中國國家標準(CNS ) Α4规格(2丨0><297公釐) -30 - 31S299 A7 B7 五、發明説明(跗) 顯示一 PGA (銷柵行列)包之一節段。在圖2 8中,當 欲提供一驅動《路時,用作驅動電路之一晶方1 3 0工作 ,依次經結合嫌1 4 0,1 4 1及引嫌框1 2 0,1 2 1 输出信號。當接受信號時,晶方1 3 0依次經由引線框 120,121及結合嫌140,14 1接受信號。在圓 2 9中,當提供驅動信號時,晶方1 31工作,依次輕結
合嫌142,143,包中線圖案170,171,及I /0銷1 6 0,1 6 1翰出倍號。當接受信號時,晶方 1 3 1依次經I/O銷1 6 0,1 6 1,包中嫌圓案 170,171,及結合嫌142,143接受信號。在 圖28及29中,引線框120,121,包中嫌圖案 170,171及I/O銷160,161醬具有本發明 所述之特性阻抗匹配。 一般言之,板之特性阻抗常採用6 0至1 0 0Ω之値 。故此,最宜之方法爲引線框1 2 0,1 2 1,及包中線 圓案1 7 0,1 7 1設計各具有在6 0至1 0 0 Ω範園中 之特性阻抗値。 說明以上組成件如何相當於圖2 7所示之部份,發送 竃路2 1及接受電路3 2至3 4相當於晶方1 3 0及 1 3 1。傅输線4 1至4 4相當於引線框1 2 0,1 2 1 ,包中線圖案170,171,及I/O銷160, 1 6 1。內電路組5至8相當於QFP包及PGA包本身 。除圖2 8及2 9所示之包形狀外,任何包形狀均可採用 ,只要有大致相同之組成件整合即可。 本纸張尺度適用中國國家樑率(CNS M4规格(210X297公釐) bn Lrl- 1^1 nn j^^imiv (請先閱讀背面之注$項再填寫本頁) ·.訂 經濟部中央棣準局負工消費合作社印裝 -31 - 3lS2dd 經濟部中失揉準局貝工消費合作社印裝 A7 B7_五、發明説明(29 ) 圓3 0顯示一棋型,其上安裝圈2 8之QFP包。· 3 0之棋型之安排情形爲:四板1 9 0至1 9 3經由連接 線2 0 0至2 0 3裝於母板1 8 0上。作爲與圖2 7所示 相當之部份,傅输線11至1 4相當於傅输線2 3 0至 2 3 3,匹配電阻器8 0至8 3相當於匹配《阻器2 1 0 至2 1 3。竃路組間傅输線1 0 0相當於賫料匯流排 2 4 0。終接電阻器5 0,5 1相當於終接電阻器2 2 0 ,2 2 1。而且,在圖30中,傅输線230至233延 伸於賅板之外屠上。,另一方面,此等線可構製於內層上 。在圖3 0所示之安排中,安裝之板數並無限制。而且, 相似之電路可裝於僅一板上,無醬母板。 依據本實施例,爲相互匹配阻抗,具有較大包裝電容 及電感之組成件(賭如邏辑LS I )較爲有效。 在本實施例中,內電路組各僅具有一驅動氰路或接受 電路。另一方面,與實施例2同樣,一內電路組可具有驅 動《路及接受電路二者。 在賭如I C或L S I等稹體電路或賭如記億器等棋組 之設計或製造方法上,本發明提供新観念。先前,在股計 或製造此等裝置之過程中*欲安排之板上之傅输嫌之阻抗 全未加以考嫌。依據本發明,在股計或製造此等裝置之過 程中,採取以下新設計及製造方法: (1 )界定欲安裝之板之傅输線之阻抗。 (2 )界定欲安裝之板上之傳输線之阻抗,諸如欲設 計之稹髖電路之引線框等傅翰線欲連接於賅板上。(界定 (請先《讀背面之注意事項再填寫本頁) ••訂 -Γ! 本纸張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) -32 - 318299 A7 B7 五、發明説明(3〇 ) 毎一引嫌框上之阻抗。如板上之傅输嫌不變,則遵照之。 ) (3 )依據所設計之傳输阻抗製造傅输匯流排,然後 使用線結合法連接至稹雔竃路晶方,例如。 (4 )安裝傅输嫌於板之正確位置。 根據此製造方法,可製出遽於快速傅输之稹酱m路或 信號傅送電路。 應明瞭上述安排僅爲例解本發明原理之應用。精於本 藝之人士可容易設計出具體表現本發明原理及在其精神及 範園內之許多其他安排。 —fe?— In ilu^ ml n (請先閱讀背面之注意事項再填寫本頁) -訂 經濟部中央標準扃貝工消費合作社印裝 本纸張尺度適用中國國家橾準(CNS ) A4规格(210X297公釐) -33 -
Claims (1)
- 318299 申請專利範圍 A8 B8 C8 D8 第83106590號專利申請案 中文申請專利範圍修正本民國86年1月修正 1 . 一種信號傳輸裝置,包含一主傳輸線(100) 傳輸一信號,一第一信號驅動電路( 信號,一第一短截線(Γΐ),用以 信號驅動電路及該主傳輸線之間,一 32-34),用以接收一信號,及 —8 3),用以傳輸一信號於該主傳 收電路之間,其特徵在於: 2 1),用以驅動一 傳輸一信號於該第一 第一信號接收電路( ✓ —第二短截線(8 1 輸線及該第一信號接 該主傳輸線是由一第一元件(50、51)所終結, 線阻抗值之電阻值; 該第一元件具有一實 一第二元件(8 間,及該第二 阻抗匹配,以 之反射。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 截線之 線間之 支點間 2 中,該 去該主 3 ,其中 路外, 4 際等於該主傳輸 0)係提供於該 元件提供於該第 抑制於該主傳輸 主傅輸線及該第一短 一短截線及該主傳输 線及該第一短_線分 .如申請專利範圍第1項所述之信號傳輸裝置,其 第一元件具有等於或接近由該第一短截線之阻抗減 半之電阻值。 範圍第1或2項所述之信號傳输裝置 傅输阻抗之 .如申請專利 ,一第二接收電路(31)除了該第一信號驅動電 係連接至該第一短截線。 .如申請專利範圍第1項所述之信號傳輸裝置,其 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) 經濟部中央標準局員工消費合作社印製 318299 bI C8 _D8 ^、申請專利範圍 中,更包含一母板安置於主傅輸線之上,一第一子板連接 至該母板及安置該第一信號驅動電路及該第一短截線於其 上,及一連接器連接該母板及該第一子板。 5 .如申請專利範圍第2項所述之信號傳輸袭置,其 中,該第二元件具有一電阻值等於由該第一短截線之阻抗 減去該主傳输線阻抗一半所得之值之0 . 5倍至1 . 5倍 〇 6 .如申請專利範圍第1項所述之信號/傳输裝置,其 中,包含一第三元件(12、13、14)提供於該主傳 輸線及該第二短截線之間,以及,提供於該第二短截線及 該主傳輸線間之阻抗匹配,以抑制於該主傳輸線及該第二 短截線間之分支點上之信號反射。 7 .如申請專利範圍第6項所述之信號傳输裝置,其 中,該第二元件具有一電阻值實質等於由該第一短截線之 阻抗減去主傳輸線阻抗一半所得之值,以及,該第三元件 具有一電阻值實質.等於由該第二短截線之阻抗值減去該主 傳輸線阻抗一半所得之值。 8 .如·申請專利範圍第6項所述之信號傳輸裝置,其 中,該每一第一及第二元件具有一電阻值實質等於由該第 一短截線之阻抗減去該主傳輸線阻抗之一半所得之值。 9.如申請專利範圍第6項所述之信號傳輸裝置,其 中,該第一短截線之阻抗及該主傳輸線之阻抗間之比率係 由供給至該信號驅動電路及該信號驅動電路之供給電壓與 於該主傳输線中信號振幅之比率加以決定。 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)2 A8 B8 C8 D8 316299 六、申請專利範圍 1 0 .如申請專利範圍第6 .項所述之信號傳输裝置, (請先閱讀背面之注意事項再填寫本頁) 其中,該第一信號驅動電路係經由一具有開關功能之元件 連接至該電源供應器及該接地之間,以及,該具有開關功 能元件之最小電阻值是5 0歐姆或更少》 11. 如申請專利範圍第6項所述之信號傳輸裝置, 其中,該第一信號驅動電路包含一推挽式驅動電路,以及 ,該信號接收電路包含一差分輸入電路。 12. 如申請專利範圍第6項所述之信號傳輸裝置, 其中,該傳輸至主傳輸線之信號之振幅係低於該第一信號 驅動電路之輸出信號。 13. 如申請專利範圍第6項所述之信號傳输裝置, 其中,係滿足以下關係: Vss<VoL<ViL<Vref<ViH<Vcc Vss<VoL<ViL<Vt1:<ViH<V〇〇 其中, 經濟部中央標準局負工消费合作社印裝 Vcc:供給至該第一信號驅動電路之供給電壓, ν〇Η:該第一信號驅動電路之^髙#位準預定值, viH:該第一接收電路之"高位準預定值, vref :該第一接收電路之參考電壓, V :終端電壓, vila:該第一接收電路之^低"位準預定值, VQt:該第一驅動電路之'^低#位準預定值,及 v se :接地電壓。 14. 如申請專利範圍第6項所述之信號傳輸裝置, 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 3 經濟部中央標準局員工消費合作社印裝 Δ8 318299 ll __D8 六、申請專利範圍 其中,在該主傳輸線上之信號之振幅是實質等於一值,其 係由主傳輸線之阻抗乘以一输出自於其輸出端之該第一驅 動電路信號之振幅而加以決定,該阻抗係由該第二短截線 之阻抗之兩倍所除去。 15.如申請專利範圍第6項所述之信號傳輸裝置, 其中,該第一及第二短截線之阻抗均高於主傳输線之阻抗 〇 1 6 .如申請專利範圍第6項所述之信/號傳輸裝置, 其中,更包含一母板放置該主傳輸線於其上,一第一子板 連接至該母板及安置該第一信號驅動電路及該第一短截線 於其上,一第二子板連接該母板及安置該第二接收電路及 該第二短截線於其上,以及,一連接器連接該母板及該第 一及第二子板。 17·如申請專利範圍第6項所述之信號傳輸裝置, 其中,一被使用於該第一接收電路中之參考電壓係供給至 該第一接收電路之外側。 18. 如申請專利範圍第6項所述之信號傳輸裝置, 其中,該使用於第一接收電路之參考電壓是產生於該第一 接收電路之內部。 19. 如申請專利範圍第7項所述之信號傳输裝置, 其中,該第一及第二元件均具有一由0 . 5倍至1 . 5倍 該值之電阻值。 2 0 ·如申請專利範圍第6項所述之信號傳输裝置, 其中,該第一驅動及接收電路包含一第二接收電路,以及 本紙張尺度適用中國國家標準(CNS )八4规格(210X297公釐) 士裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 -4 - A8 B8 C8 D8 318299 六、申請專利範圍 ’該第一信號驅動電路係連接至該第一短截線/及一第二 驅動及接收電路包含一第二信號驅動電路及該第一接收電 路係連接至該第二短截線。 2 1 .如申請專利範圍第2 0項所述之信號傳输裝置 ,其中,該第二元件具有一電阻值,其係實質等於由該第 —及第二短截線之預定阻抗減去該主傳^输線阻抗之一半所 得之值。 ^ 2 2 .如申請專利範圍第2 0項所述之声號傅输裝置 ,其中*該第一及第二驅動及接收電路均包含一推挽式之 输出電路及一差分输入電路。 2 3 .如申請專利範圍第2 0項所述之信號傳输裝置 ’其中,傳輸至該主傳輸線之信號之振幅是低於输出自該 第一驅動及接收電路之信號之振幅。 2 4 .如申請專利範圍第2 0項所述之信號傳输裝置 ,其中,滿足以下之關係: V ss< V oL< V iL< V ref< V iH< V oH< V ce vsa<voL<viL<vtt<viH<v〇H<vcc 其中: V ce :供給至第一及第二驅動及接收電路之供給電壓, 該第一及第二驅動及接收電路之t高〃位準預定值 » viH:該第一及第二驅動及接收電路之、高〃位準預定值 vref :該第一及第二驅動及接收電路之參考電壓, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --^---------!.裝-- (請先E讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局男工消費合作社印製 5 六、申請專利範圍 經濟部中央標準局員工消費合作社印装 A8 B8 C8 D8 V -t 1: ♦ 終端 電 壓 9 - V i L • 該第 9 —* 及 第 二 驅 動 及 接 收 電 路 之 低 ψ 位 準 預 定值 V o L 該第 — 及 第 二 驅 動 及 接收 電 路 之 % 低 0 位 準 預 定值 ,及 V 8 S t * 接地 電 壓 0 2 5 . 如 串 請 專 利 範 圍 第 2 0 項 所 述 之 信 號 傳输 裝 置 » 其 中 ,在 該 主 傳輸線 上 信 號 之 振 幅 是 實 質. Μ 一 值 該 值 係 由 將 該主 傳 輸線 之 阻 抗 乘 以 由 第 一 驅 動 電 路 之输 出 端 所 输 出 信號之振 幅 > 該 主 傳输線 之 阻 抗 係 爲 該 第 二 短 截線 之 阻 抗 之 兩倍 所 除 〇 2 6 · 一 種 適 用 以 連 接 至 — 主 傳輸 線 之 電 路 方 塊 9 該 傳 输 線 係由 一 第 „. 元 件所終 結 > 該 元 件 具 有 — 電 阻 值 實 質 等 於 該 主傳輸 線 之 阻 抗值 9 其特 徵 在 於 ) 更 包含 一 信 號 驅 動 電 路 ,用 以 驅 動 一 信 號 一 方 塊 間 傳 輸 線 用 以 傳 输 一 信 號 於 該信 m 驅 動 電 路 及 該 主 傳 輸~線 間 ; 及 一 第 二 元 件 ( 8 0 ) 提供 於 該 第 — 方 塊 間 傳輸 線 及 該 主 傳 輸 線 間 之 阻 抗 匹 配 9 以抑 制 於 該 方 塊 間 傳輸 線 及 主 傳 輸 線 間 之 分 支 點 之 反 射 Ο 2 7 . 如 串 請 專 利 範 圍 第 2 6 項 所 述 之 電 路 方 塊 贅 其 中 9 該 第一 元 件 具 有 — 電 阻 值 實 質 等 於 由 該 第 — 方 塊 間 傳 输線 之 阻抗 減 去 該 主 傳 輸 線 之 阻 抗 之 一 半 所 得 之 值 Ο 2 8 · 如 串 請 專 利 範 圍 第 2 6 項 所 述 之 電 路 方 塊 9 其 中 t 更 包含 — 接 收 電 路 用 以 接 收 —. 信 號 > 及 一 方 塊 間 傳 ---------f^·-- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS > Α4规格(210 X 297公釐) *1T 8 888 ABCD 316299 X、申請專利範圍 输線傳輸一信號於該接收電路及該主傳输線之間。 2 9 ·如申請專利範圍第2 7項所述之電路方塊,其 中,該第二元件具有一電阻值,其係由該方塊間傳輸線之 阻抗減去該主傳輸線之阻抗一半所得值之0.5倍至 1 . 5倍之範圍。 3 〇 .如申請專利範圍第1項所述之信號傳輸裝置, 其中,該短截線之阻抗係大於該主傳輸線之阻抗。 3 1 .如申請專利範圍第6項所述之信屬傳输裝置, 其中,該短截線之阻抗係大於該主傳輸線之阻抗。 (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 經濟部中央橾準局員工消費合作社印裝 本紙張尺度適用t國國家榇準(CNS ) A4規格(210X297公釐) 7
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5334631A JP2882266B2 (ja) | 1993-12-28 | 1993-12-28 | 信号伝送装置及び回路ブロック |
Publications (1)
Publication Number | Publication Date |
---|---|
TW318299B true TW318299B (zh) | 1997-10-21 |
Family
ID=18279543
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086100719A TW444447B (en) | 1993-12-28 | 1994-07-19 | Signal transmitting device, circuit block and integrated circuit suited to fast signal transmission |
TW083106590A TW318299B (zh) | 1993-12-28 | 1994-07-19 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086100719A TW444447B (en) | 1993-12-28 | 1994-07-19 | Signal transmitting device, circuit block and integrated circuit suited to fast signal transmission |
Country Status (6)
Country | Link |
---|---|
US (14) | US5548226A (zh) |
JP (1) | JP2882266B2 (zh) |
KR (1) | KR970009693B1 (zh) |
CN (6) | CN100422971C (zh) |
DE (2) | DE4426841B4 (zh) |
TW (2) | TW444447B (zh) |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5408146A (en) * | 1992-01-31 | 1995-04-18 | Lsi Logic Corporation | High performance backplane driver circuit |
JP2882266B2 (ja) * | 1993-12-28 | 1999-04-12 | 株式会社日立製作所 | 信号伝送装置及び回路ブロック |
US5668834A (en) * | 1993-12-28 | 1997-09-16 | Hitachi, Ltd. | Signal transmitting device suitable for fast signal transmission including an arrangement to reduce signal amplitude in a second stage transmission line |
DE19504877C2 (de) * | 1994-02-15 | 1997-06-05 | Hitachi Ltd | Signalübertragungsvorrichtung für schnelle Signalübertragung |
IT1274537B (it) | 1994-05-20 | 1997-07-17 | Fujitsu Ltd | Apparato a circuito elettronico per trasmettere segnali attraverso un bus e dispositivo a semiconduttore per generare una predeterminata tensione stabile |
FR2726708B1 (fr) * | 1994-11-09 | 1997-01-31 | Peugeot | Dispositif d'adaptation d'une interface de ligne d'une station raccordee a un reseau de transmission d'informations multiplexees |
JP3407469B2 (ja) * | 1995-04-17 | 2003-05-19 | 株式会社日立製作所 | 情報処置装置 |
US5857118A (en) * | 1995-08-04 | 1999-01-05 | Apple Computer, Inc. | shared video display in a multiple processor computer system |
US6035407A (en) * | 1995-08-14 | 2000-03-07 | Compaq Computer Corporation | Accomodating components |
US5926032A (en) * | 1995-08-14 | 1999-07-20 | Compaq Computer Corporation | Accommodating components |
US5933623A (en) * | 1995-10-26 | 1999-08-03 | Hitachi, Ltd. | Synchronous data transfer system |
US5650757A (en) * | 1996-03-27 | 1997-07-22 | Hewlett-Packard Company | Impedance stepping for increasing the operating speed of computer backplane busses |
US6310489B1 (en) * | 1996-04-30 | 2001-10-30 | Sun Microsystems, Inc. | Method to reduce wire-or glitch in high performance bus design to improve bus performance |
US6211703B1 (en) | 1996-06-07 | 2001-04-03 | Hitachi, Ltd. | Signal transmission system |
US6125419A (en) * | 1996-06-13 | 2000-09-26 | Hitachi, Ltd. | Bus system, printed circuit board, signal transmission line, series circuit and memory module |
JP3698828B2 (ja) * | 1996-08-29 | 2005-09-21 | 富士通株式会社 | 信号伝送システム、半導体装置モジュール、入力バッファ回路、及び半導体装置 |
JP3712476B2 (ja) * | 1996-10-02 | 2005-11-02 | 富士通株式会社 | 信号伝送システム及び半導体装置 |
KR100447217B1 (ko) * | 1997-05-10 | 2005-04-06 | 주식회사 하이닉스반도체 | 새로운배선시스템용신호전송및수신장치 |
US6323672B1 (en) | 1997-06-25 | 2001-11-27 | Sun Microsystems, Inc. | Apparatus for reducing reflections when using dynamic termination logic signaling |
US6265912B1 (en) | 1997-08-06 | 2001-07-24 | Nec Corporation | High-speed bus capable of effectively suppressing a noise on a bus line |
US6058444A (en) * | 1997-10-02 | 2000-05-02 | Micron Technology, Inc. | Self-terminating electrical socket |
US6142830A (en) * | 1998-03-06 | 2000-11-07 | Siemens Aktiengesellschaft | Signaling improvement using extended transmission lines on high speed DIMMS |
US6195395B1 (en) * | 1998-03-18 | 2001-02-27 | Intel Corporation | Multi-agent pseudo-differential signaling scheme |
US6510503B2 (en) * | 1998-07-27 | 2003-01-21 | Mosaid Technologies Incorporated | High bandwidth memory interface |
US6198307B1 (en) * | 1998-10-26 | 2001-03-06 | Rambus Inc. | Output driver circuit with well-controlled output impedance |
US6222389B1 (en) | 1999-03-25 | 2001-04-24 | International Business Machines Corporation | Assisted gunning transceiver logic (AGTL) bus driver |
JP3755338B2 (ja) * | 1999-05-13 | 2006-03-15 | 株式会社日立製作所 | 無反射分岐バスシステム |
US20070162248A1 (en) * | 1999-07-06 | 2007-07-12 | Hardin Larry C | Optical system for detecting intruders |
JP3621608B2 (ja) * | 1999-07-28 | 2005-02-16 | ケル株式会社 | マザーボード |
US6552564B1 (en) * | 1999-08-30 | 2003-04-22 | Micron Technology, Inc. | Technique to reduce reflections and ringing on CMOS interconnections |
US6621155B1 (en) * | 1999-12-23 | 2003-09-16 | Rambus Inc. | Integrated circuit device having stacked dies and impedance balanced transmission lines |
US6407609B1 (en) * | 2000-10-06 | 2002-06-18 | Agere Systems Guardian Corp. | Distortion precompensator and method of compensating for distortion in a transmission medium |
US6910089B2 (en) * | 2001-06-01 | 2005-06-21 | Hewlett-Packard Development Company, L.P. | Fault tolerant bus for highly available storage enclosure |
DE10130156B4 (de) | 2001-06-22 | 2013-08-08 | Qimonda Ag | Verfahren und System zur bidirektionalen Signalübertragung |
JP3571013B2 (ja) * | 2001-08-23 | 2004-09-29 | エルピーダメモリ株式会社 | 半導体装置、その駆動方法及びその設定方法 |
US6737926B2 (en) * | 2001-08-30 | 2004-05-18 | Micron Technology, Inc. | Method and apparatus for providing clock signals at different locations with minimal clock skew |
JP2004254155A (ja) * | 2003-02-21 | 2004-09-09 | Kanji Otsuka | 信号伝送装置および配線構造 |
JP4233360B2 (ja) * | 2003-03-07 | 2009-03-04 | 三菱電機株式会社 | 高速通信用プリント配線基板 |
US7599524B2 (en) * | 2003-04-04 | 2009-10-06 | Sarnoff Corporation | Method and apparatus for providing a robust object finder |
JP4162630B2 (ja) * | 2004-06-08 | 2008-10-08 | Tdk株式会社 | 信号伝送回路並びに同回路を備えた電子機器及びケーブル |
US7224595B2 (en) * | 2004-07-30 | 2007-05-29 | International Business Machines Corporation | 276-Pin buffered memory module with enhanced fault tolerance |
JP4387917B2 (ja) * | 2004-10-06 | 2009-12-24 | 矢崎総業株式会社 | 車両用通信装置 |
US7095250B1 (en) * | 2004-12-21 | 2006-08-22 | Analog Devices, Inc. | Single wire bus communication system with method for handling simultaneous responses from multiple clients |
CN101238451B (zh) * | 2005-08-10 | 2011-03-30 | Nxp股份有限公司 | 用于确定通信网络中的电缆端接阻抗的方法以及相应的通信网络 |
JP2007081821A (ja) * | 2005-09-14 | 2007-03-29 | Toshiba Corp | 伝送線路装置とその終端処理方法 |
WO2007032079A1 (ja) * | 2005-09-15 | 2007-03-22 | Fujitsu Limited | 抵抗を用いたハイブリッド回路 |
JP4819639B2 (ja) * | 2005-10-12 | 2011-11-24 | キヤノン株式会社 | プリント回路板 |
US8213894B2 (en) | 2005-12-29 | 2012-07-03 | Intel Corporation | Integrated circuit passive signal distribution |
CN101047404A (zh) * | 2006-03-31 | 2007-10-03 | 鸿富锦精密工业(深圳)有限公司 | 高速信号传输架构 |
JP4631825B2 (ja) * | 2006-07-31 | 2011-02-16 | 株式会社デンソー | 通信システム |
TW200921595A (en) * | 2007-11-14 | 2009-05-16 | Darfon Electronics Corp | Multi-lamp backlight apparatus |
KR100968419B1 (ko) * | 2008-06-30 | 2010-07-07 | 주식회사 하이닉스반도체 | 병렬 저항 회로 및 이를 포함하는 온 다이 터미네이션장치, 반도체 메모리 장치 |
US8390316B2 (en) * | 2008-09-09 | 2013-03-05 | Airmar Technology Corporation | Termination resistor scheme |
US7915912B2 (en) | 2008-09-24 | 2011-03-29 | Rambus Inc. | Signal lines with internal and external termination |
JP4692656B2 (ja) | 2009-02-27 | 2011-06-01 | 株式会社デンソー | 通信システム、及びノード |
JP5418208B2 (ja) | 2009-12-24 | 2014-02-19 | 株式会社デンソー | 通信信号処理装置及び通信装置 |
US8599155B2 (en) * | 2010-04-30 | 2013-12-03 | Microchip Technology Incorporated | Touch sense using time domain reflectometry |
US8415986B2 (en) * | 2010-12-28 | 2013-04-09 | Texas Instruments Incorporated | Voltage-mode driver with pre-emphasis |
US8581622B1 (en) * | 2012-05-16 | 2013-11-12 | Hitachi, Ltd. | Semiconductor device |
JP5694445B2 (ja) | 2012-08-03 | 2015-04-01 | アンリツ株式会社 | 差動信号伝送線路 |
CN103927286B (zh) * | 2013-01-16 | 2018-05-15 | 森富科技股份有限公司 | 降低反射讯号的内存结构 |
JP6091239B2 (ja) * | 2013-02-13 | 2017-03-08 | キヤノン株式会社 | プリント回路板、プリント配線板および電子機器 |
MX2017003776A (es) | 2014-09-24 | 2018-03-23 | Princeton Identity Inc | Control de la capacidad de un dispositivo de comunicacion inalambrica en un dispositivo movil con una llave biometrica. |
EP3227816A4 (en) | 2014-12-03 | 2018-07-04 | Princeton Identity, Inc. | System and method for mobile device biometric add-on |
CN204496889U (zh) * | 2015-04-07 | 2015-07-22 | 京东方科技集团股份有限公司 | 一种电路、显示基板以及显示装置 |
EP3403217A4 (en) | 2016-01-12 | 2019-08-21 | Princeton Identity, Inc. | SYSTEMS AND METHODS FOR BIOMETRIC ANALYSIS |
US10366296B2 (en) | 2016-03-31 | 2019-07-30 | Princeton Identity, Inc. | Biometric enrollment systems and methods |
US10373008B2 (en) | 2016-03-31 | 2019-08-06 | Princeton Identity, Inc. | Systems and methods of biometric analysis with adaptive trigger |
US10607096B2 (en) | 2017-04-04 | 2020-03-31 | Princeton Identity, Inc. | Z-dimension user feedback biometric system |
CN107122322A (zh) * | 2017-05-05 | 2017-09-01 | 吉林瑞科汉斯电气股份有限公司 | 一种改进二线制rs‑485的通信方法 |
US10902104B2 (en) | 2017-07-26 | 2021-01-26 | Princeton Identity, Inc. | Biometric security systems and methods |
CN109270369B (zh) * | 2018-09-10 | 2021-04-23 | 北京新能源汽车股份有限公司 | 一种电池管理系统的子板识别模组及编号处理方法 |
CN112467317B (zh) * | 2020-11-18 | 2021-11-23 | 上海微波技术研究所(中国电子科技集团公司第五十研究所) | 新型小型化低插损微波开关装置 |
JP7602902B2 (ja) * | 2020-12-03 | 2024-12-19 | 株式会社日立製作所 | 制御装置 |
US12029215B2 (en) | 2021-01-04 | 2024-07-09 | Spraying Systems Co. | Agricultural implement boom leveling controller and method |
WO2025013109A1 (ja) * | 2023-07-07 | 2025-01-16 | 三菱電機株式会社 | 信号伝送システム |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2023503C3 (de) * | 1970-05-13 | 1980-04-17 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Anordnung zur Verminderung von Reflexionsstörungen innerhalb von Netzwerken zur Impulsübertragung |
US3694665A (en) * | 1970-11-05 | 1972-09-26 | Sanders Associates Inc | Wired or circuit |
JPS545929B2 (zh) * | 1972-12-25 | 1979-03-23 | ||
US3832575A (en) * | 1972-12-27 | 1974-08-27 | Ibm | Data bus transmission line termination circuit |
JPS6026780B2 (ja) * | 1977-06-15 | 1985-06-25 | 三菱油化薬品株式会社 | 1−(4−イソプロピルチオフエニル)−2−アミノプロパン誘導体およびその製造法 |
JPS57120147A (en) | 1981-01-20 | 1982-07-27 | Nippon Telegr & Teleph Corp <Ntt> | Signal transmission system |
US4677321A (en) * | 1985-09-10 | 1987-06-30 | Harris Corporation | TTL compatible input buffer |
EP0217120B1 (de) * | 1985-09-23 | 1990-11-22 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Echokompensation |
US4744076A (en) * | 1986-08-06 | 1988-05-10 | E. I. Du Pont De Nemours And Company | Bus structure having constant electrical characteristics |
JPS6346009A (ja) * | 1986-08-13 | 1988-02-26 | Canon Inc | インピ−ダンス整合用抵抗内蔵ic装置 |
US4814981A (en) * | 1986-09-18 | 1989-03-21 | Digital Equipment Corporation | Cache invalidate protocol for digital data processing system |
EP0312573B1 (en) * | 1987-05-01 | 1993-09-01 | Digital Equipment Corporation | Backplane bus |
US5003467A (en) * | 1987-05-01 | 1991-03-26 | Digital Equipment Corporation | Node adapted for backplane bus with default control |
CN1020387C (zh) * | 1987-10-05 | 1993-04-28 | 中国科学院自动化所 | 通用接口总线与std总线的连接方法与线路 |
JPH01161944A (ja) | 1987-12-18 | 1989-06-26 | Nec Corp | パルス伝送回路 |
EP0364700B1 (de) * | 1988-10-18 | 1995-05-03 | ANT Nachrichtentechnik GmbH | Buskoppelschaltung |
JP2845480B2 (ja) * | 1989-03-14 | 1999-01-13 | 株式会社東芝 | 信号分配方式 |
US4987318A (en) * | 1989-09-18 | 1991-01-22 | International Business Machines Corporation | High level clamp driver for wire-or buses |
GB8924229D0 (en) * | 1989-10-27 | 1989-12-13 | Bicc Plc | An improved circuit board |
JP2902016B2 (ja) * | 1989-11-21 | 1999-06-07 | 株式会社日立製作所 | 信号伝送方法および回路 |
JPH0498932A (ja) * | 1990-08-16 | 1992-03-31 | Nippondenso Co Ltd | 伝送用コネクタ |
JP3062225B2 (ja) * | 1990-08-18 | 2000-07-10 | 株式会社日立製作所 | 信号伝送方法及び回路 |
US5239214A (en) * | 1990-09-03 | 1993-08-24 | Matsushita Electric Industrial Co., Ltd. | Output circuit and data transfer device employing the same |
US5019728A (en) * | 1990-09-10 | 1991-05-28 | Ncr Corporation | High speed CMOS backpanel transceiver |
US5122064A (en) * | 1991-05-23 | 1992-06-16 | Amp Incorporated | Solderless surface-mount electrical connector |
US5274671A (en) * | 1991-08-14 | 1993-12-28 | Hewlett Packard Company | Use of output impedance control to eliminate mastership change-over delays in a data communication network |
US5220211A (en) * | 1991-10-28 | 1993-06-15 | International Business Machines Corporation | High speed bus transceiver with fault tolerant design for hot pluggable applications |
JPH05129924A (ja) * | 1991-10-31 | 1993-05-25 | Nec Corp | 半導体集積回路 |
US5355391A (en) * | 1992-03-06 | 1994-10-11 | Rambus, Inc. | High speed bus system |
JPH05259942A (ja) * | 1992-03-09 | 1993-10-08 | Toshiba Corp | 送信システム |
US5227677A (en) * | 1992-06-10 | 1993-07-13 | International Business Machines Corporation | Zero power transmission line terminator |
US5296756A (en) * | 1993-02-08 | 1994-03-22 | Patel Hitesh N | Self adjusting CMOS transmission line driver |
JPH07131471A (ja) * | 1993-03-19 | 1995-05-19 | Hitachi Ltd | 信号伝送方法と信号伝送回路及びそれを用いた情報処理システム |
JP3237968B2 (ja) * | 1993-08-18 | 2001-12-10 | 富士通株式会社 | 半導体素子モジュール |
JP2882266B2 (ja) * | 1993-12-28 | 1999-04-12 | 株式会社日立製作所 | 信号伝送装置及び回路ブロック |
DE19523446A1 (de) * | 1995-06-28 | 1997-01-02 | Bayer Ag | Benzotriazole |
JP4249945B2 (ja) | 2002-06-04 | 2009-04-08 | 株式会社リコー | 電界効果トランジスタを用いた基準電圧源回路 |
-
1993
- 1993-12-28 JP JP5334631A patent/JP2882266B2/ja not_active Expired - Lifetime
-
1994
- 1994-06-30 US US08/269,352 patent/US5548226A/en not_active Expired - Lifetime
- 1994-07-19 TW TW086100719A patent/TW444447B/zh not_active IP Right Cessation
- 1994-07-19 TW TW083106590A patent/TW318299B/zh not_active IP Right Cessation
- 1994-07-28 DE DE4426841A patent/DE4426841B4/de not_active Expired - Lifetime
- 1994-07-28 KR KR1019940018428A patent/KR970009693B1/ko not_active IP Right Cessation
- 1994-07-28 DE DE4447755A patent/DE4447755B4/de not_active Expired - Lifetime
- 1994-07-29 CN CNB2004100039741A patent/CN100422971C/zh not_active Expired - Lifetime
- 1994-07-29 CN CNB2006100943913A patent/CN100514317C/zh not_active Expired - Lifetime
- 1994-07-29 CN CN94114924A patent/CN1076558C/zh not_active Expired - Lifetime
- 1994-07-29 CN CNA2004100397690A patent/CN1527212A/zh active Pending
- 1994-07-29 CN CN2006100943909A patent/CN101127024B/zh not_active Expired - Lifetime
-
1995
- 1995-06-07 US US08/476,576 patent/US5568063A/en not_active Expired - Lifetime
-
1996
- 1996-02-05 US US08/596,724 patent/US5627481A/en not_active Expired - Lifetime
- 1996-12-24 US US08/773,753 patent/US5818253A/en not_active Expired - Lifetime
-
1998
- 1998-05-26 US US09/084,017 patent/US6172517B1/en not_active Expired - Lifetime
-
2000
- 2000-11-21 US US09/716,251 patent/US6441639B1/en not_active Expired - Lifetime
-
2001
- 2001-06-27 US US09/891,322 patent/US6420900B2/en not_active Expired - Lifetime
- 2001-08-09 CN CNB011255501A patent/CN1193556C/zh not_active Expired - Lifetime
-
2002
- 2002-07-15 US US10/194,310 patent/US7372292B2/en not_active Expired - Fee Related
- 2002-09-12 US US10/241,477 patent/US6873179B2/en not_active Expired - Fee Related
-
2004
- 2004-11-17 US US10/989,279 patent/US7015717B2/en not_active Expired - Fee Related
-
2005
- 2005-02-04 US US11/049,663 patent/US7123048B2/en not_active Expired - Fee Related
-
2006
- 2006-09-20 US US11/523,558 patent/US7295034B2/en not_active Expired - Fee Related
-
2008
- 2008-05-07 US US12/116,541 patent/US7911224B2/en not_active Expired - Fee Related
-
2010
- 2010-07-27 US US12/844,048 patent/US8106677B2/en not_active Expired - Fee Related
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW318299B (zh) | ||
CN101105695B (zh) | 用于减少和/或消除终端失配的参考电压发生器 | |
US6812741B2 (en) | Bidirectional signal transmission circuit and bus system | |
US5668834A (en) | Signal transmitting device suitable for fast signal transmission including an arrangement to reduce signal amplitude in a second stage transmission line | |
US5767695A (en) | Fast transmission line implemented with receiver, driver, terminator and IC arrangements | |
JP3438375B2 (ja) | 信号伝送装置及び信号受信モジュール | |
JP3008873B2 (ja) | 信号伝送装置 | |
JP3666497B2 (ja) | 信号伝送装置及び回路ブロック | |
JP3339521B2 (ja) | 信号伝送回路 | |
JP3284973B2 (ja) | メモリ等の素子間の信号伝送システム | |
JP3613265B2 (ja) | ボード | |
JP3339582B2 (ja) | 信号伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |