[go: up one dir, main page]

TW298650B - - Google Patents

Download PDF

Info

Publication number
TW298650B
TW298650B TW085108186A TW85108186A TW298650B TW 298650 B TW298650 B TW 298650B TW 085108186 A TW085108186 A TW 085108186A TW 85108186 A TW85108186 A TW 85108186A TW 298650 B TW298650 B TW 298650B
Authority
TW
Taiwan
Prior art keywords
data
address
redundant
register
aforementioned
Prior art date
Application number
TW085108186A
Other languages
English (en)
Original Assignee
Toshiba Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Co Ltd filed Critical Toshiba Co Ltd
Application granted granted Critical
Publication of TW298650B publication Critical patent/TW298650B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24Accessing extra cells, e.g. dummy cells or redundant cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

經濟部中央標準局貝工消費合作社印製 298650__ 五、發明説明(1 ) 〔發明所饜之技術領域〕 本發明係有關具有冗餘電路之半導體記憶(體)裝置 及內裝有該半導體記億裝置之單晶片( one chip )微控 制器以及半導體記憶裝置者。 〔先前之技術〕 將裝配於半導體裝置之半導體基板(單片)之半導體 元件被促成微細化,而伴隨著包括於單晶片中之元子數成 爲巨大數目時,雖對於缺陷密度之對策水準亦會增進,惟 在開發階段或大量生產初期,產品之良率極低成爲問題。 爲了解決此問題,而有提案冗餘電路〔以下將稱爲冗餘( redundancy )或冗餘電路〕技術,且予以實用化。在此 ,將對於例如用以救濟在記憶元件之製造過程中所造成之 缺陷用之冗餘電路加以說明。以構成電路爲,當記憶格之 排列中,具有缺陷之列或行之時,予以準備作爲備用之列 或行個別有幾條,以在輸入有相當於缺陷部分之位址信號 時,可選擇備用之列或行’則即使包含著缺陷’亦可作爲 良品來操作使用。雖由該冗餘電路而使晶片面積加大若干 ,惟產品良率會增加。爲了實現如此之冗餘電路’將用以 分派對應於成隨便無目的地產生於各晶片之缺陷部位之位 址至備用部的一種程式規劃之選擇成爲非常之重要。 將先前之包括有冗餘電路之半導體記億(體)裝置之 電路結構圖顯示於圖2,圖1 1及圚1 2 °圖所示之半導 體記憶裝置,乃用以救濟具有不良位元之字線(列線)之 本紙张尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先聞讀背面之注意事項再填寫本頁)
*tT -4 - A7 B7 經濟部中央標準局負工消費合作社印製 五、 發明説明 (、 ) 1 1 · 例 子 > 對 於 決 定 不 良 之 列 位 址 的 位 址 信 號 ( A 0 一 A η ) 1 使 之 記 憶 不 良 位 址 並 將 檢 測 各 m 入 位 址 位 元 和 記 憶 位 址 1 I 位 元 之 __ 致 用 之 電 路 > 予 以 準 備 置 換 ( 用 ) 列 位 址 數 ( 1 請 1 I m 個 ) 〇 而 且 構 成 對 於 當 與 不 良 位 址 成 爲 一 致 時 就 會 成 立 先 閲 1 I 讀 1 之 信 號 ( A E 1 A E m ) * 個 別 設 有 備 用 列 線 ( 背 I S W L 1 S W L m ) 3 9 並 予 以 存 取 列 線 5 之 同 時 可 注 意 金 • 1 I 由 備 用 促 成 ( 致 能 ) 信 號 / ( S E ) ( Γ / J 乃 表 示 要 寫 Ψ 項 再 1 1 填 在 S E 上 之 線 條 乃 顯 示 促 成 反 轉 ( 倒 轉 ) 信 號 0 以 下 均 本 1 爲 同 樣 ) 來 禁 止 主 列 解 碼 器 8 0 半 導 體 記 憶 裝 置 之 記 億 部 頁 1 1 配 設 有 記 億 格 陣 列 1 及 冗 餘 格 2 ( 參 照 圖 2 ) 0 冗 餘格 2 1 1 之 閘 極 乃 被 連 接 於 m 條 之 前 述 備 用 列 線 3 而 1 條 之 備 用 1 1 列 線 3 連 接 用 K 個 冗 餘 格 2 0 另 -. 方 面 記 憶格 陣 列 1 之‘ 訂 ί 記 憶 格 4 之 閘 極 乃 被 連 接 於 列 線 ( W L 1 W L m ) 5 1 | > 並 在 1 條 列 線 5 連 接 有 K 個 之 記 億 格 4 〇 記 億 格 4 及 冗 1 I 餘格 2 之 源 極 / 汲 極 電 極 之 —' 方 被 連 接 於 G N D 線 6 而 1 1 — I 另 — 方 則 被 連 接 於 K 條 之 位 元 線 7 〇 位 元 線 7 係 連 接 於 行 選 擇 器 及 感 測 放 大 器 9 而 來 白 各 感 測 放 大 器 之 資 料 信 Μ 號 1 1 ( D 0 D η ) 及 被 構 成 可 傳 遞 至 資 料 匯 流 排 〇 1 將 對 於 決 定 不 良 之 列 位 址 之 位 址 信 號 使 之 記 憶 不 良 位 1 1 址 y 且 用 以 檢 測 各 輸 入 位 址 位 元 和 記 憶 位 址 位 元 之 一 致 用 a J I 之 電 路 1 0 之 輸 出 予 以 輸 入 於 A N D ( 及 ) 電 路 1 1 1 1 Ι· 1 而 其 輸 出 ( A E 1 A E m ) 乃 藉 位 準 移 動 ( 轉 換 ) 器 電 1 1 路 1 2 被 輸 入 於 備 用 列 線 3 〇 又 A N D 電 路 1 1 之 輸 出 ( 1 A E 1 A E m ) 乃 被 輸 入 於 N 0 R ( 反 或 ) 電 路 1 3 1 1 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐) -5 - 經濟部中央標準局員工消费合作社印製 A7 ______B7_ 五、發明説明(3 ) 而其輸出/( S E )藉列解碼器8被輸入於列線5。來自 位址匯流排之位址信號(A0〜An)亦與其反轉信號一 齊藉列解碼器8被輸入於列線5。 圖1 3顯示先前(習知)之使之記憶不良位址,且用 以檢測各輸入位址及記憶位址位元之一致用之電路的電路 結構圖。首先,有必要使在使用冗餘電路時所要利用之位 址檢測電路成爲致能(enable )。而用以該致能用之位 元爲FE 1〜FEm,一方被連接於GND (接地)之熔 線(Fuse )元件F乃介電阻R被連接於電源。當該熔線 元件F由於電流或雷射被熔斷時,電阻R和熔線元件之連 接點f g會成爲''Η#位址,且其被輸入於緩衝器而使備 用捉成(Spare enable )信號(S E )成爲1 '。不 良位址資訊亦同樣,亦以熔線元件之ΟΝ/OFF(斷續 )狀態而被記憶。例如,位址信號A0 = 0、Al = l… …爲不良位址之時,若切斷F 〇 1位元之熔線元件,則輸 入了A〇=〇時成SA〇=l ,而使F11位元之熔線元 件維持於ON之時,若輸入有A 1 = 1時就成SA 1 = 1 •即構成來自個個熔線元件之輸入和位址輸入予以輸入於 互斥或(ex OR)電路,並在輸入有不良位址時,其 輸出之SA0〜SAn全部將成立爲1。 將在圖1 4顯示如上述之先前之冗餘電路之測試流程 。最初,核對是否所有位元成爲起始狀態(抹除)(1) ,若爲是,就進行寫入之核對(2)。若不進行以冗餘所 作之救濟之時,將良品(0K)者,爲了實施可靠性試驗 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂^----- 經濟部中央樣準局員工消费合作社印製 A7 _B7__ 五、發明説明(4 ) 而暫時性地從測試器解開,以進行高溫放置(放置於高溫 之)試驗(3)。並再一次地以測試器進行全位元之讀出 ,以核對是否寫入之資料已消失,而終結晶圓測試(4 ) 。當要由冗餘來進行救濟時,對於抹除而成NG (不良) 者,進行是否能以規定之列置換數目可加以救濟之判定( 5),接著對於在寫入時之NG者,進行是否能以規定之 列置換數目可加以救濟之判定(6),而對於可救濟者, 則依據置換位址資訊來進行冗餘電路之熔線元件之切斷( 7 )。 上述之先前之測試流程過程,因無法予以維持接在測 試器之下來進行,致使有需要暫時地從測試器解開(卸下 )而在另外之機器進行之必要》而且,又將切斷熔線元件 者送回至測試器,以對於所置換之列進行抹除,寫入之核 對(8),而後進行全部位元之讀出(9),又從測試器 解開來進行高溫放置試驗(3)。然後,再一次以測試器 來進行全部位元之讀出,以實施核對(4) · 〔發明擬解決之課題〕 如圖1 4所示,若進行由冗餘所作之救濟時,解開( 從測試器暫時地卸下)次數就需要2次,而形成較未救濟 時增加一次。而且,如此之解開次數增多時,就對於晶圓 接觸測試器之針之次數會增加,以致具有所謂會對於 LSI (大型積體電路)等之形成有半導體裝置之半導體 基板上的襯墊,賦與損傷之危險變爲大之問題。 本紙張尺度適用中國國家椟準(CNS ) A4规格(210X297公釐) ~ -7 - {請先閲讀背面之注意事項再填寫本頁)
經濟部中央橾準局員工消費合作杜印製 A 7 B7 五、發明説明(5 ) 又對於冗餘備用格(備用列線)之測試,亦必得切斷 熔線元件方可實施,而且在備用格,若原來就有不良之時 ’即並無法加以救濟,因此,具有所謂會增加用以測試之 時間之問題。 本發明係鑑於上述之情事而發明者,擬提供一種具備 可在熔斷熔線元件之前來進行冗餘格之測試之圖謀測試之 有效率化之不變性記憶機構及熔線元件的半導體記憶裝置 及具備該半導體記憶裝置於內部之單晶片微控制器者。 〔解決課題用之機構〕 本發明之半導體記憶裝置,其特徵爲;具備有: 由排列成複數之字線之複數記憶格所形成之記憶格陣 列;將前述字線內之連接有不良位元之字線的前述不良位 元予以與冗餘格置換來救濟之手段;記憶位置之救濟資訊 及冗餘格之置換許可資訊用之不變性記憶手段;從前述記 憶手段讀出資料,並儲存該資料之第1暫存器;儲存來自 外部之資料之第2暫存器;及令前述第1暫存器及前述第 2暫存器之各輸出,依據所定之模態信號或選擇性地來輸 出之選擇電路。 而在測試模態以外之第1模態時,依據前述第1暫存 器之資料位址之救濟資訊來使前述不良位元與前述冗餘格 置換,並在測試模態之第2模態時,則依據前述第2暫存 器之資料位址之救濟資訊來使前述不良位元與前述冗餘格 置換,以進行測試。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂.—ί. -8 ~ 經濟部中央橾準局員工消费合作社印製 A 7 ___B7_ 五、發明説明(6 ) 而且,配設從外部進行冗餘格之資料之讀出/寫入用 之位址領域,並具有在另外之位址領域,個別配設用以進 行前述第1暫存器之讀出用之位址領域,及進行前述第2 暫存器之寫入/讀出用之位址領域之第3模態爲其特徵。 又記憶前述救濟資訊及冗餘格之置換許可資訊用之不變性 之記憶手段,亦可爲由電流或雷射來熔斷之熔線元件。 又本發明之單晶片微控制器,乃具備前述半導體記憶 裝置,而在復置(重設)期間中,從前述不變性之記憶手 段讀出資料,並由復置解除信號而儲存資料於前述第1暫 存器,且依據該資料之資訊來置換不良位址之位元,以實 施救濟爲其特徵。 再者,具備有:在前述第1模態時,予以核對全部位 元是否已形成起始狀態化之第1過程;倘若全部位元已被 成爲起始狀態化時,就對於寫入進行核對之第2過程;在 依據前述第2過程不予以進行由冗餘電路所作之救濟時, 將爲了進行可靠性試驗而暫時從測試器解開寫入爲〇K( 良品)者來進行放置於高溫之試驗的第3過程:以測試器 進行全部位元之讀出,以核對所寫入之資料是否在第3過 程已消失之第4過程;在依據前述第1過程來進行由冗餘 電路所作之救濟時,對於全部位元未被起始化者予以進行 是否能以規定之列(字線)置換數目來救濟之判定之第5 過程;依據前述第2過程有關全部位元中之一部分未被起 始化者,進行是否能以前述冗餘電路而以規定之列(字線 )置換數目來救濟之判定之第6過程;依據前述第6過程 本紙張尺度適用中國國家梂準(CNS >八4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂- -9 - 五、發明説明(7 ) 對於可由冗餘電路來救濟者,將在前述第3模態中,予以 進行冗餘格之起始化(抹除)及寫入之核對,而對於前述 第2暫存器進行救濟位址及置換許可資訊之寫入之第7過 程;在前述第2模態中,進行讀出、核對依據儲存於前述 第2暫存器之救濟位址所進行之列置換之狀態下之全部位 元的第8過程;及依據前述第8過程而依據置換位址及置 換許可資訊進行切斷冗餘電路之熔線元件之第9過程。 並在前述第9過程後,與由冗餘電路而未予以進行救 濟時之情況同樣,經由前述第3及第4過程來進行資料之 核對。 經濟部中央樣準局負工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 又要寫入於前述第7過程中被置換之冗餘格中之資料 ,作成與要寫入於前述第2過程中應置換之列(字線)之 格之資料爲相同資料亦可。不變性之記憶手段爲以雷射熔 斷熔線元件型之記憶體之時,實際的可在熔線元件熔斷之 前之第1次之測試器試驗時,達成冗餘格之寫入/讀出測 試,因此,在熔線元件熔斷後,不必僅爲了冗餘格而進行 寫入/讀出之測試,而僅在高溫放置(放置於高溫)測試 後,且在第2次之測試中,予以測試不良記憶(體)格是 否實際地已置換爲冗餘格就可,以致可抑制賦與形成在半 導體基板上之半導體裝置之襯墊之損傷成爲最小限度,並 同時可圖謀測試之有效率化。 〔發明之實施形態〕 以下,將參照圖式來說明本發明之半導體記憶(體) 氏張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) -10 - 經濟部中央標準局員工消费合作杜印製 2986^0_B7_ 五、發明説明(8 ) 裝置之實施形態。 首先,將參照圖1至圖3來說明第1發明之實施形態 。圖1爲半導體記億裝置之電路結構圖、圖2爲形成有半 導體記憶裝置之記憶格陣列及冗餘格之記憶(體)部之電 路結構圖、圖3爲圖1之半導體記憶裝置之冗餘電路部之 電路結構圖。此半導體記憶裝置’係構成對於決定不良之 列位址用之位址信號(A 0〜A η )使之記憶不良位址’ 且檢測各输入位址位元和記憶位址位元之一致用之電路 20具備有置換列位址之數目(m個),而對於與不良位 址成爲一致時會成立之信號(AE1〜AEm),個別設 有備用列線(SWL 1〜SWLm),並在該等中之任一 之備用列線被存取之時,可由備用促成信號/( S E )來 禁止主解碼器之成立。各電路2 0乃具備有在使用冗餘電 路時所利用之位址檢測電路,使之致能用之冗餘致能位元 F’E1 〜F’Era )及置換位址檢測用位元(F’01〜 F ·nm )。 與先前(習知)電路(圖1 2之電路)之相差異,乃 在於對於記憶不良位址並檢測各输入之位址位元和記億位 址爲一致用之電路2 0連接有資料匯流排,並輸入有控制 資料之輸出入用之ROFUSE/WRFUSE信號、閂 鎖F U S E資料於暫存器用之R E S E T信號及暫存器選 擇信號(RSELECT)之處。又位址信號(A 〇〜 An)乃輪入於各電路20之各位元(F’01 〜F’„m ) ο 本紙張尺度適用中國國家橾準(CNS ) Α4规格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) •Ά. 訂.- -11 - 五、發明説明(9 ) 記憶領域設有記億格陣列1和冗餘格2 °而冗餘格2 之閘極乃被連接於m條之前述備用列線3 ’至於在1條之 備用列線3,連接有K個之冗餘格2。另一方面’構成記 憶格陣列1之記億格4之閘極乃被連接於列線(WL1〜 W L m * ) 5,且在1條之列線5連接有K個之記憶格4 。記憶格4及冗餘格2之源極/汲極電極之一方’係被連 接於GND線6,另一方則被連接於K條之位元線70位 元線7係被連接於行選擇器及感測放大器9 ’以構成來自 各感測放大器之資料信號(DO〜Dn)可傳遞給予資料 匯流排(參照圖1、圖2)。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 而對於決定前述不良之列位址用之位址信號,使之記 憶不良位址,且檢測各輸入位址位元和記憶位址位元之一 致用之電路20之輸出,乃被輸入於AND電路11,而 其輸出(AE 1〜AEm)乃由在測試模態2時會成爲、 1〃之信號(TEST2)所控制,並被輸入於與決定備 用列位址用之位址信號之多路調變器(multiplexer ) 電路2 5,而藉各位準移動器1 2來輸入於備用列線3。 又AND電路1 1之輸出(AE 1〜AEm)和 TEST2信號則被輸入於NOR電路13,而其輸出/ (S E )係藉列解碼器8被输入於列線5。又來自位址匯 流排之位址信號(A0〜An )亦與其反轉(倒轉)信號 一齊,藉列解碼器8被輸入於列線5 (參照圖1、圖3) 〇 將電路2 0之具體性之電路結構圖顯示於圖4 »在各 本纸張尺度適用中國國家標準(CNS ) A4规格(210Χ2ί>7公釐) -12 - 經濟部中央樣準局員工消費合作杜印製 A7 B7五、發明説明(10 ) 冗餘致能位元(F’E1 〜F’Era )中’使在一端被連接於 GND之熔線元件之另一端’予以連接輸入有RE S ET 反轉信號之P通道負荷電晶體T r ’並使其連接點f E作 爲第1暫存器2 1之資料輸入。第1暫存器2 1乃用以儲 存來自熔線元件F之資料用者’閂鎖信號輸入乃作爲 R E S E T信號。 再者,設置用以儲存來自外部之測試用之置換位址資 料所用之第2暫存器2 2,而資料输入DATA係從資料 匯流排來供給,閂鎖信號係當作熔線資料寫入控制信號( WRFUSE)。設置由暫存選擇信號來令第1和第2之 暫存器2 1、2 2之输出成多工制之電路(選擇電路) 25 ,以令當爲正常之模態(RSELECT=〇)時, 輸出第1暫存器2 1之資料,測試模態(RSELECT =1)時,則输出第2暫存器22之資料》又,將用以再 吐出該輸出給予資料匯流排之3個狀態之緩衝器23,設 置於輸出DATA和前述多路調變器2 5之輸出之間,並 以熔線資料之讀出信號(RDFUSE)來加以控制。冗 餘致能位元(F’E1〜F’Em )係以不改變前述之多工制 電路(多路調變器)2 5之輸出下予以取出,而作爲備用 促成信號(SE)來使用。 置換位址檢測用位元(F’〇i〜F’„i )乃使用以輸 入前述多工制電路2 5之輸出和位址信號(A0〜An) 至互斥或(ex OR)電路24所能獲得之輸出信號( SA。〜SAn ),其他結構則與冗餘致能位元爲同一結 (請先閲讀背面之注意事項再填寫本頁} • J. · V·士Η . 訂 衣紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) -13 - 經濟部中央樣準局貝工消费合作社印製 A7 B7 五、發明説明(11) 構,而將連接熔線元件F和P通道負荷電晶體T r之連接 點ί01〜ί nm作爲第1暫存器2 1之資料輸入。 接著,說明有關裝入本發明之附有冗餘之不變性記億 電路於單晶片微控制器之裝置的動作。內裝有本發明之不 變性記憶體之微控制器(微電腦),乃具有如圖9所示之 4個模態,即單晶片模態、記錄器(W R I T E R )模態 、測試模態1、測試模態2。其中,單晶片模態和記錄器 模態乃開放於使用者之一般之使用模態,而測試模態1和 測試模態2乃不開放於使用者之廠家所用之專用測試模態 。首先,將對於單晶片模態(讀出記憶體之程序資料之同 時,執行命令之模態)在冗餘電路之復置解除後之備用列 置換動作加以說明》微電腦一定在最初使之形成複置狀態 來成爲起始化後,方予以解除復置,以從記憶體讀出程序 資料來執行命令。 在此模態時,爲了能在復置期間中予以讀出冗餘熔線 元件資料,而以RE S ET反轉信號來接通前述之P c h (P通道)負荷電晶體T r。由於P c h負荷電晶體T r 之接通電阻設定成較熔線元件F之電阻更高,因而熔線元 件F若設定成保持於連接狀態之時,就會在熔線元件F和 P c h負荷電晶體Tr之連接結節f E ( f η)输出'Ο _ ,而在熔線元件F被切斷著之時,就輸出》fE (f η)乃表示fa〜f η之信號位準,具有熔線元件被 切斷之狀況①,及熔線元件被設定成維持連接狀態之狀況 ②之場合。又在此模態之時,係被設定成前述多工制電路 本紙張尺度適用中國國家揲準(CNS ) Α4規格(210Χ297公釐) J---------Λ------1Τ·--U----^ I (請先閱讀背面之注意事項再填寫本頁) -14 - 經濟部中央橾準局員工消费合作社印製 A7 ------- B7 五、發明説明(l2 ) 2 5之輸出選擇信號118£1<£(:丁=〇,並依據前述第 1暫存器之資料’亦即熔線資料,SE (SAn),甚至 SE,SA1〜SAn之信號位準,亦具有熔線元件被切 斷之狀況①,及溶線元件被設定成維持連接狀態之狀況② 之場合。 所讀出之熔線元件資料,當復置被解除時,資料就會 被閂鎖於前述之第1暫存器21,並同時Pch負荷電晶 體T r成爲斷路’而截斷給予熔線元件f之貫穿電流,使 之形成不流動不需要之浪费電流。而後,C P U開始動作 而對記憶體進行存取,箬在位址來到主記憶體之不良格之 位址,亦即應置換之位準之時,將依據儲存於前述第1暫 存器2 1之熔線元件而檢測位址之一致,而成爲S E = ^ 1 # (亦即’ / ( S E ) = 、〇 〃 ,則予以禁止對於原來 就存在有不良位元之主格之字線(WL X )之存取,並同 時選擇備用列線(SWL = )而讀出備用格,以進 行置換之情事》 接著,在記錄器(WR I TER)模態之時,該模態 乃使用者以汎用之記錄器等來寫入資枓於內裝於微電腦之 記憶體(在此爲E PROM)之模態,並未使CPU動作 ,因而要使之形成RE S E T狀態。此時,將前述之 P c h負荷電晶體T r予以形成由RE S E T反轉信號來 使之經常形成接通狀態下,以讀出熔線元件’則熔線元件 F若設定成維持於連接狀態之時’ f E ( f η)就輸出* 0,,而在熔線元件F被切斷著之時’就輸出""1’ 。 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) " -15 - (請先閲讀背面之注意Ϋ項再填寫本頁) 訂 經濟部中央樣準局負工消費合作社印製 A7 _____B7_ 五、發明説明(l3) fE(fn),則fE'fi〜fn之信號位準,具有熔 線元件被切斷之狀況①,及熔線元件被設定成維持連接狀 態之狀況②之場合。又在此模態之時,亦與單晶片模態同 樣,被設定爲RSELECT = 0,並依據前述第1暫存 器之資料,亦即熔線資料,SE (SAn),甚至SE、 S A 1〜S A η之信號位準,亦具有熔線元件被切斷之狀 況①,及熔線元件被設定成維持連接狀態之狀況②之場合 〇 來自記錄器(外部)之位址,當來到主記億體之不良 格之位址,亦即應置換之位置之時,就與在單晶片時之 R E S Ε Τ期間中同樣,依據藉第1暫存器所讀出之熔線 資料可檢測位址之一致,而形成SE =時,備用列 線就成爲SWL =,則會進行字線之置換。此時, 若爲寫入信號(WR)就對備用格進行寫入,若爲讀出信 號(RD)之時,就進行讀出。 其次,在本發明作爲測試模態,具有2個模態(測試 模態1、測試模態2 )、測試模態1雖與前述記錄器模態 同樣,要讀出內裝於微電腦之記憶體(在此爲E P ROM )之模態,惟與前述記錄器模態之不同,乃在於構成將輸 入於第1 、第2之暫存器輸出之選擇電路2 5之暫存器選 擇信號RSELECT被設定於tl·,並在圖4所示之 前述電路2 0中,以依據儲存測試用之置換位址資料用之 第2暫存器2 2之資料來進行不良位元與冗餘格加以置換 之處。 本紙張尺度逍用中國國家梯準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) • Jt -- 1 I—J · 訂I- -16 - B7 五、發明説明(14) 而測試模態2配設有可令爲了置換不良位元所設之備 用位元之寫入/讀出之核對,甚至在截斷冗餘熔線之前加 以直接地來進行,並同時亦可進行讀出儲存於前述第1暫 存器之資料,亦即熔線資料,及可寫入或讀出前述之在測 試模態1之測試用之置換位址資料(仿真熔線資料)所用 之個別之位址領域。在此模態下之讀出及寫入備用列(冗 餘格)之時’若從外部輸入用以決定冗餘格之列位置用之 位址信號,其信號則输入於圖1之多工制電路2 5,而在 測試模態2時,因設定成TEST2=1,因而,藉各位 準移動器1 2而输入備用列線3。又TEST2信號係被 输入於NOR電路1 3,而該時之其输出/SE成 ,致使所有列解碼器8形成禁止输入狀態,以致令所有主 格之列線使之成爲非選擇狀態,故能與記錄器模態同樣執 行備用格之讀出、寫入。 經濟部中央樣準局員工消費合作杜印裝 (請先閲讀背面之注意事項再填寫本頁) 又當從外部設定配設爲第1暫存器用之位址時,就設 定成RSELECT = 0,而第1暫存器2 1之輸出則藉 由多工制(多路調變器)2 5及暫存器資料讀出信號 RD F U S E來控制輸出至資料匯流排之3個狀態緩衝器 2 3來輸出至資料匯流排*因而形成可從外部讀出熔線資 料。再者,從外部設定配設爲第2暫存器用之位址*且输 入來自資料匯流排D a t a之測試用之置換位址資料(仿 真熔線資料)給予第2暫存器2 2之資料輸入端D ’並予 以控制被連接於門鎖信號端子P之要給予第2暫存器之寫 入信號WR F U S E,而可進行寫入於第2暫存器之資料 本紙張尺度適用中國國家橾準(CNS > A4規格(210X 297公釐> -17 - 經濟部中央橾準局員工消費合作社印装 208650 at __B7 五、發明説明(15) ,並且以設定RSELECT=1,而使該所寫入之資料 ,形成可藉多工制2 5及3個狀態緩衝器2 3從外部加以 讀出。 再者,本發明之最大特徵乃在於接著所要說明之冗餘 測試流程及用以資現該測試用之電路。若依據圖5之冗餘 之測試流程來說明時,首先,予以核對是否在前述記錄器 模態時之記億體之所有位元成起始狀態化(抹除)(第1 之過程)。若所有的位元已被形成起始狀態,則對於寫入 進行核對(第2之過程)。通過該第2過程者,將爲了進 行可靠性試驗,暫時從測試器解開來進行放置於高溫實驗 (第3之過程),以測試器讀出所有(全部)位元,以進 行核對在前述第2過程所寫入之資料,是否在第3之過程 後已消失(第4之過程)。在前述第1之過程成爲NG( 不良品)者,在要進行由前述冗餘電路來實施之救濟時, 予以進行是否能以規定之列(字線)置換數目加以救濟之 判定(第5之過程),再者,甚至對於有關在前述第2過 程中之不能進行寫入者,亦予以進行是否可由前述冗餘電 路以規定之列(字線)置換數目來救濟之判定(第6之過 程),對於被判定爲可救濟者,則在圖9之測試模態2中 ,予以進行冗餘格之起始化(抹除)及寫入之核對,以進 行在第5、第6之救濟判定中所算出之救濟位址及置換許 可資訊之對於前述第2暫存器之寫入(第7之過程)。 而後,予以進行依據在前述測試模態1中被儲存於前 述第2暫存器之救濟位址所進行之列置換之狀態下之所有 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) ---1·-------^ Λ------訂---《·----^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作杜印製 A7 B7 五、發明説明(16 ) 位元之讀出核對(第8之過程),並以依 第6之過程中之置換位置及置換許可資訊 路之熔線元件之截斷(第9之過程)。最 不以冗餘電路來進行救濟之時同樣之放置 前述第3之過程)及進行其後之讀出全部 寫入之資料是否已消失(前述第4之過程 之測試。 又在前述第7之過程中所要寫入於將 之資料,亦可寫成與在第2之過程中所要 之列(字線)之格之資料同一資料。例如 入如圖1 0所示之對角線圇案,若在其中 於字線WL a之時,就使寫入於此字線W 寫入於所要置換之備用列SWL a,則在 之過程中,可令讀出所有位元之資料時所 料圖案,構成與不進行冗餘救濟者相同, 效率化,削減圖案記億體之效果。 在圖7顯示於第7之過程時之測試之 之過程,爲了設定成測試模態2而使成T 而首先爲了進行讀出冗餘格之抹除狀態, 態2之記憶圖*依序輸入直至例如位址0 OOOFF地址(號數)時,可藉圖1之 取備用列,而可進行其格之資料讀出*若 抹除狀態之核對爲0K (已抹除),接著 第6過程中所判定之救濟位址,將本來應 本紙張尺度適用中國國家梂準(CNS > A4規格(2l〇X297公釐) 據在前述第5、 ,而進行冗餘電 後,予以進行與 於高溫之實驗( 位元,以核對所 ),而終結晶圓 被置換之冗餘格 寫入於應被置換 在第2之過程寫 有不良位元存在 L a之圈案予以 前述第4及第8 使用之比較用資 而具有測試之有 定時圖。在第7 E S T 2 = 1 , 以圖9之測試模 0 0 0 0 - 多工制2 5來存 在此之冗餘格之 ,依據在第5、 寫入於不良字線 f請先閲讀背面之注$項再填寫本頁) _ 1 Q - 19 五、發明説明(17) 之測試圖案予以寫入於與其應置換之備用列,若其寫入爲 0K時,其次,將位址設定成第2之暫存器(例如,該時 爲OFF 0 0地址),爲了從外部儲存冗餘格之置換許可 資訊及置換位址資訊於第2暫存器2 2,而設定成 RSELECT=1 ,並令WRFUSE 信號爲,時 ,資料就可輸入於第2暫存器,若使WR F U S E信號從 變爲時,該資料就會被閂鎖。又爲了確認是 否實際地已儲存資料,將RD F U S E信號使之形成爲* 1 ",則第2暫存器之輸出會藉圖4之多工制電路及3個 狀態緩衝器來输出至資料匯流排而可加以讀出· 將在圖8顯示第8之過程時之測試之定時圖。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 在第8之過程,爲了設定成測試模態1,作成 TEST2 = 0,以令讀出全部位元,依據在前述第7之 過程所儲存於第2暫存器之測試用之置換位置資料來置換 不良位元,以進行測試。爲此,設定成R S E L E C T = 1,以令第2暫存器之資料形成可藉多工制25來输出。 此後,則與記錄器模態同樣,當從外部依序输入位址時* 若來到不良位元之位址,因其位址已預先儲存於第2暫存 器,因而令位址之一致檢測電路2 0之輸出A E會成爲t 1〃 ,而以/SE=〇而使主字線全部成爲非選擇,並使 備用列(SWL X )被存取而讀出冗餘格之資料。以如此 ,在使用者所使用之單晶片模態和記錄器模態(亦即,廠 家所使用之測試模態以外之模態)時,將形成依據前述第 1暫存器之資料,亦即熔線資料之位址救濟資訊來進行不 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) -20 - 經濟部中央樣準局員工消費合作杜印製 A7 ___B7_ 五、發明説明(18 ) 良位元之置換。而對於此情形,當廠家在測試時所使用之 測試模態時,則構成依據前述第2暫存器之資料,亦即測 試用仿真熔線資料之位址救濟資訊來進行置換之處,爲其 本發明之特徵· 先前在以冗餘進行救濟時,對於在起始化/寫入時就 爲NG (不良)者,予以進行是否能以規定之列置換數目 來救濟之判定,對於可救濟者,因要在其次之階段,依據 置換位址資訊來進行冗餘熔線元件之截斷,以致有必要從 測試器解開(卸下)之情事產生。 然而,在本發明則不必要從測試器解開,而在測試模 態下,從外部輸入測試位址以進行應置換之備用列線之起 始狀態/寫入之核對,並以输入測試置換位址資料(仿真 熔線資料)而儲存於第2暫存器,則即使在實際上未予以 切斷熔線元件,亦可進行不良位址之置換(7),再者, 可進行讀出全部位元之核對(8)。而僅將有關通過( 0K)過程者,在其次之過程(9 )予以實際地進行熔線 切斷之時,就可降低切斷熔線後之不良率,並同時可縮短 測試時間。 而對於實施熔線切斷者,則與先前(習知)同樣予以 進行放置於高溫之試驗,又以測試器進行全部位元之讀出 並予以進行核對。因此,依照此測試流程,因形成與不進 行由冗餘所作的救濟時同樣,解開(從測試器暫時卸下) 之次數僅需1次而已,且使針接觸於晶圓之次數不改變, 因而賦與L S I等之半導體裝置之襯墊之損傷可抑制於最 各紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) V-H- 訂.--f -21 經濟部中央橾準局負工消费合作社印製 A7 _B7_ 五、發明説明(I9) 小限度,並有關測試時間,亦由於操作次數會減低而可加 以縮短,故可圖謀測試之有效率化。 〔發明之效果〕 因予以配設從用以記憶位址之救濟資訊用之不變性記 億手段讀出資料且予以儲存之第1暫存器及用以儲存來自 外部之測試用之置換位址資料用之第2暫存器,並構成在 正常之使用模態時,將依據前述第1暫存器之資料之位址 救濟資訊,來使不良位元與冗餘置換,而在測試模態時, 就依據前述第2暫存器之資料之位址救濟資訊來使不良位 元之格與冗餘格加以置換以能進行測試,因而令不變性之 記憶手段,在具備有雷射熔斷熔線元件之不變性記憶體之 實際地予以熔斷熔線元件之前之第1次測試試驗時,成爲 可實施冗餘格之寫入/讀出測試,並不需要進行在熔斷熔 線元件後,僅進行冗餘格之寫入/讀出測試之情事,且在 放置於髙溫後,實施第2次之測試時,僅予以測試是否實 際地予以置換就可,因此,可抑制賦與L S I等之半導體 裝置之襯墊之損傷成最小限度,並可圖謀測試之有效率化 〔圖式之簡單說明〕 圖1係本發明之第1實施形態之半導體記憶裝置之電 路圖。 圖2係圖1 、圖1 2及圖1 3之記憶部之電路結構圖 本紙張尺度逋用中國國家標準(CNS ) A4规格(210X 297公釐) — i I J------J-- (請先閲讀背面之注意事項再填寫本頁) 訂. -22 - 經濟部中央標隼局貝工消费合作社印裝 A7 ^.06650--5Z_ 五、發明説明(2〇) ο 圖3係圖1、圖1 2之冗餘電路部之電路結構圖· 圖4係本發明之冗餘電路圖。 圖5係本發明之冗餘電路之測試流程圖^ 圖6係本發明之冗餘電路之定時圖。 圖7係本發明之冗餘電路之定時圇。 圖8係本發明之冗餘電路之定時圖。 圖9係本發明之半導體記憶裝置之記憶器變換圖》 圖1 0係本發明之半導體記憶裝置之測試圖案圖。 圖11係先前(習知)之半導體記憶裝置之電路結構 圖。 圖12係圖10之冗餘電路部之電路結構圖。 圚1 3係先前之冗餘電路圖。 圖14係先前之冗餘電路之測試流程圖。 〔符號之說明〕 1 :記億格陳列 2 :冗餘格 3 :備用列線 4 :記憶格 5 :列線 6 : G N D 線 7 :位元線 8 :列解碼器 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂- --1· -23 - 經濟部中央標準局負工消費合作社印製 A7 B7 五、發明説明(21 ) 9 :行選擇器及感測放大器 1 0、2 0 :檢測輸入位址位元及記憶位元之一致用之電 路 1 1 : A N D電路 1 2 :位準移動器 1 3 : N 0 R電路 2 1 :第1之暫存器 22:第2之暫存器 23 : 3個狀態緩衝器 24:互斥或電路(ex OR) 2 5 :多工制電路 2 6 : 0 R電路 本紙張尺度適用中國國家標準(CNS〉A4規格(2丨0 X 297公釐) (請先閲讀背面之注意事項再填寫本頁)
-24 -

Claims (1)

  1. 經濟部中央標準局貝工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1 .—種半導體記億裝置,其特徵爲;具備有: 由排列成複數之字線之複數記憶格所形成之記億格陣 列;將前述字線內之連接有不良位元之字線的前述不良位 元予以與冗餘格置換來救濟之手段;記億位置之救濟資訊 及冗餘格之置換許可資訊用之不變性記憶手段;從前述記 億手段讀出資料,並儲存該資料之第1暫存器;儲存來自 外部之資料之第2暫存器;及令前述第1暫存器及前述第 2暫存器之各輸出,依據所定之模態信號或選擇性地來輸 出之選擇電路, 而在測試模態以外之第1模態時,依據前述第1暫存 器之資料位址之救濟資訊來使前述不良位元與前述冗餘格 置換,並在測試模態之第2模態時,則依據前述第2暫存 器之資料位址之救濟資訊來使前述不良位元與前述冗餘格 置換,以進行測試》 2. 如申請專利範圍第1項所述之半導體記憶裝置, 其中,配設從外部進行冗餘格之資料之讀出/寫入用之位 址領域,並具有在另外之位址領域,個別配設用以進行前 述第1暫存器之讀出用之位址領域,及進行前述第2暫存 器之寫入/讀出用之位址領域之第3模態。 3. 如申請專利範圍第1項或第2項所述之半導體記 憶裝置,其中,記憶前述救濟資訊及冗餘格之置換許可資 訊用之不變性之記億手段,乃由電流或雷射來熔斷之熔線 元件構成。 4 . 一種微控制器,其特徵爲;裝載有記載於申請專 本紙張足度逋用中國國家標準(CNS ) Μ規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) J·. 訂·----- -25 - 經濟部中央標準局貞工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 利範圍第1項至第3項中之任一項之半導體記憶裝置,而 在復置(重設)期間中,從前述不變性之記憶手段讀出資 料,並由復置解除信號而儲存資料於前述第1暫存器,且 依據該資料之資訊來置換不良位址之位元,以實施救濟。 5 .—種微控制器及半導體記憶裝置之製造方法,主 要係有關記載於申請專利範圍第1項至第4項之任何一項 之半導體記億裝置之製造方法,其特徵爲;具備有: 在前述第1模態時,予以核對全部位元是否已形成起 始狀態化之第1過程(1);倘若全部位元已被成爲起始 狀態化時,就對於寫入進行核對之第2過程(2):在依 據前述第2過程不予以進行由冗餘電路所作之救濟時,將 爲了進行可靠性試驗而暫時從測試器解開寫入爲0K(良 品)者來進行放置於高溫之試驗的第3過程(3):以測 試器進行全部位元之讀出,以核對所寫入之資料是否在第 3過程已消失之第4過程(4):在依據前述第1過程來 進行由冗餘電路所作之救濟時,對於全部位元未被起始化 者予以進行是否能以規定之列(字線)置換數目來救濟之 判定之第5過程(5):依據前述第2過程有關全部位元 中之一部分未被起始化者,進行是否能以前述冗餘電路而 以規定之列(字線)置換數目來救濟之判定之第6過程( 6):依據前述第6過程對於可由冗餘電路來救濟者,將 在前述第3模態中*予以進行冗餘格之起始化(抹除)及 寫入之核對,而對於前述第2暫存器進行救濟位址及置換 許可資訊之寫入之第7過程(7):在前述第2模態中, 本紙張尺度適用中國國家梯準(CNS ) A4规格(210X297公釐) (請先閣讀背面之注意事項再填寫本頁) 訂 -26 - A8 B8 C8 D8 六、申請專利範圍 進行讀出、核對依據儲存於前述第2暫存器之救濟位址所 進行之列置換之狀態下之全部位元的第8過程(8):及 依據前述第8過程而依據置換位址及置換許可資訊進行切 斷冗餘電路之熔線元件之第9過程(9), 並在前述第9過程後,與未由冗餘電路來予以進行救 濟時之情況同樣,經由前述第3及第4過程來進行資料之 核對。 6.如申請專利範圍第5項所述之半導體記億裝置之 製造方法’其中,將要寫入於前述第7過程中被置換之冗 餘格中之資料’作成與要寫入於前述第2過程中應置換之 列(字線)之格之資料爲相同資料。 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消费合作社印製 I I適 準 標 家 國 國 一胁 ¥ 公 97 2 27
TW085108186A 1995-07-15 1996-07-06 TW298650B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7201535A JPH0935493A (ja) 1995-07-15 1995-07-15 半導体メモリ装置、マイクロコントローラ及び半導体メモリ装置の製造方法

Publications (1)

Publication Number Publication Date
TW298650B true TW298650B (zh) 1997-02-21

Family

ID=16442667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085108186A TW298650B (zh) 1995-07-15 1996-07-06

Country Status (4)

Country Link
US (1) US5801986A (zh)
EP (1) EP0758785A3 (zh)
JP (1) JPH0935493A (zh)
TW (1) TW298650B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1166882A (ja) * 1997-08-19 1999-03-09 Nec Corp 半導体記憶装置
US6173425B1 (en) 1998-04-15 2001-01-09 Integrated Device Technology, Inc. Methods of testing integrated circuits to include data traversal path identification information and related status information in test data streams
JP2000076898A (ja) * 1998-08-31 2000-03-14 Mitsubishi Electric Corp 半導体メモリ装置、その検査方法、および、その製造方法
US6240525B1 (en) * 1998-11-17 2001-05-29 Oak Technology, Inc. Method and apparatus for re-addressing defective memory cells
US6243305B1 (en) * 1999-04-30 2001-06-05 Stmicroelectronics, Inc. Memory redundancy device and method
JP2002015595A (ja) * 2000-06-29 2002-01-18 Sanyo Electric Co Ltd 冗長メモリ回路
JP4600792B2 (ja) * 2000-07-13 2010-12-15 エルピーダメモリ株式会社 半導体装置
US6535436B2 (en) 2001-02-21 2003-03-18 Stmicroelectronics, Inc. Redundant circuit and method for replacing defective memory cells in a memory device
JP2002279794A (ja) * 2001-03-21 2002-09-27 Mitsubishi Electric Corp 半導体記憶装置
JP2003016797A (ja) * 2001-07-03 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置
JP2003233999A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd 半導体集積回路及び半導体集積回路の製造方法
US7111193B1 (en) * 2002-07-30 2006-09-19 Taiwan Semiconductor Manufacturing Co. Ltd. Semiconductor memory having re-configurable fuse set for redundancy repair
JP4481588B2 (ja) * 2003-04-28 2010-06-16 株式会社東芝 半導体集積回路装置
US20070081403A1 (en) * 2005-10-11 2007-04-12 Yasuhiro Nanba Semiconductor memory device
JP2007323726A (ja) * 2006-05-31 2007-12-13 Matsushita Electric Ind Co Ltd 半導体装置
US7751240B2 (en) * 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
JP2008305517A (ja) * 2007-06-11 2008-12-18 Hitachi Ulsi Systems Co Ltd 半導体集積回路装置
WO2009008078A1 (ja) * 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
JP2009199640A (ja) * 2008-02-20 2009-09-03 Nec Electronics Corp メモリテスト回路及び半導体メモリ装置
KR20170008553A (ko) * 2015-07-14 2017-01-24 에스케이하이닉스 주식회사 반도체 장치 및 그 리페어 방법
JP6804493B2 (ja) 2018-07-19 2020-12-23 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. メモリデバイス及びメモリ周辺回路
KR20200101651A (ko) * 2019-02-20 2020-08-28 에스케이하이닉스 주식회사 메모리 및 메모리의 동작 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293598A (ja) * 1986-06-12 1987-12-21 Toshiba Corp 半導体記憶装置
US5289417A (en) * 1989-05-09 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with redundancy circuit
JP2773271B2 (ja) * 1989-07-26 1998-07-09 日本電気株式会社 半導体記憶装置
JPH0378199A (ja) * 1989-08-18 1991-04-03 Mitsubishi Electric Corp 不揮発性半導体メモリ
JPH07105159B2 (ja) * 1989-11-16 1995-11-13 株式会社東芝 半導体記憶装置の冗長回路
US5206583A (en) * 1991-08-20 1993-04-27 International Business Machines Corporation Latch assisted fuse testing for customized integrated circuits
JP2501993B2 (ja) * 1992-02-24 1996-05-29 株式会社東芝 半導体記憶装置
FR2699301B1 (fr) * 1992-12-16 1995-02-10 Sgs Thomson Microelectronics Procédé de traitement d'éléments défectueux dans une mémoire.
US5345110A (en) * 1993-04-13 1994-09-06 Micron Semiconductor, Inc. Low-power fuse detect and latch circuit
JP3224317B2 (ja) * 1993-10-08 2001-10-29 富士通株式会社 冗長アドレスデコーダ

Also Published As

Publication number Publication date
EP0758785A2 (en) 1997-02-19
JPH0935493A (ja) 1997-02-07
EP0758785A3 (en) 1997-03-05
US5801986A (en) 1998-09-01

Similar Documents

Publication Publication Date Title
TW298650B (zh)
TW380229B (en) Mixed-load semiconductor integrated circuit with controller and large capacity memory and its testing and application method
TW535279B (en) Semiconductor integrated circuit and its manufacturing method
JP3888631B2 (ja) 半導体メモリおよび半導体メモリの検査方法並びに製造方法
TW396345B (en) Apparatus and method for implementing a bank interlock scheme and related test mode for multibank memory devices
US7937631B2 (en) Method for self-test and self-repair in a multi-chip package environment
JP5127737B2 (ja) 半導体装置
TW533423B (en) Method and apparatus for built-in self-repair of memory storage arrays
US8095834B2 (en) Macro and command execution from memory array
KR102076584B1 (ko) 메모리 셀을 리페어 하는 방법과 장치 및 이를 포함하는 메모리 시스템
TW200845007A (en) Flash memory with improved programming precision
US7213186B2 (en) Memory built-in self test circuit with full error mapping capability
CN101405818B (zh) 半导体存储器以及测试系统
TW559824B (en) System and method for assured built in self repair of memories
CN111798912B (zh) 存储器内建自测试电路及其操作方法
CN108511029B (zh) 一种fpga中双端口sram阵列的内建自测和修复系统及其方法
US12190979B2 (en) Dynamic random access memory built-in self-test power fail mitigation
TW422983B (en) Redundancy circuitry with minimized area and reduced speed penalty for random access memories
JP5730034B2 (ja) 半導体装置
US7464309B2 (en) Method and apparatus for testing semiconductor memory device and related testing methods
KR0159447B1 (ko) 불휘발성 반도체 메모리
TW517376B (en) Semiconductor device system
JP2005050393A (ja) 半導体装置およびその故障検出方法
US7055076B2 (en) Output data compression scheme using tri-state
TW410306B (en) Redundancy for wide hierarchical I/O organizations