TW206298B - - Google Patents

Description

206298 五、發明説明（》 本發明像有關使用於數位傳輸条統中之定時電路，尤 指包括數位鎖相迴路之定時電路。 —---- --- 公知之數位接收機的本地定時信號必須與输入之數位 „„————…...... ... ------------------------- 信號同步才能回復資料，故此定時信號須以@相迴路自输 ........... ...........-..... —..................... 入數位信號中回復，鎖相迴路堪應輸入數位信號産生一相 位誤差信號，g控制電應控制振盡器<(V C 0 而産生本 地定時信號。 —----------一 在待定輸入數位信號框中，有另外之耗用位元位置， 用來填充資料流之空隙，故稱為埴充位元位置，由於此空 隙，典型鎖相迴路産生之回復定時信號並不平滑。另外， 輸入數位信號因《充位元産生的變化須接以産生之定時信 號。 一種_償〉由 輸入信號空隙造成之顗動，如美國專利 < . 、、.10,1- —. *··'*'- - *---'»-»»·«- ，·**»» 庐^ 丨. Γ 4， 847, 875所掲示者，但此種配置受限於使用有 參考時基源頻率之類比或數位鎖相迴路，其頻率為鎖相迴 路輸出信號

數倍 (請先閲讀背面之注意事1再填寫本頁) -裝- 訂 線. 經濟部中央標準局員工消费合作社印製 在特定數位傳輸糸統中，高頻參考倍號不須為鋇相迴 路輸出信號頻率之整數倍，可利用參考信號之分數除法以 頻率合成器獲得所需之時鐘信號。但所得參考信號之顫動 將會轉移至鎖相迴路産生之輸出信號，使迴路動態特性無 法使用。 有開數位^相迴路在産圭不須蠱參考_信1模專总數-的 輸出倍號頻率時，其産生之顗動幅度與動態特性可由本發 ...........-»«·' . 明加以解決，即在數位鎖相迴路中採用由可控制變數基除 數所動態控制之可程式除法器。該基除數控制像耱應非為 太级络反疳ifi 1?!巾困S3定找谁（CNS)平4媪格（210x297公货） -3 _ 經濟部中央櫺準局員工消費合作社印製 206298 A6 _ B6_ 五、發明説明（2) 鎖相迴路輸出信號頻率整數倍的參考信號頻率，及繼應於 鎖相迴路相位偵測器之控制输出。 特別是，變數基除數之産生僳繼應於參考倍號，故迺 路中産生之高頻顗動幅度無法接受，此種變數基除數須另 響應相位偵测器控制信號之輸出而修改以實現鎖相迴路功 能。 在本發明特定實施例中，基除數之控制僳至少控制變 動於兩値整數除數之間以實現可要的參考信號頻率之分數 除法，至少兩個除數的發生順序須經常均勻交換以使時鐘 信號高頻顫動幅度減至最小。 本發明將以附列圖示中數位鎖相迴路所採用之本發明 實施例説明而使其更易瞭解。 如上述，由於耗用位元以及填充位元，'使輸入數位信 號之資料流有大的控除，s 〇 nhτ王.5倍號即 為其中之 一^，如Bell Communication Research TSY-000253，1 9 8 9 ,二月稱為"SONET Transport System . V ·— p.. _ . . . . , -------- · :Common Generic Criteria ”及 1 9 9 0，二月 AN S I 草案、、Digital Hierarchy-Optical Interface Rate and Formats Specification (SONET ) ^〇 括表示本發明之實施例，圖中本地參考 時鐘源10即為1. 728ΜΗΖ之VT1.5率。 除法器12用以獲取供給相位位偵測器14所需之參 考倍號。例如，除法器1 2之預定除數選擇2 1 6使 REFCLK成為8ΚΗΖ。並供至偵測器14輸入之一 (請先閲讀背面之注意事項再填寫本頁) 裝· 線· 太紙话兄泞ifi闲屮因团玄燸rn f CNS〗甲4規格ί 210 y 297公婊） -4 — 經濟部屮央#準局员工消費合作社印製 206298 A6 _B6_ 五、發明説明（3) 。相位時鐘（PHCLK)信號自鎖相迴路輸出FOUT 送至偵測器14之第二輸入，偵測器14産生一誤差信號 ES，即REFCLK與PHCLK之算術差。ES由偵 测器14經順序濾波器16産生△濾波部分，並供至除數 控制18中之除數單元22,此例中之△可為+1、 〇或 一 1，端視FOUT産生後經 -- ——... ~~'— — -. . 回饋至除法器28産生PHCLK,除法器28之第二預 定除數N經選擇為193以獲得8KHZ之PHCLK, 空隙信號資訊源30供一信號至除法器28。此例之空隙 倍號資訊即表示SONET VT1. 5中之填充位元位 置。故PHCLK之補償視乾入數位信號中之填充位元位 置的内含而定。正常操作中，除法器28以N值除 FOUT。此中F0UT頻率為1. 544MHZ (對應 DS1數位率）及N為193故産生8KHZ ... —· —- . P H C L K。當包括非資料之位元之填充位元位置的除法 〆 、、..................... 器1 6以:Ν二J值除FOUT時，Y=1並使PHCLK 稍升高，故偵測器1 4之誤差信號E S減小，而E S減小 亦使FOUT之位元率減少，當包括資料位元之填充位元 位置的除法器28以N+Y值除FOUT時，Υ=ι並使 PHCLK稍降，造成偵测器14産生之誤差信號ES增 加，並使FOUT位元率稍增加，因此，PHCLK頻率 之調整可補償當填充位元位置僳非資料位元時資料的減少 ，及補償當琪充位元位置像資料位元時資料的增加，故 FOUT頻率會對應輸入數位信號之實際資料率而變化。 太“泞 ίΛ 闲 Φ Η 因 mrCNSW4*itSf210x297^Ji-) _ ς _ ~ (請先閲讀背面之注意事項再填寫本頁) 裝- 訂- 線. 206298 A 6 B6 五、發明説明（4) 響應鎖相迴路中之正常位差産生所霈之F OU T頻率 像由順序濾波器16输出之△倍號供至除數控制18之數 除單元2 2而獲得。此例中之△、令+ 1、一 1或〇，除法 控制20亦將數ni供至除數單元22,除法控制20用 Si産生至少兩除數以便自參考時基源2 6實現一參考時基 信號FTB的分數除法，FTB頻率不是鎖相迴路輸出時 鐘信號FOUT頻率的障赛倍，所需之F OUT標稱頻率 -· .....------------------------------------------------------------------------------------------- 係交替至少兩個除數之間的n i而取得。為了減少鎖相迴 ^ 一… ..——— —-~~~ — ~ ......._ _一- - 路输出時鐘信號之高頻颤動，兩除數須常均勻交替，以下 -------.一.. 療舉一例說明，假設所需鎖相迴路輸出倍號FOUT僳 ..、.. "" --- 〜_____________ 1. 544ΜΗΖ之DS1時鐘信號，而參考時基信號僳 — ____________ _____________________________ 84MHZ 之 SONET STS — 1 時鐘倍號， 一二....................... -----.......... ........ .... 則 、 fsrs-i 51.84MHz 6480 u(33)+v(34)

Fz,

S I 1.544MHz 193

U +V (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 式中若（u + v) =193，則u = 82, V = -..··... .…一 r----------------— 1 1 1 〇 - ......... 在每一（u + v) 193個時間中除以33u (82 -.-... - - - .......... . )和34V (1 1 1)以實現所需FTB的分數除法以産 生F〇UT,所得到之F0UT在每一（u + v)( 193)時間的平均頻率卽為1. 544MHz標稱之 太玢iA m Φ 因 Η 玄摁«格（210x297公 6 - 206298 五、發明説明（5) DS1時鐘頻率，為減少FOUT之高頻龥動，除法控備I 2 0將除數均勻分佈於含々u + vP ( 1 9 3 ) If間客H 間以彩響η i g除數控制，此例中，利用在！_數3 3與 34的均勻交替以減少FOUT高頻顱動至最小。 •‘ · - ——、 特別是自除以含竺二$登的任毎一時間除以3 3 與34,在每6橱時間即插入一額外的除以3 4!,然後再 ^ ..-«·· ... ... 、.-··., 饑缠以插入前之除數交替，在第66、 126及192時 間並不插入額外的除以34,即正常交換，毎193個時 間ίί複此演算法，表1即說明此演算法産生的順序。 (請先閲讀背面之注意事項再填窝本頁) 裝- 訂· 線. 經濟部中央標準局员工消費合作社印製 太认 <吳K ;i us m Φ因a玄摁m (CNS) ¥ 4姐格（210 X 297公货） -7 - 206298 五、發明説明（ 經濟部屮央標準局员工消#合作社印製 .表 1 -時間 | 除以 時W | 除以 時間 I 除以 時間 除以 34 51 34 101 33 151 33 2 33 52 33 102 34 152 34 3 34 53 34 103 34 153 33 4 33 54 34 1CU 33 154 34 5 34 55 105 34 155 33 6 34 56 34* || 105 33 156 34 7 33 57 33 ισ? 34 157 34 8 34 5S 34 108 34 158 33 9 33 i 59 33 109 33 159 34 10 34 60 34 1 πσ 34 160 33 11 33 61 34 m 33 161 34 12 34 62 33 ! 112 34 162 34 13 34 63 34 | 113 33 163 33 14 33 64 33 | 114 34 -164 34 15 34 65 34 | 115 34 165 33 16 33 66 - 33 | 116 33 16ό 34 17 34 67 34 | 117 34 167 33 1S 34 63 33 | 118 33 168 34 19 33 69 34 | ΓΪ9 34 169 34 20 34 70 33 丨 | 120 34 170 33 21 33 71 34 121 33 171 34 22 34 || 72 34 I) 122 34 172 33 23 33 || 73 33 || 123 33 173 34 24 久 34 74 34、」124 34 174 34 25 34 75 33 || 125 33 175 33 26 33 76 34 || 126 34 ^ 176 34 27 34 | 77 33 || 127 33 177 33 2S 33 78 34 I) 123 34 178 34 29 34 79 34 || 129 33 179 33 30 34 so 33 | 130 34 ISO 34 31 33 81 34 I 131 33 181 34 32 34 82 33 Π 132 34 182 33 33 33 83 34 1 133 34 1S3 34 34 34 84 34 | 134 33 184 33 35 33 85 ^ | jjf 34 185 34 36 34 |] S6 34 1 136 33 186 34 37 34 S7 33 137 34 1S7 33 38 33 S3 34 13S 34 183 34 39 34 S9 33 Π 139 33 1S9 33 40 33 90 34 I] 140 34 190 34 41 34 91 34 | 141 33 191 33 42 34 92 33 1 142 34 m 34 43 33 93 34 | 143 33 193 33 44 34 94 33 144 34 45 33 95 34 j 145 34 46 34 96 34 j| 146 33 47 . 33 97 33 Π 147 ,34 4S 34 9.S 34 Η 148 33 49 34 99 33 I] 149 34 50 33 100 34 [j Ϊ50 34 (請先閱讀背面之注意事項再填寫本頁) 裝. 訂_ 8 經濟部屮央橾準局貝工消費合作社印製 206298 A6 _Bj6_ 五、發明説明（咢 除數ni係由除法控制20依表1顒序供至除數單元 22，除數ni像雄應顒序濾波器16之△而控制諝整以 産ni +△,並供至控制可程式除H 2 4 ^為除數控制 信號來除FBT以産生所需之FOUT時鐘信號。另外， 此例之FTB係51. 84MHZ之SONET STS 一 1 倍號，FOUT僳 1. 544MHZ之DS1 信號。 注意，STS1時鐘信號非常穩定之信號+，並已使用 於許多SONET的相開應用上。但也可利用其他參考時 基信號源具有穩定屬性之參考信號。 注意，PHCLK之補償傺以输入信號一框接一框進 行。 〜 — -·— 本發明所說明之利用去除輸入數位信號中之耗用位元 所造成的大空隙來消除顫動；對熟悉技蕤入士而言，應知 輸入數位信號中之隙並不一定要由耗用位元去除或该充位 元所造成，例如，可能有過多之資料位元位置沒用到，另 外，本發明實施例所說明之i S 1數位率，但熟悉技蕤者 應知本發明所獲得之定時信號也可對應JlT有任意數位率之 输入數位信號。 (請先閲讀背面之注意事項再填寫本頁) 裝< 線. 太β 泞 ii 丨fl Ψ a S3 ί:燋m(CNS) Ήΐθ.格（210乂297公 -y -

Claims (1)

1. A7 B7 C7 D7 六、申請專利範困 两许_尔第80106359號專利申請案 中文申請專利範圍修正本 民國82年1月修正 1 . 一種産生具有預定頻率之數位輸出時鐘信號的數 位鎖相迴路，包括： 第一數位參考時鐘信號源； 供以該數位輸出時鐘信號以産生相位時鐘信號的裝置 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局8工消費合作社印製 相位偵測器裝置，回應於該第一 該相位時鐘信號以産生誤差信號；以 供以該誤差信號以産生代表該誤 之控制信號的裝置； 數位鎖相迴路的特徵在於： /¾位參考信號源#頻率是該數位輸出時鐘信號頻率的 非整數倍； 可程式除法器裝置回應於除數控 1|彳言號，獲得具有該數位參考信號 定頻率的該數位輸出時鐘信號；以及 裝置供以該數位參考信號與該控 控制信號。 2 .如申請專利範圍第1項之里 在於：産生該除數辖制信號笔該裝置 數位參考信號以獲得除數信號的笔^ 號與該控制信號以獲得該除數控制信 數位參考時鐘信號及 及 差信號之被濾波型式 制信號來分割該^位 之非整數因數之該預 制信號以産生該除數 位鎖相迴路，其特徽 • " —-·»- ... 包含g g制jj分割該 ，以及結合該除數信 號的裝置。 -裝. 訂· h紙張尺度適用中國國家標準（CNS)甲4规格（210父297公釐） 81.9.10,000 206298 Α7 Β7 C7 D7

   絰濟部中央標準局員工消费合作社印製 六、申請專利範園 3 ·如申請專利範圍第2項之^數位鎖相迴路，其待徴 、·~·_— ·*— —^ 在於：分割的該裝置包含産生預定1序之除整信 的裝置，因而任何産生的顔動是在寧數位輸出時鐘信號之 可接受之振幅的高頻。 一---*-----------------------------——— 4 .如申請專利範圍第3項之數位鎖相 ———................... 在於：産生預定順序之除數信號的該裝置産 --- --——**^ ... 〆 . 預兰色竺泰序中之除數信_。 5 .如申請專利範圍第4項之數位鎖相 在於：産生該順序之至少兩個除數信號的該1 ........ —. --------- ------------ · ' · 均勻方式替該至少兩値除數信號，以便獲 """_丨 _ 1 丨一 ..... ................... 迴路，其特擞 ..--一一 ·..+ 生至#兩個以 迴路，其特徽 裝置以預定的 得該數位輸出 (請先閲讀背面之注意事項再塡窝本頁) 6 在於： 及供以 ..... 穸制的 7 在於： • Μ申請專利範圍第5項之|位鎖相迴路，其恃徽 産生該里搜假.號的該 該數位輸出時鐘信號 陰H農置，以控制 .如申請專利範圍第 裝置包含空隙 並回應於該空 調整該相位時 6項之數位鎖 該第一參考時鐘信號源包含與空隙 參考時鐘信號源，以及分割 g位參考時鐘信號的除 8 ·如申請專利範圍第 在於：該至少兩個除數包括 少一第二除數。 9 .如申請專利範圍第 在於：該檫稱頻率為1 9 3 該數位參考時 法器裝置。 7項之數位鎖 3 3的第一除 信號資訊源，以 隙信號資紈;之可 鐘信號率。 相迴辟,其特徵 輸入彳Hi同步的 鐘信號以獲得該 相迴路，其待徵 數以及3 4的至 8項之數位鎖相迴路，其特德 個時間間隔，該第一除數及該 本紙張尺度適用中國國家標準（CN幻甲4規格（21〇 X 297公釐） οι.^.χυ,υι 經濟部中央標準局貝工消費合作社印製 A7 ^06298 C7 _____ D7_____ 六、申請專利範圍 至少第二除數的該順序包括以該至少第二除數開始，每一 _ __ — ~ — _， _ ........ 時間間隔在該至少第二除數與該至少第一除數之間交替， 每六個時間間隔該至少第二除數即重複一次，但在_雙數 芒替的時間間隔6 6、1 2 6、1 9 2除外。 1 0 .如申請專利範圍第9項之數位鎖相迴路，其特 徴在於：該雙位，考辱號具有空1 . 8 4 Μ Η z的頻率， 該數位輸出時鐘信號具有1 . 5 4 4 Μ Η ζ的標稱頻率， — —--- —----------------------- . _ ______.... ———^· 該數位參考時鐘信號具有1. 728MHz的頻率。 1 1 .如申請專利範圍第2 g g數位鎖相迴路，其特 徵在於：jg捶制分割的該裝置隹含獲得該數位參考信號之 預定分數除法的裝置。 1 2 .如申請專利範圍第丨i項之數位鎖相迴路，其 特徵在於：獲得預定分數除法的該裝a包含産生至少兩個 以預定順序交替之除數的裝置，其速率與該數位輸出時鐘 ------------------------------- .·--------------------------------------------------------- . ..... . 信號之標稱頻率成預定關傜。 ..... - ' ' J ' * - . . —— — 1 3 .如申請專利範圍第1 2項之數位鎖相迴路，其 特徽在於：産生該至少兩個除數置使其儘量頻繁且 句稱交替，因而任何産生的L頸動是在該數位輸出時鐘信號 --------- -------------- ." .. 之可接受振幅的高頻。 1 4 .如申請專i範圍第1 3項之數位鎖相迴路，其 特徴在於：該至少兩値除數包括3 3的第一除數以及34 的至少一第二除數。 1 5 .如申請專利範圍第1 4項之數位鎖相迴路，其 --------........ ........... 持徽在於：該檫_轉率為1 9 3個時/j間隔，該第一除數 t張尺；ί適用中國國家櫺準（CNS)甲4规格（210 X 297公釐） 81.9.10,000 _ _ — —____二 -¾ - (請先閲讀背Φ-之注意事項再場寫农頁) 裝· 訂. 206298 Α7 Β7 C7 D7 六、申揞專利範圍 及該至少第二除數的該順序包括以該至少第二除數開始， 每一時間間隔在該至少第二除數與該至少第一除數之間交 替，毎六値時間間隔該至少第二除數卽重複一次，但在該 除數交替的時間間隔6 6、1 2 6、1 9 2除外。 1 6 .如申請專利範圍第1 5項之數位鎖相迴路，其 特擻在於：該數位參考信號具有5 1 . 8 4 Μ Η z的頻率 ，該數位輸出時鐘信號具有1 . 5 4 4 Μ Η ζ的標稱頻率 ，該數位參考時鐘信號具有1 . 7 2 8 Μ Η ζ的頻率。 (請先閲讀背面之注意事項再璜窝本頁) .裝. 訂. 經濟部中央標準局R工消費合作杜印製 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐）