[go: up one dir, main page]

TW202429418A - 顯示裝置和電子裝置 - Google Patents

顯示裝置和電子裝置 Download PDF

Info

Publication number
TW202429418A
TW202429418A TW112146726A TW112146726A TW202429418A TW 202429418 A TW202429418 A TW 202429418A TW 112146726 A TW112146726 A TW 112146726A TW 112146726 A TW112146726 A TW 112146726A TW 202429418 A TW202429418 A TW 202429418A
Authority
TW
Taiwan
Prior art keywords
transistor
wiring
circuit
gate
potential
Prior art date
Application number
TW112146726A
Other languages
English (en)
Other versions
TWI885620B (zh
Inventor
梅崎敦司
木村肇
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202429418A publication Critical patent/TW202429418A/zh
Application granted granted Critical
Publication of TWI885620B publication Critical patent/TWI885620B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

將使用氧化物半導體形成通道區的電晶體用作下拉電晶體。該氧化物半導體具有2.0eV以上，較佳為2.5eV以上，更佳為3.0eV以上的帶隙。由此，可以抑制電晶體中的熱載子退化。其結果是，可以縮小具有該下拉電晶體的半導體裝置的電路規模。另外，藉由該電晶體的開關功能使下拉電晶體的閘極為浮動狀態。另外，藉由使該氧化物半導體高純度化，可以使電晶體的截止電流為1aA/μm(1×10-18A/μm)以下。其結果是，可以提高半導體裝置的驅動能力。

Description

顯示裝置和電子裝置
本發明的一個實施例關於一種顯示裝置。例如，可以舉出液晶顯示裝置，除此以外，作為技術領域之一還包括由閘極信號線和源極電極信號線選擇像素來顯示圖像的顯示裝置。另外，作為技術領域之一還包括用於顯示裝置的驅動電路等的半導體裝置和使用顯示裝置的電子裝置。
目前對由非晶矽電晶體(也稱為a-Si TFT)構成的閘極驅動電路正在進行研究開發。這種閘極驅動電路有用來將閘極線的電位保持在低電位(也稱為L位準)的電晶體(也稱為下拉電晶體)的臨界值電壓偏移而發生錯誤工作的問題。為了解決上述問題，已公開了在將閘極線的電位保持在低電位的期間中，下拉電晶體反復成為導通狀態和截止狀態的閘極驅動電路(例如專利文獻1及專利文獻2)。由此，由於可以縮短下拉電晶體成為導通狀態的時間，所以可以抑制下拉電晶體的退化。
另外，由非晶矽電晶體構成的閘極驅動電路具有用來控制對閘極線輸出高電壓的時序的電晶體(也稱為上拉電晶體)。在上拉電晶體中，源極電極和汲極電極中的一方連接於時鐘信號線，而源極電極和汲極電極中的另一方連接於閘極信號線。並且，使用如下驅動方法：藉由電容耦合將上拉電晶體的閘極的電位上升到高於時鐘信號的H位準的電位的值。為了實現上述驅動方法，需要使上拉電晶體的閘極成為浮動狀態。為此，需要使與上拉電晶體的閘極連接的所有電晶體成為截止狀態。
[專利文獻1]日本專利申請公開第2007-207413號公報
[專利文獻2]日本專利申請公開第2008-009393號公報
在現有的技術中，為了使下拉電晶體反復成為導通狀態和截止狀態，需要用來控制下拉電晶體的導電狀態的電路。由此，對半導體裝置的電路規模的縮小有限制。另外，即使與上拉電晶體的閘極連接的所有電晶體成為截止狀態，也因該電晶體的截止電流而導致隨時間失去上拉電晶體的閘極所保持的電荷。因此，難以降低閘極驅動電路等的半導體裝置的驅動頻率。另外，半導體裝置能夠工作的驅動頻率的範圍變窄。其結果是，對半導體裝置的驅動能力的提高有限制。
鑒於上述問題，本發明的一個實施例的課題之一是縮小半導體裝置的電路規模。另外，本發明的一個實施例的課題之一是提高半導體裝置的驅動能力。注意，本發明的一個實施例不一定需要解決所有上述課題。
藉由作為該上拉電晶體或該下拉電晶體應用使用氧化物半導體形成通道區的電晶體可以解決上述課題。在此，該氧化物半導體是藉由徹底去除成為電子給體(施體)的雜質(氫或水等)來實現高純度化的氧化物半導體。
該氧化物半導體具有2.0eV以上，較佳為2.5eV以上，更佳為3.0eV以上的帶隙。由此，在使用該氧化物半導體形成通道區的電晶體中不容易發生碰撞離子化(impact ionization)及雪崩擊穿(avalanche breakdown)。換言之，氧化物半導體中的載子(電子)不容易被加速。從而，使用氧化物半導體形成通道區的電晶體可以抑制因載子(電子)注入到閘極絕緣層而發生的電晶體的臨界值電壓的變動(所謂，熱載子退化)。
另外，在使用該氧化物半導體形成通道區的電晶體中載子極少。由此，可以使通道寬度的每1μm的截止電流為1aA(1×10-18A)以下。此截止電流表示為1aA/μm。
本發明的一個實施例是一種顯示裝置，包括：多個閘極信號線；多個源極電極信號線；分別配置在所述閘極信號線與所述源極電極信號線的交叉區域的像素；以及與所述多個閘極信號線電連接的閘極驅動電路，所述閘極驅動電路包括：第一電晶體；第二電晶體；以及反相器電路， 其中，所述第一電晶體的第一端子與第一佈線電連接，所述第一電晶體的第二端子與第二佈線電連接，所述第二電晶體的第一端子與第三佈線電連接，所述第二電晶體的第二端子與所述第二佈線電連接，所述反相器電路的輸入端子與所述第一電晶體的閘極電連接，所述反相器電路的輸出端子與所述第二電晶體的閘極電連接，所述第一電晶體及所述第二電晶體中的通道區包括氧化物半導體，並且，所述第一電晶體及所述第二電晶體的截止電流為1aA/μm以下。
本發明的一個實施例是一種顯示裝置，包括：多個閘極信號線；多個源極電極信號線；分別配置在所述閘極信號線與所述源極電極信號線的交叉區域的像素；以及與所述多個閘極信號線電連接的閘極驅動電路，所述閘極驅動電路包括：第一電晶體；第二電晶體；以及反相器電路，其中，所述第一電晶體的第一端子與第一佈線電連接，所述第一電晶體的第二端子與第二佈線電連接，所述第二電晶體的第一端子與第三佈線電連接，所述第二電晶體的第二端子與所述第一電晶體的閘極電連接，所述反相器電路的輸入端子與所述第一電晶體的閘極電連接，所述反相器電路的輸出端子與所述第二電晶體的閘極電連接，所述第一電晶體及所述第二電晶體中的通道區包括氧化物半導體，並且，所述第一電晶體及所述第二電晶體的截止電流為1aA/μm以下。
本發明的一個實施例是一種顯示裝置，包括：多個閘 極信號線；多個源極電極信號線；分別配置在所述閘極信號線與所述源極電極信號線的交叉區域的像素；以及與所述多個閘極信號線電連接的閘極驅動電路，所述閘極驅動電路包括：第一電晶體；第二電晶體；第三電晶體；以及反相器電路，其中，所述第一電晶體的第一端子與第一佈線電連接，所述第一電晶體的第二端子與第二佈線電連接，所述第二電晶體的第一端子與第三佈線電連接，所述第二電晶體的第二端子與所述第二佈線電連接，所述第三電晶體的第一端子與第四佈線電連接，所述第三電晶體的第二端子與所述第一電晶體的閘極電連接，所述第三電晶體的閘極與所述第四佈線電連接，所述反相器電路的輸入端子與所述第一電晶體的閘極電連接，所述反相器電路的輸出端子與所述第二電晶體的閘極電連接，所述第一電晶體至所述第三電晶體中的通道區包括氧化物半導體，並且，所述第一電晶體至所述第三電晶體的截止電流為1aA/μm以下。
本發明的一個實施例是一種顯示裝置，包括：多個閘極信號線；多個源極電極信號線；分別配置在所述閘極信號線與所述源極電極信號線的交叉區域的像素；以及與所述多個閘極信號線電連接的閘極驅動電路，所述閘極驅動電路包括：第一電晶體；第二電晶體；第三電晶體；以及反相器電路，其中，所述第一電晶體的第一端子與第一佈線電連接，所述第一電晶體的第二端子與第二佈線電連接，所述第二電晶體的第一端子與第三佈線電連接，所述 第二電晶體的第二端子與所述第二佈線電連接，所述第三電晶體的第一端子與所述第三佈線電連接，所述第三電晶體的第二端子與所述第一電晶體的閘極電連接，所述第三電晶體的閘極與第四佈線電連接，所述反相器電路的輸入端子與所述第一電晶體的閘極電連接，所述反相器電路的輸出端子與所述第二電晶體的閘極電連接，所述第一電晶體至所述第三電晶體中的通道區包括氧化物半導體，並且，所述第一電晶體至所述第三電晶體的截止電流為1aA/μm以下。
本發明的一個實施例是一種顯示裝置，包括：多個閘極信號線；多個源極電極信號線；分別配置在所述閘極信號線與所述源極電極信號線的交叉區域的像素；以及與所述多個閘極信號線電連接的閘極驅動電路，所述閘極驅動電路包括：第一電晶體；第二電晶體；第三電晶體；第四電晶體；以及反相器電路，其中，所述第一電晶體的第一端子與第一佈線電連接，所述第一電晶體的第二端子與第二佈線電連接，所述第二電晶體的第一端子與第三佈線電連接，所述第二電晶體的第二端子與所述第二佈線電連接，所述第三電晶體的第一端子與第四佈線電連接，所述第三電晶體的第二端子與所述第一電晶體的閘極電連接，所述第三電晶體的閘極與所述第四佈線電連接，所述第四電晶體的第一端子與所述第三佈線電連接，所述第四電晶體的第二端子與所述第一電晶體的閘極電連接，所述第四電晶體的閘極與第五佈線電連接，所述反相器電路的輸入 端子與所述第一電晶體的閘極電連接，所述反相器電路的輸出端子與所述第二電晶體的閘極電連接，所述第一電晶體至所述第四電晶體中的通道區包括氧化物半導體，並且，所述第一電晶體至所述第四電晶體的截止電流為1aA/μm以下。
本發明的一個實施例也是一種具備上述顯示裝置和操作上述顯示裝置的圖像的操作開關的電子裝置。
在本說明書等中，明確地記載為單數的最好為單數。但是，不侷限於此，也可以是複數。與此同樣，明確地記載為複數的最好為複數。但是，不侷限於此，也可以是單數。
在本說明書等中，第一、第二、第三等詞句是用來區分描述各種因素、構件、區域、層、領域的詞句。因此，第一、第二、第三等詞句不是限定因素、構件、區域、層、領域等的個數的詞句。再者，例如，可以用“第二”或“第三”等替換“第一”。
在本發明的一個實施例中，將使用氧化物半導體形成通道區的電晶體用作下拉電晶體。由此，可以抑制在該下拉電晶體中產生的熱載子退化。因此，可以減少用作下拉電晶體的電晶體的個數。另外，伴隨上述情況，可以縮減用來控制下拉電晶體的開關功能的電路的規模。其結果是，可以縮小具有該下拉電晶體的半導體裝置的電路的規模。
另外，在本發明的一個實施例中，藉由利用使用氧化 物半導體形成通道區的電晶體的開關功能，使下拉電晶體的閘極成為浮動狀態。由此，可以在長時間保持該下拉電晶體的閘極所儲存的電荷。因此，可以降低具有該下拉電晶體的半導體裝置的驅動頻率。另外，可以擴大半導體裝置能夠工作的驅動頻率的範圍。其結果是，可以提高半導體裝置的驅動能力。
11:節點
12:節點
21:節點
101:電晶體
102:電晶體
103:電晶體
104:電晶體
105:電晶體
111:佈線
112:佈線
113:佈線
114:佈線
115:佈線
116:佈線
117:佈線
118:佈線
121:電晶體
122:電晶體
123:電晶體
124:電晶體
125:電晶體
126:電容元件
200:電路
201:電晶體
202:電晶體
203:電晶體
204:電晶體
301:電路
311:佈線
312:佈線
313:佈線
314:佈線
315:佈線
400:基板
402:閘極絕緣層
403:保護絕緣層
410:電晶體
411:閘極電極層
415a:源極電極層
415b:汲極電極層
416:氧化物絕緣層
430:氧化物半導體膜
431:氧化物半導體層
5000:框體
5001:顯示部
5002:第二顯示部
5003:揚聲器
5004:LED燈
5005:操作鍵
5006:連接端子
5007:感測器
5008:麥克風
5009:開關
5010:紅外埠
5011:記錄媒體讀取部
5012:支撐部
5013:耳機
5015:快門按鈕
5016:圖像接收部
5017:充電器
5018:支撐台
5019:外部連接埠
5020:定位裝置
5021:讀寫器
5022:框體
5023:顯示部
5024:遙控單元
5025:揚聲器
5026:顯示面板
5027:浴室
5028:顯示面板
5029:車體
5030:天花板
5031:顯示面板
5032:鉸鏈部
5360:時序控制器
5361:電路
5362:電路
5362a:電路
5362b:電路
5363_1:電路
5363_2:電路
5364:像素部
5367:像素
5371:源極電極信號線
5372:閘極信號線
5380:基板
5381:端子
在附圖中：
[圖1A]和[圖1B]是說明有關實施例1的電路的結構的圖；
[圖2A]是說明有關實施例1的電路的工作的時序圖，並且圖2B是說明有關實施例1的電路的工作的示意圖；
[圖3A和圖3B]是說明有關實施例1的電路的工作的示意圖；
[圖4A]和[圖4B]是說明有關實施例1的電路的工作的示意圖；
[圖5A]至[圖5C]是說明有關實施例1的電路的結構的圖；
[圖6A]至[圖6C]是說明有關實施例1的電路的結構的圖；
[圖7A]和[圖7B]是說明有關實施例1的電路的結構的圖；
[圖8A]至[圖8C]是說明有關實施例1的電路的結構 的圖；
[圖9A]和[圖9B]是說明有關實施例1的電路的工作的時序圖；
[圖10A]至[圖10D]是說明有關實施例1的電路的結構的圖；
[圖11]是說明有關實施例2的移位暫存器電路的結構的圖；
[圖12]是說明有關實施例2的移位暫存器電路的工作的時序圖；
[圖13A]至[圖13D]是說明有關實施例3的電晶體的製造製程的圖的一個例子；
[圖14A]至[圖14C]是有關實施例4的顯示裝置的結構的圖；
[圖15A]至[圖15H]是例示出實現本發明的技術思想的設備的方式的圖；以及
[圖16A]至[圖16H]是例示出實現本發明的技術思想的設備的方式的圖。
以下，將參照附圖說明實施例。但是，實施例可以以多個不同方式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在實施例所記載的內容 中。另外，在以下所說明的結構中，在不同附圖之間共同使用同一附圖標記表示同一部分或具有同樣功能的部分，而省略同一部分或具有同樣功能的部分的詳細說明。在所參照的附圖中，為清楚起見而有時對大小、層的厚度或區域進行誇張。因此，不一定限定於其尺度。
實施例1
本實施例說明有關本發明的一個實施例的顯示裝置的電路。
[圖1A示出具有電晶體101、電晶體102、電晶體103、電晶體104、電晶體105及電路200的電路的結構例。構成圖1A所示的電路的電晶體是N通道型。N通道型的電晶體是在閘極和源極電極之間的電位差大於臨界值電壓時成為導通狀態的電晶體。
另外，作為構成圖1A所示的電路的電晶體的半導體層，可以使用氧化物半導體。該氧化物半導體較佳的是氫濃度充分得到降低而被高純度化的載子密度充分小的本徵(i型)或實質上本徵(i型)的氧化物半導體。由此，可以實現如下情況：降低電晶體的次臨界擺幅(S值)；減小電晶體的截止電流；提高電晶體的耐壓；提高電晶體的溫度特性；抑制電晶體的退化。明確而言，可以降低電晶體的臨界值電壓的偏移量。
另外，作為一部分的電晶體的半導體層使用上述氧化物半導體，並且作為其他電晶體的半導體層使用上述氧化 物半導體以外的半導體(例如，矽(非晶矽、微晶矽或多晶矽等)、有機半導體等)。但是，作為至少其源極電極或汲極電極與電晶體101的閘極連接的電晶體的半導體層使用上述氧化物半導體。
以下說明圖1A所示的電路的連接關係。電晶體101的第一端子與佈線111連接。電晶體101的第二端子與佈線112連接。電晶體102的第一端子與佈線113連接。電晶體102的第二端子與佈線112連接。電晶體103的第一端子與佈線113連接。電晶體103的第二端子與電晶體101的閘極連接。電晶體103的閘極與電晶體102的閘極連接。電晶體104的第一端子與佈線114連接。電晶體104的第二端子與電晶體101的閘極連接。電晶體104的閘極與佈線114連接。電晶體105的第一端子與佈線113連接。電晶體105的第二端子與電晶體101的閘極連接。電晶體105的閘極與佈線115連接。電路200的輸入端子與電晶體101的閘極連接。電路200的輸出端子與電晶體102的閘極連接。另外，電晶體101的閘極表示為節點11，並且電晶體102的閘極表示為節點12。另外，電路200根據其結構可以與任意的佈線或任意的節點連接。例如，電路200可以與佈線111、佈線112、佈線113、佈線114、佈線115、節點11及節點12中的一個以上連接。
在此，因為電晶體的源極電極和汲極電極根據電晶體的結構或工作條件等而更換，所以很難限定哪個是源極電 極哪個是汲極電極。於是，在本說明書中，將源極電極和汲極電極中的一方表示為第一端子，並且將源極電極和汲極電極中的另一方表示為第二端子，來進行區別。
參照圖1B說明電路200的結構的一個例子。電路200包括電晶體201、電晶體202、電晶體203及電晶體204。電晶體201的第一端子與佈線116連接。電晶體201的第二端子與節點12連接。電晶體202的第一端子與佈線113連接。電晶體202的第二端子與節點12連接。電晶體202的閘極與節點11連接。電晶體203的第一端子與佈線116連接。電晶體203的第二端子與電晶體201的閘極連接。電晶體203的閘極與佈線116連接。電晶體204的第一端子與佈線113連接。電晶體204的第二端子與電晶體201的閘極連接。電晶體204的閘極與節點11連接。
將時鐘信號輸入到佈線111。將本實施例的電路的輸出信號輸入到佈線112。向佈線113供應電壓V2。將起始脈衝輸入到佈線114。將重設信號輸入到佈線115。向佈線116供應電壓V1。在此，為方便起見，將輸入到佈線111、佈線112、佈線114及佈線115的信號的H位準的電位設定為電位V1，並且將輸入到佈線111、佈線112、佈線114及佈線115的信號的L位準的電位設定為電位V2。
佈線111是用來從控制器等的外部電路向本實施例的電路傳送時鐘信號等的信號的佈線，並具有信號線或時鐘 信號線的功能。佈線112是用來向像素電路或多工器等的電路傳送本實施例的電路的輸出信號的佈線，並具有信號線或閘極信號線的功能。佈線113是用來從電源電路等的外部電路向本實施例的電路供應電壓V2等的電源電壓的佈線，並具有電源線、負電源線或接地線的功能。佈線114是用來從時序控制器等的外部電路或其他電路向本實施例的電路傳送啟動信號的佈線，並具有信號線的功能。佈線115是用來從時序控制器等的外部電路或其他電路向本實施例的電路傳送重設信號的佈線，並具有信號線的功能。佈線116是用來從電源電路等的外部電路向本實施例的電路供應電壓V1等的電源電壓的佈線，並具有電源線或正電源線的功能。
電晶體101具有控制佈線111與佈線112之間的導電狀態的開關的功能。另外，電晶體101具有藉由第二端子與閘極的電容耦合來控制使節點11的電位上升的時序的功能。電晶體102具有控制佈線113與佈線112之間的導電狀態的開關的功能。電晶體103具有控制佈線113與節點11之間的導電狀態的開關的功能。電晶體104具有控制佈線114與節點11之間的導電狀態的開關的功能。此外，電晶體104具有其輸入端子與佈線114連接，並且其輸出端子與節點11連接的二極體的功能。電晶體105具有控制佈線113與節點11之間的導電狀態的開關的功能。電晶體201具有控制佈線116與節點12之間的導電狀態的開關的功能。此外，電晶體201具有藉由第二端子 與閘極的電容耦合來控制使節點21的電位上升的時序的功能。電晶體202具有控制佈線113與節點12之間的導通狀態的開關的功能。電晶體203具有控制佈線116與節點12之間的導通狀態的開關的功能。此外，電晶體203具有其輸入端子與佈線116連接，並且其輸出端子與節點21連接的二極體的功能。電晶體204具有控制佈線113與節點21之間的導通狀態的開關的功能。
電路200具有控制節點12的電位，並控制電晶體102及電晶體103的導通/截止的控制電路的功能。此外，電路200具有使節點11的電位反相並將其輸出到節點12的反相器電路的功能。
接著，參照圖2A所示的時序圖說明圖1A及圖1B所示的電路的工作的例子。在此，以圖1B所示的電路為例子而進行說明。圖2A所示的時序圖具有期間A、期間B、期間C以及期間D。
在期間A中，佈線111的電位(表示為電位V111)成為V2，佈線114的電位(表示為電位V114)成為V1，佈線115的電位(表示為電位V115)成為V2。由此，電晶體104成為導通狀態，並且佈線114與節點11成為導電狀態。電晶體105成為截止狀態。此時，電路200使節點12的電位(表示為電位V12)成為V2。由此，電晶體102成為截止狀態，並且佈線113與佈線112成為非導電狀態。電晶體103成為截止狀態，並且佈線113與節點11成為非導電狀態。因此，向節點11供應佈線114的電位，而節點11 的電位(表示為電位V11)開始上升。然後，節點11的電位變得高於V2+Vth101(Vth101是電晶體101的臨界值電壓)。由此，電晶體101成為導通狀態，並且佈線111與佈線112成為導電狀態。因此，向佈線112供應佈線111的電位，並且佈線112的電位(表示為V112)等於V2(參照圖2B)。
然後，節點11的電位繼續上升。然後，節點11的電位到達V1-Vth104(Vth104是電晶體104的臨界值電壓)。由此，電晶體104成為截止狀態，並且佈線114與節點11成為非導電狀態。因此，節點11成為浮動狀態，並且節點11的電位維持為等於V1-Vth104(V1-Vth104是比V2+Vth101高的值)的值(參照圖3A)。
在期間B中，佈線111的電位成為V1，佈線114的電位成為V2，而佈線115的電位保持在V2。由此，電晶體104保持在截止狀態，並且佈線114與節點11保持在非導電狀態。電晶體105保持在截止狀態，並且佈線113與節點11保持在非導電狀態。此時，電路200使節點12的電位保持在等於V2。由此，電晶體102保持在截止狀態，並且佈線113與佈線112保持在非導電狀態。電晶體103保持在截止狀態，並且佈線113與節點11保持在非導電狀態。因此，由於節點11保持在浮動狀態，所以節點11的電位保持在等於V1-Vth104的值。由此，電晶體101保持在導通狀態，並且佈線111與佈線112保持在導電狀態。此時，佈線111的電位成為V1。因此，佈線112 的電位開始上升。然後，由於節點11為浮動狀態，所以節點11的電位因電晶體101的閘極與第二端子之間的寄生電容而開始上升。最後，節點11的電位到達V1+Vth101+Va(Va是正電位)。由此，可以使佈線112的電位上升到等於V1的值(參照圖3B)。上述工作稱為升壓(bootstrap)工作。
在期間C中，佈線111的電位成為V2，佈線114的電位保持在V2，佈線115的電位成為V1。由此，電晶體104保持在截止狀態，並且佈線114與節點11保持在非導電狀態。電晶體105成為導通狀態，並且佈線113與節點11成為導電狀態。因此，向節點11供應佈線113的電位，並且節點11的電位等於V2。由此，電晶體101成為截止狀態，並且佈線111與佈線112成為非導電狀態。此時，電路200使節點12的電位等於V1。由此，電晶體102成為導通狀態，並且佈線113與佈線112成為導電狀態。電晶體103成為導通狀態，並且佈線113與節點11成為導電狀態。因此，由於向佈線112供應佈線113的電位，所以佈線112的電位成為V2(參照圖4A)。
在期間D中，佈線111的電位反復成為V1和V2，佈線114的電位保持在V2，佈線115的電位成為V2。由此，電晶體104保持在截止狀態，並且佈線114與節點11保持在非導電狀態。電晶體105成為截止狀態，並且佈線113與節點11成為非導電狀態。此時，電路200使節點12的電位保持在V1。由此，電晶體102保持在導通狀態，並且佈線113與佈線112保持在導通狀態。電晶體 103保持在導通狀態，並且佈線113與節點11保持在導電狀態。因此，由於向節點11繼續供應佈線113的電位，所以節點11的電位保持在V2。由此，由於電晶體101保持在截止狀態，所以佈線111與佈線112保持在非導電狀態。因此，由於向佈線112繼續供應佈線113的電位，所以佈線112的電位保持在V2(參照圖4B)。
接著，具體說明電路200的工作。例如，當節點11的電位為V2+Vth202(Vth202為電晶體202的臨界值電壓)以上且V2+Vth204(Vth204為電晶體204的臨界值電壓)以上時，電晶體202成為導通狀態，並且佈線113與節點12成為導電狀態。電晶體204成為導通狀態，並且佈線113與節點21成為導電狀態。此時，電晶體203成為導通狀態，並且佈線116與節點21成為導電狀態。因此，向節點21供應佈線116的電位和佈線113的電位，並且節點21的電位(表示為電位V21)成為高於V2且低於V1。該節點21的電位根據電晶體203的電流供應能力(例如，通道長度、通道寬度、遷移率等)和電晶體204的電流供應能力而決定。在此，節點21的電位低於V2+Vth201(Vth201是電晶體201的臨界值電壓)。由此，電晶體201成為截止狀態，並且佈線116與節點12成為非導電狀態。因此，向節點12供應佈線113的電位，並且節點12的電位等於V2(例如期間A及期間B)。
另一方面，例如當節點11的電位低於V2+Vth202且低於V2+Vth204時，電晶體202成為截止狀態，並且佈線113 與節點12成為非導電狀態。電晶體204成為截止狀態，並且佈線113與節點21成為非導電狀態。此時，電晶體203成為導通狀態，並且佈線116與節點21成為導電狀態。因此，向節點21供應佈線116的電位，從而節點21的電位上升。然後，節點21的電位最後到達V1+Vth201+Vb(Vb是正電位)。由此，電晶體201成為導通狀態，並且佈線116與節點12成為導電狀態。因此，向節點12供應佈線116的電位，從而節點12的電位成為V1(例如期間C及期間D)。
如上所述，圖1A及圖1B所示的電路藉由使用升壓工作可以使佈線112的電位等於佈線111的電位。再者，由於在期間B中可以增大電晶體101的閘極和源極電極之間的電位差(Vgs)，所以可以縮短V112的上升時間。
另外，在現有的半導體裝置中電晶體的S值較大。由此，從佈線114的電位成為V1到電晶體104成為導通狀態的時間長。另外，由於需要使期間A延長，所以提高驅動頻率是很困難的。另外，V112的上升時間長(輸出信號的上升時間長)。另外，連接到佈線112的負載小。另外，電晶體101的通道寬度大。另外，佈局面積大。
與此相反，在本實施例中電晶體的S值小。由此，可以提高驅動能力。例如，由於電晶體104的S值小，所以可以縮短從佈線114的電位成為V1到電晶體104成為導通狀態的時間。由此，可以縮短期間A的時間。由此，可以提高驅動頻率。作為其他例子，由於電晶體101的S值 小，可以縮短V112的上升時間。另外，即使將較大的負載連接到佈線112，也可以驅動該負載。另外，由於可以縮短電晶體101的通道寬度，所以可以減小佈局面積。
另外，在現有的半導體裝置中電晶體的截止電流大。由此，隨著時間的經過從節點11消失的電荷量多。另外，節點11的電位下降。另外，將節點11的電位維持為電晶體101成為導通狀態的電位以上的時間短。另外，降低驅動頻率是很困難的。另外，能夠工作的驅動頻率的範圍窄。
與此相反，在本實施例中電晶體的截止電流小。由此，可以提高驅動能力。例如，由於電晶體103、電晶體104及電晶體105的截止電流小，可以減少從節點11消失的電荷量。由此，可以抑制節點11的電位的降低。換言之，可以延長將節點11的電位維持為電晶體101成為導通狀態的電位以上的時間。由此，由於可以降低驅動頻率，所以可以擴大工作的驅動頻率的範圍。
另外，在現有的半導體裝置中電晶體容易退化，並電晶體的臨界值電壓的偏移量多。由此，電晶體反復成為導通狀態和截止狀態而驅動。另外，將兩個電晶體並聯連接，並使這些兩個電晶體交替成為導通狀態。另外，用來控制電晶體的導通狀態的電路很複雜。另外，電晶體的數量增加。另外，為了抑制電晶體的退化需要增大電晶體的通道寬度。另外，為了抑制電晶體的退化，需要增大電晶體的通道長度。另外，佈局面積大。
與此相反，在本實施例中電晶體的臨界值電壓的偏移量小。由此，可以提高驅動能力。例如，由於電晶體102及電晶體103的臨界值電壓的偏移量小，可以延長這些電晶體成為導通狀態的時間。由此，可以簡化控制電晶體102及電晶體103的導通狀態的電路。由此，由於可以減少電晶體的數量，所以可以減小佈局面積。另外，由於電晶體102及電晶體103的臨界值電壓的偏移量小，可以減小這些電晶體的通道寬度或通道長度。由此，可以減小佈局面積。另外，由於電晶體的臨界值電壓的偏移量小，可以延長能夠工作的時間。
有關本發明的一個實施例的顯示裝置的電路不侷限於圖1A及圖1B所示的電路，可以使用其他各種結構的電路。以下說明其一個例子。
例如，在圖1A、圖1B所示的電路中，如圖5A所示，可以將電路200的輸入端子與佈線112連接。明確而言，可以將電晶體202的閘極與佈線112連接，並且可以將電晶體204的閘極與佈線112連接。另外，圖5A是示出在圖1A所示的電路中電路200的輸入端子與佈線112連接的情況的結構的圖。
作為其他例子，在圖1A、圖1B及圖5A所示的電路中，如圖5B所示，可以將電晶體103的第一端子與佈線112連接，並且可以將電晶體103的閘極與佈線111連接。藉由採用上述結構，由於可以縮短電晶體103成為導通的時間，所以可以抑制電晶體103的退化。另外，由於 在期間B中可以防止節點11的電位變得過高，所以可以實現與節點11電連接的電晶體(例如，電晶體101、電晶體104、電晶體105或構成電路200的電晶體等)的損壞的防止或退化的抑制等。另外，圖5B是示出在圖1A所示的電路中電晶體103的第一端子與佈線112連接，並且電晶體103的閘極與佈線111連接的情況的結構的圖。
作為其他例子，在圖1A、圖1B、圖5A及圖5B所示的電路中，如圖5C所示，可以將電晶體104的第一端子與佈線116連接。另外，圖5C是示出在圖1A所示的電路中電晶體104的第一端子與佈線116連接的情況的結構的圖。
在圖1A、圖1B、圖5A、圖5B及圖5C所示的電路中，可以設置電晶體或電容元件等的各種元件。以下說明其一個例子。
例如，在圖1A、圖1B、圖5A、圖5B及圖5C所示的電路中，如圖6A所示，可以設置電晶體121，該電晶體121的第一端子與佈線113連接，其第二端子與佈線112連接，並且其閘極與佈線115連接。電晶體121在期間C成為導通狀態，並且佈線113的電位供應到佈線112。因此，可以縮短V112的下降時間。另外，圖6A是示出在圖1A所示的電路中設置電晶體121的情況的結構的圖。
作為其他例子，在圖1A、圖1B、圖5A、圖5B、圖5C及圖6A所示的電路中，如圖6B所示，可以設置電晶 體122，該電晶體的第一端子與佈線113連接，其第二端子與節點12連接，並且其閘極與佈線114連接。電晶體122在期間A中成為導通狀態，並且佈線113的電位供應到節點12。由此，在期間A中可以縮短V12的下降時間，從而可以使電晶體103成為截止狀態的時序變得早。因此，由於可以使節點11的電位到達V1-Vth104的時序變得早，所以可以縮短期間A。其結果是，可以提高驅動頻率。另外，圖6B是示出在圖1A所示的電路中設置電晶體122的情況的結構的圖。
作為其他例子，在圖1A、圖1B、圖5A、圖5B、圖5C、圖6A及圖6B所示的電路中，如圖6C所示，可以設置電晶體123，該電晶體123的第一端子與佈線116連接，其第二端子與節點12連接，並且其閘極與佈線115連接。電晶體123在期間C中成為導通狀態，並且佈線116的電位供應到節點12。由此，在期間C中可以縮短V12的上升時間，從而可以使電晶體102及電晶體103成為導通狀態的時序變得早。其結果是，由於可以使佈線113的電位向佈線112供應的時序變得早，所以可以縮短V112的下降時間。另外，圖6C是示出在圖1A所示的電路中設置電晶體123的情況的結構的圖。
作為其他例子，在圖1A、圖1B、圖5A、圖5B、圖5C、圖6A、圖6B及圖6C所示的電路中，如圖7A所示，可以設置電晶體124以及電晶體125，該電晶體124的第一端子與佈線111連接，其第二端子與佈線117連 接，並且其閘極與節點11連接，該電晶體125的第一端子與佈線113連接，其第二端子與佈線117連接，並且其閘極與節點12連接。由此，可以以與佈線112的電位變化的時序相同的時序使佈線117的電位變化。例如，較佳的是將佈線112和佈線117中的一方與負載連接，並且將佈線112和佈線117中的另一方與其他電路連接。另外，可以省略電晶體125。另外，圖7A是示出在圖1A所示的電路中設置電晶體124及電晶體125的情況的結構的圖。
作為其他例子，在圖1A、圖1B、圖5A、圖5B、圖5C、圖6A、圖6B、圖6C及圖7A所示的電路中，如圖7B所示，可以在電晶體101和第二端子之間設置電容元件126。另外，也可以在電晶體124的閘極和第二端子之間設置電容元件126。另外，圖7B是示出在圖1A所示的電路中設置電容元件126的情況的結構的圖。
電路200不侷限於圖1B所示的結構，而可以採用其他結構。以下說明其他結構的一個例子。例如，如圖8A所示，可以省略電晶體201和電晶體202。另外，在圖8A所示的電路200中，如圖8B所示，可以將電晶體203的閘極與節點12連接。另外，在圖8A所示的電路200中，如圖8C所示，可以將電晶體203的閘極與佈線118連接。將輸入到佈線111的信號的反相信號(反相時鐘信號)或其相位與輸入到佈線111的信號的相位錯開(例如其相位錯開180°、90°、45°等)的信號輸入到佈線118。由此，佈線118具有信號線、時鐘信號線或反相時鐘信號線 的功能。但是，只要實現電路200所具有的功能，電路200就不侷限於上述結構。
不侷限於圖2A所示的時序圖，上述電路可以採用其他時序圖。以下說明作為其一個例子。例如，如圖9A所示，輸入到佈線111的信號可以為不平衡。由此，由於可以在期間C中與佈線111的電位成為V2的時序相比佈線115的電位成為V1的時序慢，所以可以縮短V112的下降時間。作為其他例子，如圖9B所示，輸入到佈線111的信號可以為多相的時鐘信號。由此，可以減少耗電量。另外，圖9B是示出對佈線111輸入四相的時鐘信號時的時序圖的一個例子的圖。
電晶體101的W/L(W：通道寬度，L：通道長度)比最好大於電晶體102、電晶體103、電晶體104、電晶體105的W/L比。尤其是，較佳的是電晶體101的W/L比為電晶體104的W/L比的1.5倍以上且10倍以下。更佳的是1.8倍以上且7倍以下。進一步佳的是2倍以上且4倍以下。另外，電晶體102的W/L比最好大於電晶體103的W/L比。這是因為電晶體103的負載(例如節點11)比電晶體102的負載(例如佈線112)小的緣故。尤其是，電晶體102的W/L比為電晶體103的W/L比的1.5倍以上且8倍以下。更佳的是2倍以上且6倍以下。進一步佳的是2倍以上且5倍以下。另外，電晶體102的通道長度和電晶體103的通道長度中的至少一個最好大於電晶體105的通道長度。尤其是，電晶體102的通道長度和電晶體103的通 道長度中的至少一個最好為大於電晶體105的通道長度的1倍且4倍以下。更佳的是1.3倍以上且3倍以下。進一步佳的是1.8倍以上且2.5倍以下。
佈線111的佈線寬度最好小於電晶體101的通道寬度、電晶體102的通道寬度和電晶體104的通道寬度中的至少一個。另外，佈線111的佈線寬度最好包含比佈線116的至少一部分的佈線寬度大的部分。
作為本發明的一個實施例，本實施例所說明的電路包括以下結構：具有電晶體101、電晶體102及電路200的半導體裝置(參照圖10A)；具有電晶體101、電晶體103及電路200的半導體裝置(參照圖10B)；具有電晶體101、電晶體102、電晶體103及電路200的半導體裝置(參照圖10C)；具有電晶體101、電晶體102、電晶體104及電路200的半導體裝置(參照圖10D)。
實施例2
在本實施例中，說明根據本發明的一個實施例的顯示裝置的移位暫存器電路。本實施例的移位暫存器電路可以包括實施例1所述的電路。另外，本實施例的移位暫存器電路可以應用於閘極驅動器電路及/或源極電極驅動器電路等的顯示裝置的驅動電路。
[圖11是示出具有N(N是自然數)個電路301(表示為電路301_1至301_N)的移位暫存器電路的結構例的圖。作為電路301，可以使用實施例1所說明的電路。圖11 示出使用圖1A所示的電路作為電路301時的例子。
以下，說明圖11所示的移位暫存器電路的連接關係。以電路301_i(i為2以上且小於N-1的自然數)的連接關係為例進行說明。電路301_i與佈線311_i、佈線311_i-1、佈線311_i+1、佈線312和佈線313中的一方以及佈線314連接。明確地說，在電路301_i中，佈線112與佈線311_i連接，佈線114與佈線311_i-1連接，佈線115與佈線311_i+1連接，佈線111與佈線312和佈線313中的一方連接，佈線113與佈線314連接。另外，較佳的是，在電路301_i中佈線111與佈線312連接時，在電路301_i+1及電路301_i-1中佈線111與佈線313連接。另外，電路301_1與電路301_i不同的一點在於：佈線114與佈線315連接。另外，電路301_N與電路301_i不同的一點在於：佈線115與虛擬電路(表示為電路301_D)的輸出端子連接。此外，作為電路301_D，既可以使用與電路301同樣的結構，又可以使用電路301的結構的一部分。
參照圖12所示的時序圖說明圖11所示的移位暫存器電路的工作。
以下，以電路301_i的工作為例進行說明。首先，佈線311_i-1的電位(表示為電位V311_i-1)成為V1。結果，電路301_i進行實施例1所說明的期間A中的工作，佈線311_i的電位(表示為電位V311_i)成為V2。然後，佈線312的電位(表示為電位V312)及佈線313的電位(表示為電位 V313)反相。結果，電路301_i進行實施例1所說明的期間B中的工作，佈線311_i的電位成為V1。然後，佈線312的電位及佈線313的電位反相，佈線311_i+1的電位(表示為電位V311_i+1)成為V1。結果，電路301_i進行實施例1所說明的期間C中的工作，佈線311_i的電位成為V2。然後，電路301_i直到佈線311_i-1的電位再次成為V1為止進行實施例1所說明的期間D中的工作，佈線311_i的電位一直為V2。注意，電路301_1與電路301_i不同的一點在於：當佈線315的電位(表示為電位V315)成為V1時，進行期間A中的工作。此外，電路301_N與電路301_i不同的一點在於：當電路301_D的輸出信號成為V1時，進行期間C中的工作。
如上所述，可以使從佈線311_1的電位(表示為電位V311_1)到佈線311_N的電位(表示為電位V311_N)依次成為V1。當圖11所示的移位暫存器電路使用實施例1所說明的電路形成時，該移位暫存器電路可以獲得與實施例1所說明的電路同樣的優點。
將移位暫存器電路的輸出信號輸入到佈線311(佈線311_1至佈線311_N中的一個)。將時鐘信號輸入到佈線312。將其相位與輸入到佈線312的時鐘信號不同的時鐘信號或輸入到佈線312的時鐘信號的反相信號輸入到佈線313。將電壓V2供應到佈線314。將起始信號輸入到佈線315。
佈線311是用來將移位暫存器電路的輸出信號傳達到 像素電路或多路分解器等的電路的佈線，而用作信號線或閘極信號線。佈線312及佈線313是用來將時鐘信號等的信號從控制器等的外部電路傳達到本實施例的移位暫存器電路的佈線，而用作信號線或時鐘信號線。佈線314是用來將電壓V2等的電源電壓從電源電路等的外部電路供應到本實施例的移位暫存器電路的佈線，而用作電源線、負電源線或接地線。佈線315是用來將起始信號從控制器等的外部電路傳達到本實施例的移位暫存器電路的佈線，而用作信號線。
實施例3
在本實施例中對構成實施例1或2所說明的電路的電晶體的一個例子進行說明。明確而言，對使用氧化物半導體形成通道形成區的電晶體的結構及製造製程的一個例子進行說明。
作為氧化物半導體，可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體、三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體、二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-O類氧化物半導體、 Sn-O類氧化物半導體、Zn-O類氧化物半導體等的氧化物半導體。另外，也可以使用對上述氧化物半導體添加SiO2的氧化物半導體。
另外，作為氧化物半導體，可以使用由InMO3(ZnO)m(m>0且m不是自然數)表示的物質。在此，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，具有Ga、Ga及Al、Ga及Mn或Ga及Co等。在具有由InMO3(ZnO)m(m>0且m不是自然數)表示的結構的氧化物半導體中，將具有作為M包含Ga的結構的氧化物半導體稱為In-Ga-Zn-O氧化物半導體，並且將其薄膜還稱為In-Ga-Zn-O類膜。另外，本說明書所述的由In-Ga-Zn-O表示的氧化物半導體材料是InGaO3(ZnO)m(m>0且m不是自然數)，藉由使用ICP-MS分析或RBS分析可以確認到m不是自然數。
參照圖13A至圖13D說明使用氧化物半導體形成通道區的電晶體的製造方法的一個例子。
[圖13A至圖13D是示出電晶體的截面結構的一個例子的圖。圖13D所示的電晶體410是被稱為通道蝕刻型的底閘結構的一種。
另外，圖13D示出單閘結構的電晶體，但是根據需要也可以採用具有多個通道區的多閘結構的電晶體。
以下，使用圖13A至圖13D說明在基板400上製造電晶體410的製程。
首先，在具有絕緣表面的基板400上形成導電膜之 後，藉由第一光微影製程形成閘極電極層411。
雖然對於可以用作具有絕緣表面的基板400的基板沒有特別限制，但基板對後面將進行的熱處理至少具有足夠的耐熱性是必要的。例如，作為具有絕緣表面的基板400，可以使用鋇硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃等的玻璃基板。作為具有絕緣表面的基板400，當後面的加熱處理的溫度較高時，最好使用其應變點為730℃以上的玻璃基板。
也可以在基板400與閘極電極層411之間設置作為基底膜的絕緣膜。基底膜具有防止雜質元素從基板400擴散的功能，並且基底膜可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜和氧氮化矽膜中的一種或多種膜的疊層結構形成。
另外，作為閘極電極層411，可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以這些金屬材料為主要成分的合金材料的單層或疊層。
接著，在閘極電極層411上形成閘極絕緣層402。
作為閘極絕緣層402，可以藉由電漿CVD法或濺射法等並使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層或氧化鋁層的單層或疊層形成。此外，作為閘極絕緣層可以使用High-k材料例如氧化鉿(HfOx)或氧化鉭(TaOx)。將閘極絕緣層402的厚度設定為100nm以上且500nm以下。當採用疊層時，例如採用厚度為50nm以上且200nm以下的第一閘極絕緣層和第一閘極絕緣層上的厚度為5nm 以上且300nm以下的第二閘極絕緣層的疊層。
在本實施例中，利用電漿CVD法形成厚度為100nm以下的氧氮化矽層作為閘極絕緣層402。
另外，作為閘極絕緣層402也可以使用高密度電漿裝置形成氧氮化矽層。在此，高密度電漿裝置是指能夠實現1×1011/cm3以上的電漿密度的裝置。例如，施加3kW至6kW的微波功率產生電漿，而形成絕緣層。因為利用高密度電漿裝置得到的絕緣層可以形成為其厚度均勻，所以其臺階覆蓋性優越。另外，利用高密度電漿裝置得到的絕緣層，可以對薄膜的厚度進行準確地控制。
使用高密度電漿裝置而得到的絕緣層的品質與使用現有的平行平板型PCVD設備而得到的絕緣層的品質不同得多，並且，在使用相同的蝕刻劑比較蝕刻速度的情況下，使用高密度電漿裝置而得到的絕緣層的蝕刻速度比使用現有的平行平板型PCVD設備而得到的絕緣層的蝕刻速度慢10%以上或20%以上，從而可以說使用高密度電漿裝置而得到的絕緣層是細緻的層。
另外，由於藉由在後面的製程中實現i型化或實質上實現i型化的氧化物半導體(高純度化了的氧化物半導體)對介面能級或介面電荷非常敏感，所以與閘極絕緣層之間的介面很重要。由此，要求與高純度化了的氧化物半導體接觸的閘極絕緣層(GI)的高品質化。從而，使用μ波(2.45GHz)的高密度電漿CVD可以形成緻密的絕緣耐壓高的高品質的絕緣層，因此是較佳的。這是因為如下緣故： 藉由使高純度化了的氧化物半導體與高品質的閘極絕緣層密接，可以降低介面能級並使介面特性良好。重要的不僅是作為閘極絕緣層的膜質良好，而且還是可以降低與氧化物半導體層之間的介面態密度而形成良好的介面。
接著，在閘極絕緣層402上形成2nm以上且200nm以下厚的氧化物半導體膜430。氧化物半導體膜430使用In-Ga-Zn-O類或In-Zn-O類等的氧化物半導體膜。在本實施例中，使用In-Ga-Zn-O類氧化物半導體靶材並藉由濺射法來形成氧化物半導體膜430。該步驟的截面圖相當於圖13A。此外，可以在稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體(典型的是氬)及氧的混合氣圍下藉由濺射法形成氧化物半導體膜430。
在此，使用包含In、Ga及Zn的金屬氧化物靶材(In2O3：Ga2O3：ZnO=1：1：1[摩爾數比])並以如下條件下進行成膜，該條件是：基板和靶材之間的距離是100mm；壓力是0.2Pa；直流(DC)功率是0.5kW；在氬及氧(氬：氧=30sccm：20sccm，氧流量比率40%)氣圍下。此外，藉由使用脈衝直流(DC)功率，可以減少當成膜時產生的粉狀物質，厚度分佈也變為均勻，所以這是較佳的。將In-Ga-Zn-O類膜的厚度設定為5nm以上且200nm以下。在本實施例中，作為氧化物半導體膜，使用In-Ga-Zn-O類金屬氧化物靶材藉由濺射法形成厚度為20nm的In-Ga-Zn-O類膜。接著，藉由第二光微影製程將氧化物半導體膜430加工為島狀氧化物半導體層。
接著，進行氧化物半導體層的脫水化或脫氫化。進行脫水化或脫氫化的第一加熱處理的溫度設定為400℃以上且750℃以下，最好為400℃以上且低於基板的應變點。在此，對加熱處理裝置之一的電爐引入基板，在氮氣圍下以450℃對氧化物半導體層進行一個小時的加熱處理，然後不使其接觸於大氣以防止水、氫混入到氧化物半導體層，由此獲得氧化物半導體層431(參照圖13B)。
注意，加熱處理裝置不侷限於電爐，可以具備藉由由電阻發熱體等的發熱體產生的熱傳導或熱輻射而對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Annealing：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Annealing：燈快速熱退火)裝置等的RTA(Rapid Thermal Annealing：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為氣體，使用即使進行加熱處理也不與被處理物產生反應的惰性氣體如氬等的稀有氣體或氮。
例如，作為第一加熱處理，也可以進行如下GRTA，在該GRTA中，將基板移動到加熱為650℃至700℃的高溫的惰性氣體中，加熱幾分鐘，然後將基板從加熱為高溫的惰性氣體中移動。當採用GRTA時，可以進行短時間內的高溫加熱處理。
另外，在第一加熱處理的氣圍中，最好不使氮或稀 有氣體諸如氦、氖、氬等、乾燥空氣包含水、氫等。例如，在加熱處理裝置內所引入的氮或稀有氣體諸如氦、氖或氬等的純度較佳為6N(99.9999%)以上，更佳為7N(99.99999%)以上(即，雜質濃度較佳為1ppm以下，更佳為0.1ppm以下)。
另外，也可以對加工成島狀氧化物半導體層之前的氧化物半導體膜430進行氧化物半導體層的第一加熱處理。在此情況下，在第一加熱處理之後從加熱裝置拿出基板，以進行第二光微影製程。
另外，在閘極絕緣層402中形成開口部時，該製程也可以在對氧化物半導體膜430進行脫水化或脫氫化處理之前或者之後進行。
注意，這裏的對氧化物半導體膜430的蝕刻不侷限於濕蝕刻，而也可以使用乾蝕刻。
作為用於乾蝕刻的氧化物半導體膜430的蝕刻氣體，最好使用含氯的氣體(例如氯(Cl2)、三氯化硼(BCl3)等)。
作為用於濕蝕刻的氧化物半導體膜430的蝕刻液，可以使用磷酸、醋酸以及硝酸混合的溶液、過氧化氫氨水(31wt.%的過氧化氫水：28wt.%的氨水：水=5：2：2)等。另外，可以使用ITO-07N(由日本關東化學株式會社製造)。
接著，在閘極絕緣層402及氧化物半導體層431上形成金屬導電膜。使用濺射法或真空蒸鍍法形成金屬導電膜即可。作為金屬導電膜的材料，可舉出選自鋁(Al)、鉻 (Cr)、銅(Cu)、鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)、釹(Nd)、鈧(Sc)中的元素；以上述元素為成分的合金；或者組合上述元素的合金等。另外，也可以使用上述元素的氮化膜。此外，也可以使用選自錳(Mn)、鎂(Mg)、鋯(Zr)、鈹(Be)、釔(Y)中的任一種或多種的材料。另外，金屬導電膜可以採用單層結構或兩層以上的疊層結構。例如，可以舉出：包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；在鈦膜上層疊鋁膜、在該鋁膜上層疊鈦膜的三層結構等。
在形成金屬導電膜之後進行加熱處理的情況下，金屬導電膜最好具有能夠耐受該加熱處理的耐熱性。
藉由第三光微影製程在金屬導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成源極電極層415a、汲極電極層415b，然後去除抗蝕劑掩模(參照圖13C)。
在本實施例中，將鈦膜用作金屬導電膜，將In-Ga-Zn-O類氧化物用作氧化物半導體層431，並且將過氧化氫氨水(氨水、水、過氧化氫水的混合液)用作蝕刻劑。
注意，在第三光微影製程中，氧化物半導體層431有時僅有一部分被蝕刻，而成為包括槽部(凹部)的氧化物半導體層。
另外，為了縮減在光微影製程中使用的光掩模數量及製程數，也可以使用由多色調掩模形成的抗蝕劑掩模來進行蝕刻製程，該多色調掩模是所透過的光具有多種強度的曝光掩模。使用多色調掩模形成的抗蝕劑掩模呈具有多種 厚度的形狀，並且進行灰化來可以進一步改變其形狀，所以可以將其用於加工為不同圖案的多個蝕刻製程。因此，可以利用一個多色調掩模形成對應於至少兩種以上的不同圖案的抗蝕劑掩模。從而，可以縮減曝光掩模數，並還可以縮減與其對應的光微影製程，所以可以實現製程的簡化。
接著，進行使用一氧化二氮(N2O)、氮(N2)或氬(Ar)等的氣體的電漿處理。藉由該電漿處理去除附著在被露出的氧化物半導體層的表面上的吸附水。另外，還可以進行使用氧和氬的混合氣體的電漿處理。
在進行電漿處理後，以不接觸於大氣的方式形成與氧化物半導體層431的一部分接觸的成為保護絕緣膜的氧化物絕緣層416。
將氧化物絕緣層416的厚度至少設定為1nm以上，並且可以適當地使用濺射法等的防止水、氫等的雜質混入的方法來形成氧化物絕緣層416。如果氧化物絕緣層416含有氫，該氫就侵入到氧化物半導體層，從而使氧化物半導體層431的背通道低電阻化(N型化)而形成寄生通道。因此，為了使氧化物絕緣層416儘量地不含有氫，作為成膜方法，不使用氫是重要的。
在本實施例中，藉由濺射法形成用作氧化物絕緣層416的厚度為200nm的氧化矽膜。將形成膜時的基板溫度設定為室溫以上且300℃以下即可，在本實施例中將該基板溫度設定為100℃。藉由濺射法進行的氧化矽膜的成膜 可以在稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體(典型的是氬)及氧氣圍下進行。另外，作為靶材，可以使用氧化矽靶材或矽靶材。例如，可以在氧及氮氣圍下使用矽靶材並藉由濺射法來形成氧化矽膜。
接著，在惰性氣體氣圍下、乾燥空氣氣圍下或氧氣體氣圍下進行第二加熱處理(最好為200℃以上且400℃以下，例如為250℃以上且350℃以下)。例如，在氮氣圍下進行250℃且1小時的第二加熱處理。藉由進行第二加熱處理，在氧化物半導體層的一部分(通道區)與氧化物絕緣層416接觸的狀態下受到加熱。由此，對氧化物半導體層的一部分(通道區)供應氧。
藉由上述製程，對氧化物半導體層進行用於脫水化或脫氫化的加熱處理之後，選擇性地使氧化物半導體層的一部分(通道區)處於氧過剩狀態。藉由上述製程形成電晶體410。
再者，也可以在大氣中以100℃以上且200℃以下的溫度進行1小時以上且30小時以下的加熱處理。在本實施例中以150℃進行10小時的加熱處理。作為該加熱處理，既可以在保持一定的加熱溫度的情況下進行，也可以反復多次進行從室溫到100℃以上且200℃以下的加熱溫度的升溫和從加熱溫度到室溫的降溫。
也可以在氧化物絕緣層416上還形成保護絕緣層。例如，使用RF濺射法形成氮化矽膜。RF濺射法因為具有高量產性而最好用作保護絕緣層的成膜方法。作為保護絕緣 層使用不包含水分、氫離子、OH-等的雜質且阻擋上述雜質從外部侵入的無機絕緣膜，即使用氮化矽膜、氮化鋁膜、氮氧化矽膜、氧氮化鋁膜等。在本實施例中，作為保護絕緣層，使用氮化矽膜形成保護絕緣層403(參照圖13D)。
在本實施例中，電晶體410的氧化物半導體層是如下氧化物半導體層：從氧化物半導體中除去n型雜質的氫，並藉由儘量地不使其含有主要成分以外的雜質來使其高純度化以使其成為本徵(i型)或實質上本徵氧化物半導體。換言之，其特徵是不藉由添加雜質實現i型化，而藉由儘量去除氫、水等的雜質，來實現高純度化的i型(本徵半導體)或近於高純度化的i型。因此，費米能級(Ef)可以得到與本徵費米能級(Ei)相同的能級。
在氧化物半導體的帶隙(Eg)被認為是3.15eV，電子親和力(χ)被認為是4.3eV。構成源極電極層及汲極電極層的鈦(Ti)的功函數與氧化物半導體的電子親和力(χ)大致相等。在此情況下，在金屬-氧化物半導體介面未形成對電子的肖特基勢壘。
例如，即使在電晶體的通道寬度W為1×104μm，且通道長度L為3μm的元件中，也可以在室溫下截止電流為10-13A以下，S值為0.1V/decade(閘極絕緣層的厚度為100nm)。
像這樣，藉由以儘量不包含氧化物半導體的主要成分以外的雜質的方式實現高純度化，可以使電晶體410的工 作優良。
為了抑制上述氧化物半導體的電特性變動，意圖性地去除成為變動因素的氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質。並且，藉由供給當進行雜質的去除製程的同時減少的構成氧化物半導體的主要成分的氧，上述氧化物半導體成為高純度化了的在電性上I型(本徵)化了的氧化物半導體。
由此，在氧化物半導體中的氫越少越好。另外，在高純度化了的氧化物半導體中，載子極少(近於0)，載子密度低於1×1012/cm3，最好低於1×1011/cm3。就是說，氧化物半導體層的載子密度儘量接近0。因為在氧化物半導體層中載子極少，所以可以降低電晶體的截止電流。截止電流越少越好。電晶體的每通道寬度(w)1μm的電流值為100aA以下，較佳為10zA(zeptoampere：仄普托安培)以下，更佳為1zA以下。再者，由於沒有pn接面及熱載子退化，因此電晶體的電特性不受到這些因素的影響。
像這樣，將藉由徹底去除包含在氧化物半導體層中的氫來高純度化了的氧化物半導體用作通道區的電晶體的截止電流可以極小。換言之，在電晶體處於截止狀態下，可以將氧化物半導體層看作絕緣體地進行電路設計。另一方面，在電晶體處於導通狀態下，可以預期氧化物半導體層的電流供應能力高於由非晶矽形成的半導體層。
另外，估計具有低溫多晶矽的電晶體的截止電流值與使用氧化物半導體製造的電晶體相比大10000倍左右而進 行設計。由此，具有氧化物半導體的電晶體與具有低溫多晶矽的電晶體相比在儲存電容為相等(0.1pF)時，可以使電壓的保持期間延長10000倍左右。作為一個例子，在每秒60框進行動態圖像顯示時，可以將一次信號寫入的保持期間為10000倍，即160秒左右。即使視頻信號的寫入次數少，也可以在顯示部進行靜態圖像的顯示。
實施例4
在本實施例中，對根據本發明的一個實施例的顯示裝置的例子進行說明。
[圖14A示出使用實施例2的移位暫存器電路的顯示裝置的例子。圖14A所示的顯示裝置包括：時序控制器5360；源極電極驅動電路5362；具有閘極驅動電路5363_1和閘極驅動電路5363_2的驅動電路5361；以及像素部5364。在像素部5364中，多個源極電極信號線5371從源極電極驅動電路5362延伸而配置，並且多個閘極信號線5372從閘極驅動電路5363_1和閘極驅動電路5363_2延伸而配置。在多個源極電極信號線5371與多個閘極信號線5372交叉的各區域中，像素5367被配置為矩陣狀。
另外，顯示裝置可以具有照明裝置和其控制電路等。此時，像素5367最好具有液晶元件。
另外，可以省略閘極驅動電路5363_1和閘極驅動電路5363_2中的一方。
時序控制器5360是具有藉由對驅動電路5361供應控制信號來控制驅動電路5361的工作的功能的電路。例如，時序控制器5360對源極電極驅動電路5362供應啟動信號SSP、時鐘信號SCK、反相時鐘信號SCKB、視頻信號DATA、鎖存信號LAT等的控制信號。另外，時序控制器5360對閘極驅動電路5363_1和閘極驅動電路5363_2供應啟動信號GSP、時鐘信號GCK、反相時鐘信號GCKB等的控制信號。
源極電極驅動電路5362是具有對多個源極電極信號線5371分別輸出視頻信號的功能的電路，可以稱為驅動電路或信號線驅動電路等。視頻信號輸入到像素5367，構成像素5367的顯示元件具有與視頻信號相應的灰度。
閘極驅動電路5363_1和閘極驅動電路5363_2是具有依次選擇各列的像素5367的功能的電路，可以稱為驅動電路或掃描線驅動電路。藉由閘極驅動電路5363_1和閘極驅動電路5363_2對閘極信號線5372輸出閘極信號，控制選擇像素5367的時序。
另外，在圖14A所示的顯示裝置中，閘極驅動電路5363_1和閘極驅動電路5363_2可以形成在與像素部5364同一基板上。圖14B示出在與像素部5364同一基板(表示為基板5380)上形成閘極驅動電路5363_1和閘極驅動電路5363_2的情況的例子。另外，基板5380藉由端子5381連接到外部電路。
另外，在圖14A所示的顯示裝置中，可以將源極電極 驅動電路5362的一部分(例如，開關、多工器、移位暫存器電路、解碼器電路、反相器電路、緩衝電路及/或位準轉移電路等)形成在與像素部5364同一基板上。圖14C示出在與像素部5364同一基板(表示為基板5380)上形成閘極驅動電路5363_1和閘極驅動電路5363_2以及源極電極驅動電路5362的一部分(表示為5362a)，而源極電極驅動電路5362的其他部分(表示為5362b)形成在與基板5380不同的基板上的情況的例子。
作為顯示裝置的驅動電路或驅動電路的一部分，可以使用在實施例2中說明的移位暫存器電路。尤其是在使用實施例3所說明的電晶體構成顯示裝置的驅動電路的情況下，藉由使用實施例2所說明的移位暫存器電路，可以提高驅動電路的驅動能力。由此，可以實現顯示裝置的大型化。或者，可以提高顯示裝置的解析度。或者，由於可以縮小驅動電路的設計面積，所以可以縮小顯示裝置的邊框。
實施例5
在本實施例中說明電子裝置的例子。
[圖15A至圖15H以及圖16A至圖16D是示出電子裝置的圖。這些電子裝置可以包括框體5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(它具有測定如下因素的功能：力、位移、位置、速度、加速 度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
[圖15A示出移動電腦，該移動電腦除了上述以外還可以包括開關5009、紅外埠5010等。圖15B示出具備記錄媒體的可攜式圖像再現裝置(例如DVD再現裝置)，該可攜式圖像再現裝置除了上述以外還可以包括第二顯示部5002、記錄媒體讀取部5011等。圖15C示出護目鏡型顯示器，該護目鏡型顯示器除了上述以外還可以包括第二顯示部5002、支撐部5012、耳機5013等。圖15D示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括記錄媒體讀取部5011等。圖15E示出投影儀裝置，該投影儀裝置除了上述以外還可以包括光源5033、投射透鏡5034等。圖15F示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括第二顯示部5002、記錄媒體讀取部5011等。圖15G示出電視接收機，該電視接收機除了上述以外還可以包括調諧器、圖像處理部等。圖15H示出可攜式電視接收機，該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器5017等。圖16A示出顯示器，該顯示器除了上述以外還可以包括支撐台5018等。圖16B示出相機，該相機除了上述以外還可以包括外部連接埠5019、快門按鈕5015、圖像接收部5016等。圖16C示出電腦，該電腦除了上述以外還可以包括定位裝置5020、 外部連接埠5019、讀寫器5021等。圖16D示出行動電話機，該行動電話機除了上述以外還可以包括天線、單波段(用於行動電話.移動終端的單波段廣播部分接收服務)用調諧器等。
[圖15A至圖15H、圖16A至圖16D所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態圖像、動態圖像、文字圖像等)顯示在顯示部上；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通信；藉由利用無線通信功能來連接到各種電腦網路；藉由利用無線通信功能，進行各種資料的發送或接收；讀出儲存在記錄媒體中的程式或資料來將其顯示在顯示部上；等。再者，在具有多個顯示部的電子裝置中，可以具有如下功能：一個顯示部主要顯示圖像資訊，而另一個顯示部主要顯示文字資訊；或者，在多個顯示部上顯示考慮到視差的圖像來顯示立體圖像；等。再者，在具有圖像接收部的電子裝置中，可以具有如下功能：拍攝靜態圖像；拍攝動態圖像；對所拍攝的圖像進行自動或手動校正；將所拍攝的圖像儲存在記錄媒體(外部或內置於相機)中；將所拍攝的圖像顯示在顯示部上；等。注意，圖15A至圖15H、圖16A至圖16D所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種各樣的功能。
[圖16E示出將顯示裝置和建築物設置為一體的例子。圖16E包括框體5022、顯示部5023、作為操作部的 遙控單元5024、揚聲器5025等。顯示裝置以壁掛式的方式結合到建築物內並且可以不需要較大的空間而設置。
[圖16F示出在建築物內將顯示裝置和建築物設置為一體的另一個例子。顯示面板5026被結合到浴室5027內，並且洗澡的人可以觀看顯示面板5026。
另外，在本實施例中，舉出牆、浴室作為建築物的例子，但是本實施例不侷限於此，也可以將顯示裝置安裝到各種建築物。
下面，示出將顯示裝置和移動體設置為一體的例子。
[圖16G示出將顯示裝置設置到汽車中的例子。顯示面板5028被安裝到汽車的車體5029，並且可以根據需要而顯示車體的工作或從車體內部或外部輸入的資訊。另外，也可以具有導航功能。
[圖16H示出將顯示裝置和旅客用飛機設置為一體的例子。圖16H示出在將顯示面板5031設置在旅客用飛機的座位上方的天花板5030上的情況下的使用形狀。顯示面板5031藉由鉸鏈部5032被結合到天花板5030，並且藉由鉸鏈部5032的伸縮，乘客可以觀看顯示面板5031。顯示面板5031具有藉由乘客的操作來顯示資訊的功能。
另外，在本實施例中，舉出汽車、飛機作為移動體，但是不限於此，還可以設置在各種移動體諸如自動二輪車、自動四輪車(包括汽車、公共汽車等)、電車(包括單軌、鐵路等)以及船舶等。
最好在本實施例所示的電子裝置中安裝實施例2的移 位暫存器電路。尤其是，作為用來驅動電子裝置的顯示部的電路，最好安裝實施例2的移位暫存器電路。藉由將實施例2的移位暫存器用作用來驅動電子裝置的顯示部的電路，可以縮小驅動電路的面積，並可以實現顯示部的大型化。另外，可以提高顯示部的解析度。
11:節點
12:節點
101:電晶體
102:電晶體
103:電晶體
104:電晶體
105:電晶體
111:佈線
112:佈線
113:佈線
114:佈線
115:佈線
200:電路

Claims (2)

  1. 一種半導體裝置，包含：
    第一電晶體；
    第二電晶體；
    第三電晶體；
    第四電晶體；
    第五電晶體；
    第六電晶體；
    第七電晶體；以及
    第八電晶體；
    該第一電晶體的源極或汲極的其中一個，電連接至第一閘極信號線；
    該第一電晶體的源極或汲極的另外一個，電連接至第一時鐘信號線；
    該第一電晶體的閘極，電連接至第二閘極信號線；
    該第二電晶體的源極或汲極的其中一個，電連接至該第一閘極信號線；
    該第二電晶體的源極或汲極的另外一個，電連接至電源線；
    該第三電晶體的源極或汲極的其中一個，電連接至該第一閘極信號線；
    該第三電晶體的源極或汲極的另外一個，電連接至該電源線；
    該第三電晶體的閘極，電連接至第三閘極信號線；
    該第一電晶體的閘極，電連接至該第四電晶體的源極或汲極的其中一個；
    該第四電晶體的源極或汲極的另外一個，電連接至該電源線；
    該第二電晶體的閘極，電連接至該第四電晶體的閘極；
    該第二電晶體的閘極，電連接至該第五電晶體的源極或汲極的其中一個；
    該第二電晶體的閘極，電連接至該第六電晶體的源極或汲極的其中一個；
    該第六電晶體的源極或汲極的另外一個，電連接至該電源線；
    該第五電晶體的閘極，電連接至該第七電晶體的源極或汲極的其中一個；
    該第七電晶體的源極或汲極的另外一個，電連接至該電源線；
    該第七電晶體的閘極，電連接至該第六電晶體的閘極；
    該第七電晶體的閘極，電連接至該第一電晶體的閘極；
    該第八電晶體的源極或汲極的其中一個，電連接至該第一電晶體的閘極；
    該第八電晶體的源極或汲極的另外一個，電連接至該電源線；
    該第八電晶體的閘極，電連接至該第三電晶體的閘極；
    該第五電晶體具有控制該第二電晶體的導通狀態的功能。
  2. 如請求項1之半導體裝置，其中，
    該第一電晶體的W/L比，大於該第二電晶體的W/L比；
    該第一電晶體的W/L比，大於該第四電晶體的W/L比；
    W為通道寬度；
    L為通道長度。
TW112146726A 2010-02-18 2011-02-16 顯示裝置和電子裝置 TWI885620B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010033669 2010-02-18
JP2010-033669 2010-02-18

Publications (2)

Publication Number Publication Date
TW202429418A true TW202429418A (zh) 2024-07-16
TWI885620B TWI885620B (zh) 2025-06-01

Family

ID=

Also Published As

Publication number Publication date
KR20180100731A (ko) 2018-09-11
JP6013706B2 (ja) 2016-10-25
TW202320042A (zh) 2023-05-16
US20190096921A1 (en) 2019-03-28
TWI522994B (zh) 2016-02-21
TW201928937A (zh) 2019-07-16
KR102376342B1 (ko) 2022-03-18
JP2017168843A (ja) 2017-09-21
KR102528702B1 (ko) 2023-05-08
JP2016026367A (ja) 2016-02-12
US9337191B2 (en) 2016-05-10
US10586505B2 (en) 2020-03-10
KR102070537B1 (ko) 2020-01-29
JP6353116B2 (ja) 2018-07-04
KR101840617B1 (ko) 2018-03-20
KR20200009141A (ko) 2020-01-29
US20200175938A1 (en) 2020-06-04
KR20230069242A (ko) 2023-05-18
TWI654596B (zh) 2019-03-21
KR20180028553A (ko) 2018-03-16
JP6920495B2 (ja) 2021-08-18
KR20130001247A (ko) 2013-01-03
US20160254281A1 (en) 2016-09-01
JP2011191754A (ja) 2011-09-29
US8605073B2 (en) 2013-12-10
KR101897447B1 (ko) 2018-09-10
JP7497491B2 (ja) 2024-06-10
US11455969B2 (en) 2022-09-27
JP6678202B2 (ja) 2020-04-08
JP2024125301A (ja) 2024-09-18
JP2025108692A (ja) 2025-07-23
KR20200091949A (ko) 2020-07-31
JP2023109784A (ja) 2023-08-08
US20210390922A1 (en) 2021-12-16
KR102586642B1 (ko) 2023-10-11
KR20220039826A (ko) 2022-03-29
TW201137848A (en) 2011-11-01
KR102197498B1 (ko) 2021-01-04
TW202044223A (zh) 2020-12-01
JP2018173647A (ja) 2018-11-08
TW201810236A (zh) 2018-03-16
JP7274536B2 (ja) 2023-05-16
KR20170102374A (ko) 2017-09-08
JP2017208536A (ja) 2017-11-24
TW202205248A (zh) 2022-02-01
TWI701654B (zh) 2020-08-11
JP6138394B1 (ja) 2017-05-31
JP6140776B2 (ja) 2017-05-31
TW201610974A (zh) 2016-03-16
US20110199365A1 (en) 2011-08-18
KR20230145240A (ko) 2023-10-17
TWI780931B (zh) 2022-10-11
US12100368B2 (en) 2024-09-24
US11769462B2 (en) 2023-09-26
WO2011102227A1 (en) 2011-08-25
US20240005888A1 (en) 2024-01-04
TWI828350B (zh) 2024-01-01
KR20210002114A (ko) 2021-01-06
KR101774470B1 (ko) 2017-09-04
US11170728B2 (en) 2021-11-09
JP2020144370A (ja) 2020-09-10
US20230005446A1 (en) 2023-01-05
US10153303B2 (en) 2018-12-11
JP2021192328A (ja) 2021-12-16
TWI742771B (zh) 2021-10-11
US20140048810A1 (en) 2014-02-20
TWI596594B (zh) 2017-08-21
US20250014534A1 (en) 2025-01-09
JP7672548B2 (ja) 2025-05-07
KR102139209B1 (ko) 2020-07-29

Similar Documents

Publication Publication Date Title
JP7672548B2 (ja) 半導体装置
JP7695454B2 (ja) 半導体装置
TWI885620B (zh) 顯示裝置和電子裝置