[go: up one dir, main page]

TW202329499A - 抑制串擾的像素陣列基板及製造方法 - Google Patents

抑制串擾的像素陣列基板及製造方法 Download PDF

Info

Publication number
TW202329499A
TW202329499A TW112100116A TW112100116A TW202329499A TW 202329499 A TW202329499 A TW 202329499A TW 112100116 A TW112100116 A TW 112100116A TW 112100116 A TW112100116 A TW 112100116A TW 202329499 A TW202329499 A TW 202329499A
Authority
TW
Taiwan
Prior art keywords
photodiode region
layer
buffer layer
photodiode
region
Prior art date
Application number
TW112100116A
Other languages
English (en)
Other versions
TWI880153B (zh
Inventor
文成烈
比爾 潘
杜立 毛
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202329499A publication Critical patent/TW202329499A/zh
Application granted granted Critical
Publication of TWI880153B publication Critical patent/TWI880153B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種減少串擾的像素陣列基板包括半導體基板、緩衝層、金屬環和衰減層。半導體基板包括第一光電二極體區域。半導體基板的背表面在平行於第一光電二極體區域上方的背表面的第一背表面區域的截面平面中形成圍繞第一光電二極體區域的溝槽。緩衝層在該背表面上，並且具有位於第一光電二極體區域上方的特徵，該特徵是凹口和孔口之一。金屬環在該緩衝層上並且覆蓋溝槽。衰減層在第一光電二極體區域上方。

Description

抑制串擾的像素陣列基板及製造方法
本發明涉及影像感測技術領域，特別是一種抑制串擾的像素陣列基板及製造方法。
諸如獨立數位相機、行動裝置(mobile device)、汽車組件和醫療裝置等商業產品中的相機模組包括影像感測器。影像感測器包括形成像素陣列的多個像素，常常還包括形成微透鏡陣列(microlens array)的多個微透鏡以及形成位於像素陣列與微透鏡陣列之間的濾色器陣列的多個濾色器中的至少一個。濾色器陣列(color-filter array)的每個濾色器與像素陣列的相應像素對準。類似地，微透鏡陣列的每個微透鏡與像素陣列的相應像素對準。影像感測器產生的影像常常包括由電學或光學源產生的偽影(artifact)。光學串擾(optical cross-talk)是一種這樣的偽影，並且指的是在穿過與像素陣列的第二像素對準的微透鏡和/或濾色器傳播之後由像素陣列的第一像素檢測到的光。當入射光以相對於像素陣列的表面法線(surface-normal)足夠高的入射角傳播穿過微透鏡時，會出現一個光學串擾源。
本文公開的實施例透過防止上述串擾源來減少光學串擾。在第一方面，一種減少串擾的像素陣列基板包括半導體基板、緩衝層、金屬環和衰減層。半導體基板包括第一光電二極體區域。半導體基板的背表面在平行於第一光電二極體區域上方的背表面的第一背表面區域的截面平面中形成圍繞第一光電二極體區域的溝槽。緩衝層在背表面上，並且具有位於第一光電二極體區域上方的特徵。該特徵是凹口和孔口之一。金屬環在緩衝層上並覆蓋溝槽。衰減層在第一光電二極體區域上方。
根據本發明的第二觀點，一種用於製造減少串擾的像素陣列基板的方法包括：(i)在位於半導體基板的第一光電二極體區域上方的緩衝層中形成特徵，該半導體基板包括圍繞第一光電二極體區域的溝槽，該特徵是凹口(recess)和孔口(aperture)之一；(ii)形成衰減層，該衰減層包括第一光電二極體區域上方的中心區段、圍繞中心區段的中部區段和緩衝層上方的外部區段；以及(iii)在圍繞第一光電二極體區域的溝槽上方形成金屬環。
貫穿本說明書中對“一個範例”或“一個實施例”的引用意味著結合該範例描述的特定特徵、結構或特性包括在本發明的至少一個範例中。因此，短語“在一個範例中”或“在一個實施例中”在本說明書各處的出現不一定都指同一範例。此外，在一個或複數個範例中，特定的特徵、結構或特性可以以任何合適的方式組合。
為了便於描述，在本文中可以使用空間相對術語，諸如“下方”、“之下”、“下部”、“下面”、“上方”、“上部”等，來描述一個元件或特徵與另外的(一個或複數個)元件或特徵的關係，如附圖中所圖示的。應當理解，除了附圖中描繪的取向之外，空間相對術語旨在涵蓋使用或操作中設備的不同取向。例如，如果附圖中的設備被翻轉，那麼被描述為在其他元件或特徵的“之下”或“下方”或“下面”的元件將被定向在其他元件或特徵的“上方”。因此，術語“之下”和“下面”可以涵蓋上方和下方的取向。該設備可以以其他方式定向(旋轉90度或處於其他取向)，並且在此使用的空間相對描述詞被相應地解釋。此外，還應當理解，當一個層被稱為在兩個層“之間”時，它可以是兩個層之間的唯一層，或者也可以存在一個或複數個中間層。
術語半導體基板可以指由一種或多種半導體例如矽、矽鍺、鍺、砷化鎵、砷化銦鎵、碳化矽、由III-V族化合物形成的任何其他合金和本領域技術人員已知的其他半導體材料形成的基板。術語半導體基板也可以指由一種或多種半導體形成的基板，其經受在基板中形成區域和/或結的先前製程步驟。半導體基板還可以包括各種特徵，例如摻雜和未摻雜的半導體、矽外延層以及形成在基板上的其他半導體結構。
貫穿本說明書，使用了若干術語。這些術語將採用它們在所屬領域中的普通含義，除非在此特別定義或者它們使用的上下文清楚地表明不是這樣。應當注意，在本檔中，元素名稱和符號可以互換使用(例如，Si和矽)；然而，兩者含義完全相同。
圖1描繪了對場景成像的相機190。相機190包括影像感測器192，影像感測器192包括像素陣列基板100。像素陣列基板100的組成元素可包括矽和鍺中的至少一種。像素陣列基板100包括像素陣列112A。影像感測器192可以是晶片級封裝或板上晶片封裝的一部分。
圖2是像素陣列基板200的截面示意圖，像素陣列基板200是像素陣列基板100的範例。像素陣列基板200可以是影像感測器的部分。圖2中所圖示的截面平行於由正交軸線A1和A3形成的平面，在下文中稱為 - 平面，軸線A1和A3均與軸線A2正交。在本文中， - 平面由正交軸線A1和A2形成，並且平行於 - 平面的平面被稱為橫向平面。除非另有說明，本文中物體的高度是指物體沿軸線A3的範圍。在本文中，對軸 、 或 的引用分別指軸線A1、A2和A3。此外，在本文中，水平面和水平方向中每一個平行於 - 平面，寬度是指物體沿著 或 軸的範圍，並且垂直方向是沿著 軸的方向。
像素陣列基板200包括半導體基板210、鈍化層230、緩衝層250、複數個金屬環270和濾色器陣列280。複數個金屬環270和濾色器陣列280在緩衝層250上。像素陣列基板200還包括微透鏡陣列290，微透鏡陣列290包括複數個微透鏡292和293。每個微透鏡292與相應的光電二極體區域212對準，用於將入射光(例如，入射影像光)引導到光電二極體區域212。每個微透鏡293與相應的光電二極體區域213對準，用於將入射光引導到光電二極體區域213。
半導體基板210包括以陣列形式佈置的一個或多個光敏或光電二極體區域212和213。在實施例中，光電二極體區域212之一和相鄰的光電二極體區域213形成影像感測器的像素陣列中的高動態範圍成像像素。在實施例中，光電二極體區域212可以稱為第一光電二極體區域，並且光電二極體區域213可以稱為第二光電二極體區域。在實施例中，光電二極體區域212包括第一光電二極體，第一光電二極體的第一滿阱容量(full well capacity, FWC)小於光電二極體區域213中包括的第二光電二極體的第二滿阱容量。滿阱容量(FWC)是指光電二極體在其達到飽和之前可以累積的電荷或電子量。換句話說，光電二極體區域213中的第二光電二極體可以具有比光電二極體區域212中的第一光電二極體更大的電荷累積容量或存儲量，並且能夠存儲比光電二極體區域212中的第一光電二極體更多的光生電荷。第一光電二極體和第二光電二極體中的每一個可以由與半導體基板210相反的導電類型形成。第一光電二極體和第二光電二極體中的每一個都可以是釘紮光電二極體(pinned photodiode)。
附加地，在實施例中，光電二極體區域213具有比光電二極體區域212更大的光感測區域。在實施例中，光電二極體區域212具有第一光感測區域，第一光感測區域的寬度小於光電二極體區域213的第二光感測區域的寬度。例如，光電二極體區域212和213具有相應的寬度217和218，例如沿著A1方向。在實施例中，寬度218超過寬度217。在實施例中，寬度217在0.7微米與1.0微米之間。在實施例中，寬度218和像素間距214中的至少一個在0.7微米與3.0微米之間。光電二極體區域212的第一量子效率可以低於光電二極體區域213的第二量子效率。因此，光電二極體區域212可以被稱為亮光光電二極體感測區域(bright-light photodiode sensing region)，用於解析影像的亮光部分中的像素資料(pixel data)。光電二極體區域213可以被稱為微光(low-light)光電二極體感測區域，用於解析影像的微光部分中的像素資料。
半導體基板210的背表面220在平行於光電二極體區域212上方的背表面220的背表面區域228的截面平面中形成圍繞光電二極體區域212、213中每一個的複數個溝槽221。溝槽221將光電二極體區域212與相鄰的光電二極體區域213隔離。背表面區域228可以平行於x-y平面。緩衝層250在背表面220上，並具有均勻的厚度252。
半導體基板210的組成元素可以包括矽和鍺中的至少一種。半導體基板210包括與背表面220相反的前表面211。背表面220包括形成複數個溝槽221中的每個溝槽221的內側壁表面區域222、外側壁表面區域226和底部表面區域224。
半導體基板210在前表面211與背表面區域228之間具有厚度216。取決於成像應用(例如，汽車、行動電話、生物醫學、安全等)，厚度216的範圍可以為從2微米到7微米。溝槽221分別在水平方向和垂直方向上具有寬度223和深度225。寬度223可以在0.10微米與0.25微米之間。深度225是相對於背表面區域228的，並且可以在0.5微米與2.0微米之間，這取決於半導體基板210的厚度216。在實施例中，出於諸如防止過度蝕刻損傷的製程考慮，厚度216為0.5微米與2.0微米之間，超過深度225。在一些實施例中，厚度216與深度225是相同的。在實施例中，背表面220可以被稱為照明表面，而前表面211可以被稱為非照明表面。
在實施例中，鈍化層230是襯在溝槽221上並覆蓋背表面區域228的連續層。鈍化層(passivation layer)230位於複數個金屬環270與半導體基板210之間。在水平面中，複數個金屬環270限定了與相應光電二極體區域212、213對準的複數個孔口。每個金屬環270的形狀可以是多邊形(諸如正方形、矩形或六邊形)、橢圓形、圓形或它們的組合。在至少一個實施例中，每個金屬環270的形狀與每個相應光電二極體區域212、213的形狀對準。在實施例中，鈍化層230鄰接背表面220。在實施例中，附加材料層位於鈍化層230與背表面220之間。該附加層可以比鈍化層230更薄，並且可以由基於氧化物的材料形成。在實施例中，鈍化層230共形地覆蓋每個溝槽221的表面區域222、224和226。鈍化層230可以由高κ材料(high-κ material)形成，高κ材料例如是介電常數κ大於或等於氮化矽(silicon nitride)的介電常數(κ≥7)的材料。鈍化層230可以具有固定的負電荷，在其與圍繞溝槽221的半導體基板210的表面介面附近產生或誘導空穴累積層。氧化鋁( )和氧化鉿(HfO2)是這種高κ材料的範例。鈍化層230可以包括單一材料層(single material layer)或多材料層(multi material layer)堆疊。
在實施例中，每個溝槽221填充有溝槽填充材料241。複數個溝槽221可以互連(interconnected)，形成跨光電二極體區域212、213陣列的柵格結構(grid structure)。溝槽221、其中的鈍化層230的部分以及溝槽填充材料241形成深溝槽隔離(DTI)結構240，深溝槽隔離(DTI)結構240電學和/或光隔離相鄰的光電二極體區域212、213。溝槽填充材料241可以是介質材料(諸如氧化物或低 材料)、金屬或其組合。在一個實施例中，金屬環270中的每一個在沿著方向A3的垂直方向和沿著方向A2的水平方向中的至少一個方向上與溝槽221中的每一個對準。
在實施例中，半導體基板210包括光電二極體區域212的二維陣列，其中二維陣列的行和列的相應方向限定了軸線A2和A1的相應方向。相鄰的光電二極體區域212在 和 方向的每一個上被像素間距214分隔開。在實施例中，每個光電二極體區域212是形成在半導體基板210中的像素陣列的相應像素的部分。
在實施例中，半導體基板210還包括光電二極體區域213的二維陣列。相鄰的光電二極體區域213由像素間距214分隔開。每個光電二極體區域213在相應成對的相鄰光電二極體區域212之間。複數個光電二極體區域213，諸如四個光電二極體區域213可以圍繞光電二極體區域212。光電二極體區域213可以是與包括光電二極體區域212的二維光電二極體陣列的像素陣列交錯的像素陣列的部分。在實施例中，每個光電二極體區域212被光電二極體區域213圍繞。
濾色器陣列280包括複數個濾色器282和283，用於對透射穿過與其對準的微透鏡292或293的光進行光譜過濾。複數個濾色器282和283設置在由相應金屬環270限定的複數個孔口中。相鄰的濾色器282、283由金屬環270分隔開。每個濾色器282與相應的光電二極體區域212對準。每個濾色器283與相應的光電二極體區域213對準。在本文中，當濾色器或微透鏡的部分位於光電二極體區域的中心正上方時，濾色器或微透鏡與光電二極體區域對準。在實施例中，複數個濾色器282和283中的每一個可以是紅色、藍色、綠色、青色(cyan)、品紅色(magenta)、黃色、紅外、透明或全色濾光器中的一種。在一些實施例中，濾色器282和283的陣列可以根據拜耳圖案(Bayer’s pattern)來佈置。在一些實施例中，濾色器282和相鄰的濾色器283可以具有相同的顏色。
緩衝層250可以由氧化物材料形成。在實施例中，緩衝層250經由化學機械拋光(chemical mechanical polishing, CMP)製程被減薄到厚度252。CMP在鈍化層230、其下方的高κ層和背表面220上引起機械應力。隨著CMP減薄緩衝層250，所引起的機械應力的大小增加，這可能導致由相機190捕獲的影像中的暗電流和白像素影像偽影。在實施例中，厚度252超過0.1微米，以提供足夠的厚度來消除應力並防止這種偽影。
要求厚度252超過0.1微米的代價是增加了從光電二極體區域213(也稱為大光電二極體區域)到相鄰光電二極體區域212(也稱為小光電二極體區域)的增加的光學串擾的易發性。例如，圖2圖示了被微透鏡293折射的光線202，使得其以入射角203入射到金屬環270與背表面220之間的緩衝層250上。如果正確透射，光線202將到達微透鏡293下方的光電二極體區域213並被光電二極體區域213檢測到。然而，在被微透鏡293折射之後，光線202傳播穿過濾色器283，穿透緩衝層250並在光電二極體區域212的位置212L處到達光電二極體區域212，這導致光學串擾。
圖3是抑制串擾的像素陣列基板300的截面示意圖，抑制串擾的像素陣列基板300在下文稱為像素陣列基板300。像素陣列基板300糾正了由光線202等引起的光學串擾。像素陣列基板300是像素陣列基板100的範例，並且可以在影像感測器中使用。
像素陣列基板300包括半導體基板210、作為緩衝層250的範例的緩衝層350、以及作為複數個金屬環270的範例的複數個金屬環370。在實施例中，金屬環370中的每一個由諸如鎢或鋁的金屬形成。在實施例中，複數個金屬環370限定了與相應的光電二極體區域212、213對準的複數個孔口。例如，金屬環370(1)在金屬環370(1)的內部寬度379內限定了與光電二極體區域212(1)對準的第一孔口。在另一個範例中，金屬環370(1)和金屬環370(2)至少部分地限定了與光電二極體區域213對準的第二孔口。像素陣列基板300還包在相應光電二極體區域212上方的衰減層365，並降低向光電二極體區域212引導的入射光或入射影像光的強度。例如，衰減層365阻擋向光電二極體區域212引導的入射光的一部分。
緩衝層350包括複數個厚緩衝區域357，並具有頂表面353。在實施例中，緩衝層350透過在半導體基板210的背表面220或設置在背表面220上的層(諸如鈍化層230)之一上沉積介質材料(例如氧化物材料)來形成。緩衝層350還包括特徵361，和在某些實施例中，光電二極體區域212中每一個上方的薄緩衝區域351。在下文中，對薄緩衝區域351的引用是指包括薄緩衝區域351的緩衝層350的實例，並不意味著暗示緩衝層350的所有實例都包括薄緩衝區域351。當緩衝層350包括薄緩衝區域351時，特徵361是凹口(recess)。否則，特徵361是孔口(aperture)。因此，取決於每個光電二極體區域212上方的緩衝層350中薄緩衝區域351的存在，該特徵是凹口或孔口之一。
圖3表示特徵361(1)和相鄰特徵361(2)的部分。特徵361(1)下方的光電二極體區域212被表示為光電二極體區域212(1)。特徵361(1)內的衰減層365被表示為衰減層365(1)。在實施例中，薄緩衝區域351當存在時在光電二極體區域212與由光電二極體區域212上方的對應金屬環370(1)形成的孔口之間。在實施例中，厚緩衝區域357在光電二極體區域213與光電二極體區域213上方由金屬環370(1)和相鄰金屬環370(2)形成的孔口之間。薄緩衝區域351具有厚度382、寬度363和頂表面355。在實施例中，在水平面中，每個薄緩衝區域351在緩衝層350的相鄰厚緩衝區域357之間。在實施例中，緩衝層350的厚度352超過薄緩衝區域351的厚度382。在實施例中，厚度352在100奈米與130奈米之間。在實施例中，厚度382可以大於0但不超過20奈米。在實施例中，薄緩衝區域351的寬度363等於或超過光電二極體區域212的寬度217。
衰減層365具有厚度384，厚度384可以相對於半導體基板210的背表面在垂直和/或水平方向上。在實施例中，厚度384在20奈米與40奈米之間。衰減層365可以由鈦、氮化鈦及其組合中的一種形成。衰減層365可以是單一層或多層堆疊。例如，衰減層365可以包括鈦和氮化鈦的堆疊。衰減層365可以具有外部區段369，外部區段369也延伸到緩衝層350的頂表面353與金屬環370諸如金屬環370(1)之間的區塊。在實施例中，外部區段369沿著方向A1的長度386在50奈米與100奈米之間。衰減層365可以與每個光電二極體區域212上方的表面353、354和355中的至少一個共形。換句話說，衰減層365在向光電二極體區域212引導的入射光與光電二極體區域212之間。在實施例中，衰減層365被塗覆在特徵361上的薄緩衝區域上。在實施例中，用於光電二極體區域212的濾色器設置在衰減層365上。也就是說，由諸如微透鏡292的相應微透鏡向光電二極體區域引導的入射光在到達光電二極體區域212之前穿過相應的濾色器和衰減層365。在實施例中，衰減層365降低了光電二極體區域212的光敏感度，從而使光電二極體區域212的量子效率下降，防止光電二極體區域212在影像感測器的積分或曝光週期期間飽和。
衰減層365可以透過吸收或反射來阻擋、衰減或降低在金屬環370(1)與DTI結構240(1)之間傳播的光線的強度，從而減少光學串擾。重申的是，圖3中塗覆在特徵361上的衰減層365確保了向光電二極體區域212傳播的所有入射光在到達光電二極體區域212之前被衰減或者被降低光強度。例如，圖3圖示了以入射角203入射到緩衝層350上的光線302，該入射角203與光線202的入射角相同。在實施例中，光線302在被大光電二極體區域213上方對準的微透鏡(未顯示)折射後以入射角203傳播。光線202導致像素陣列基板200中的光學串擾，圖2。像光線202一樣，光線302具有與光電二極體區域212的位置212L相交的軌跡。然而，衰減層365透過吸收或反射來阻擋光線302，並且因此防止光線302到達小光電二極體區域212的位置212L。在一個範例中，光線302在穿過衰減層365之後在到達小光電二極體區域212的位置212L之前被阻擋或者大大衰減其強度，使得光線302不會影響光電二極體區域212的敏感度。該此範例中的衰減層365防止光線302引起的光學串擾。
在另一個範例中，圖3圖示了光線304和305。光線305在金屬環370(1)與DTI結構240(1)之間傳播，使得它到達光電二極體區域212。沒有金屬環370(2)，光線305是光線304的延續。然而，對於經過這種路徑的光線305，光線305的入射角必須足夠大，使得金屬環370(2)在光電二極體區域212與光線304之間，使得光線304在其能傳播(作為光線305)到光電二極體區域212之前被阻擋。
每個金屬環370具有內側壁375、頂表面376、外側壁377、高度372和沿A1方向的寬度374。在實施例中，高度372在0.1微米與0.3微米之間，這平衡了包括相應光電二極體區域212或213的像素的串擾減少與角度響應之間的權衡。在實施例中，寬度374在0.16微米與0.26微米之間。
圖4是像素陣列基板400的截面示意圖，像素陣列基板400是像素陣列基板300的範例。圖4的截面在圖3中所示的截面平面4A中。圖4表示了截面平面3A，截面平面3A是圖3的截面平面的範例。像素陣列基板400包括複數個光電二極體區域412和複數個光電二極體區域413，它們是光電二極體區域212和複數個光電二極體區域213的相應範例。雖然截面平面4A不與光電二極體區域412和413相交，但是圖4圖示了光電二極體區域412和413，以顯示它們相對於金屬環370和衰減層365的位置。
在實施例中，每個光電二極體區域412位於由相應的光電二極體區域413限定的四邊形區域內，相應的光電二極體區域413形成光電二極體區域413的2×2陣列。在實施例中，四邊形區域的形狀是正方形、八邊形、三角形、矩形和平行四邊形之一。例如，光電二極體區域412(1)位於由光電二極體區域413(1-4)的相應中心限定的矩形區塊419(1)內，而412(3)位於由光電二極體區域413(3-6)的相應中心限定的矩形區塊419(2)內。在實施例中，光電二極體區域412(1)和412(3)位於矩形區塊419(1)和419(2)的相應中心處。在實施例中，光電二極體區域412(1)被光電二極體區域413(1-4)圍繞。在實施例中，光電二極體區域413(4)被光電二極體區域412(1-4)圍繞。
在實施例中，在相鄰光電二極體區域212之間的區域或相鄰光電二極體區域213之間的區域中在前表面211上限定了器件電晶體區域(為簡單起見未顯示)。包括至少一個像素電晶體(例如，源極隨耦器(source follower)電晶體、復位電晶體、列選擇(row select)電晶體)的元件電晶體區域形成在前表面211上，並耦合到對應的光電二極體區域212、213，控制包含光電二極體區域212或213的相應像素的操作。
在實施例中，每個光電二極體區域412是在諸如半導體基板210的半導體基板中形成的像素陣列416A的相應像素的部分，並且每個光電二極體區域413是在半導體基板210中形成的像素陣列417A的相應像素的部分。像素陣列基板400是像素陣列基板100的範例，使得在實施例中，像素陣列112A包括像素陣列416A和像素陣列417A。
圖5是像素陣列基板500的截面示意圖，像素陣列基板500是在緩衝層350上添加了微透鏡陣列290和濾色器陣列580的像素陣列基板300。濾色器陣列580類似於濾色器陣列280，並且包括分別類似於濾色器282和283的濾色器582和583。每個濾色器582與相應的衰減層365和光電二極體區域212對準。每個濾色器583與相應的光電二極體區域213對準。在實施例中，濾色器582由用於透射第一波長範圍內的入射光的第一濾色器材料形成，並且濾色器583由用於透射第二波長範圍內的入射光的第二濾色器材料形成。在一些實施例中，第一波長範圍和第二波長範圍是相同的。在一個範例中，濾色器582和濾色器583都由相同的濾色器材料形成，並且第一波長範圍與第二波長範圍相同，例如濾色器582和濾色器583都是紅色濾光器。在一些實施例中，第一波長範圍和第二波長範圍是不同的。在一個範例中，濾色器582和濾色器583可以是不同的濾色器，使得濾色器582可以是綠色濾光器，而濾色器583可以是紅色或藍色濾光器。
在實施例中，中心區段567的寬度561可以小於或等於金屬環370的內部寬度379。中心區段567的寬度561可以等於或大於光電二極體區域212的寬度，諸如圖2中光電二極體區域212的寬度217。金屬環370的頂表面376相對於緩衝層350的頂表面552在高度572處。濾色器陣列580的頂表面589相對於頂表面552在高度586處，並且相對於衰減層365的中心區段567的頂表面在高度585處。重申的是，濾色器582中的每一個具有高度585，並且濾色器583中的每一個具有高度586。高度585以距離581超過高度586。換句話說，濾色器582的厚度大於濾色器583的厚度。備選地，濾色器582與半導體基板210的背表面之間的距離小於濾色器583與半導體基板210的背表面之間的距離。高度586的最佳範圍透過平衡在對不希望的波長濾光與衰減入射到光電二極體區域212和213上的照明的期望波長之間的權衡來確定。高度586以距離587超過高度572，在實施例中，該距離587在5奈米與40奈米之間，使得複數個金屬環370嵌入在濾色器陣列580中。在一些實施例中，儘管未圖示，但是折射率低於濾色器的附加介質材料，例如氧化矽，可以設置在跨越相鄰濾色器582、583之間的間距的複數個金屬環370上，用以將入射光限制在相應濾色器內的內反射，從而進一步減少相鄰光電二極體區域212、213之間的串擾。
在實施例中，像素陣列基板500還包括微透鏡陣列290，微透鏡陣列290包括複數個微透鏡292和293。每個微透鏡292與相應的光電二極體區域212對準，用於將其上的入射光引導到光電二極體區域212。每個微透鏡293與相應的光電二極體區域213對準，用於將其上的入射光引導到光電二極體區域213。
圖6至圖10是在製造像素陣列基板300的製程中形成的中間基板的相應截面示意圖。圖6是中間基板600的截面示意圖，中間基板600包括具有複數個溝槽221的半導體基板210、鈍化層230和緩衝層350。鈍化層230在緩衝層350與半導體基板210之間。在實施例中，鈍化層230和緩衝層350可以順序沉積在半導體基板的背表面上。半導體基板210的每個溝槽221襯有鈍化層230，並填充有溝槽填充材料241。鈍化層230可以包括例如由氧化鉭(tantalum oxide)形成的抗反射層。在一些實施例中，抗反射層可以由一層或多層堆疊形成，以實現到下面的光電二極體區域212、213的目標透光率。在一些實施例中，抗反射層可以是鈍化層的最頂層。例如，抗反射層可以是塗覆在鈍化層230的最外表面上的層。緩衝層350包括特徵361。在某些實施例中，緩衝層350還包括與厚緩衝區域357相鄰並且在光電二極體區域212上方的薄緩衝區域351，如圖6所圖示，使得特徵361是凹口。在其他實施例中，當緩衝層350不包括薄緩衝區域351(即，厚度382為零厚度)時，特徵361是孔口。例如，在光電二極體區域212上方的緩衝層350的部分可以被完全移除，使得緩衝層350不包括薄緩衝區域351，並且特徵361是孔口。在實施例中，透過在光電二極體區域212上方施加光致抗蝕劑，光致抗蝕劑圖案化有開口，接著透過蝕刻製程移除緩衝層350的部分，來形成特徵361。
圖7是中間基板700的截面示意圖，中間基板700是在緩衝層350上沉積衰減層765之後的中間基板600。衰減層765可以透過沉積鈦和氮化鈦中的至少一種來形成。衰減層765包括中心區段767、中部區段768和外部區段769。在實施例中，中心區段767設置在薄緩衝區域351的頂表面355上，並且中部區段768設置在側表面354上，而外部區段769設置在緩衝層350的頂表面353上。備選地，中部區段768從中心區段767圍繞中心區段767延伸，並塗覆在緩衝層350的側壁表面上。外部區段769從中部區段768延伸到緩衝層350的頂表面353上。衰減層765具有厚度784，厚度784可以相對於中間基板600的背表面在垂直和/或水平方向上。衰減層765的厚度784可以基於光電二極體區域212的量子效率目標來確定。在實施例中，對於530nm波長的光，光電二極體區域212的量子效率目標在0.005至0.01(例如，0.5%至1%)的範圍內。在實施例中，厚度784在20奈米與40奈米之間。在光電二極體區域212上方，中間基板700還包括特徵361，並且衰減層765可以與特徵361的輪廓共形。
圖8是中間基板800的截面示意圖，該中間基板800是經由例如在緩衝層350的部分上方蝕刻而移除衰減層765的區段(例如光電二極體區域213上方的衰減層765的區段)之後的中間基板700。中間基板800包括衰減層865，衰減層865是衰減層365的範例。衰減層865具有中心區段767、中部區段768和外部區段869。作為外部區段369的範例的外部區段869可以延伸到緩衝層350的頂表面353上的區塊。中部區段768從中心區段767圍繞中心區段767延伸，並塗覆在緩衝層350的側壁表面上。緩衝層350也可以部分地圍繞中部區段768。外部區段869從中部區段768延伸長度886到緩衝層350的頂表面353上。在實施例中，外部區段869與溝槽221的部分重疊，以確保光電二極體區域212的光感測或曝光區塊被衰減層365完全覆蓋，使得用於光電二極體區域212的傳入光穿過衰減層365。在實施例中，外部區段869的長度886可以在50奈米與100奈米之間。長度886的下限可以由蝕刻製程中的變化來確定。然而，外部區段869不影響對相鄰光電二極體區域213的曝光，使得在實施例中，外部區段869不覆蓋相鄰光電二極體區域213的光感測或曝光區塊的任何部分。
圖9是中間基板900的截面示意圖。中間基板900是沉積金屬層970之後的中間基板800。例如，金屬層970沉積在緩衝層350的頂表面353上和光電二極體區域212上方的衰減層865上。在實施例中，金屬層970由金屬諸如鎢或鋁形成。在實施例中，例如由氮化鈦(titanium nitride)形成的粘附層960在沉積金屬層970之前沉積在中間基板800上。在這些實施例中，粘附層960的厚度在20奈米與40奈米之間。
圖10A是中間基板1000的截面示意圖。中間基板1000是移除光電二極體區域212和213上方的金屬層970的區段之後的中間基板900。中間基板1000包括金屬環1070，該金屬環1070是金屬層970在層移除製程(例如光刻之後蝕刻)之後的剩餘區段。作為金屬環370的範例的金屬環1070相對於緩衝層350的頂表面353具有高度1072，並且具有寬度1074。在實施例中，高度1072在0.1微米與0.3微米之間。在實施例中，寬度1074可以等於或大於溝槽221的寬度223。中間基板1000還包括衰減層865，衰減層865是衰減層365的範例。在實施例中，衰減層865的至少中心區段767形成在緩衝層350的薄緩衝區域351上。在實施例中，衰減層865的外部區段869在緩衝層350與金屬環1070之間的區塊中延伸長度886。在實施例中，長度886在50奈米與100奈米之間。
中間基板1000還包括特徵361，並且可以包括具有厚度382的薄緩衝區域351。當特徵361是凹口時，厚度382可以足夠薄以抑制來自從金屬環1070與DTI結構240之間的區塊向光電二極體區域212傳播的光線（諸如圖3的光線302）的串擾。
圖10B是中間基板1001的截面示意圖。中間基板1001是中間基板1000的替代實施例。中間基板1001包括緩衝層1050和衰減層1065，緩衝層1050和衰減層1065是緩衝層350和衰減層365和865的相應範例。緩衝層1050包括頂表面1053，頂表面1053是頂表面353的範例。中間基板1001還包括特徵1061，特徵1061是特徵361的範例。在此實施例中的特徵1061是孔口，因為緩衝層1050不包括薄緩衝區域。特徵1061可以經由例如蝕刻完全移除每個光電二極體區域212上方的緩衝層1050的相應區段來形成。移除該區段產生側表面1054，側表面1054是側表面354的範例，並暴露半導體基板210的背表面220或設置在半導體基板210的背表面220上的層（諸如鈍化層230）的頂表面1055。衰減層1065包括光電二極體區域212上方的中心區段1067、中部區段1068和外部區段1069，它們是中間基板800的中心區段767、中部區段768和外部區段869的相應範例。在一個實施例中，衰減層1065的中心區段1067直接形成在頂表面1055上，頂表面1055可以是鈍化層230的頂表面或半導體基板210的背表面220，而中部區段1068和外部區段1069分別直接地且共形地形成在緩衝層1050的側表面1054和頂表面1053上。在其中鈍化層230包括抗反射層作為最頂層的一個實施例中，衰減層1065可以直接形成在抗反射層上。在實施例中，外部區段1069在緩衝層1050與金屬環1070之間的區塊中延伸長度1086。在實施例中，長度1086在50奈米與100奈米之間。
在中間基板1001的實施例中，製作孔口的製程，其可包括蝕刻製程以移除緩衝層的部分，可導致來自表面損傷所增加的暗電流。例如，當透過蝕刻移除每個光電二極體區域212上方的緩衝層1050的一部分以產生特徵1061時，鈍化層230和/或半導體基板210可能遭受表面損傷，這可能會引起暗電流雜訊(dark current niose)。為了防止這種情況，中間基板1000可能優於中間基板1001。
圖11是圖示用於製造像素陣列基板的方法1100的流程圖。方法1100包括步驟1110、1120和1130。方法1100可由像素陣列基板100、200、300和500中的任一個的部分或全部來實施。方法1100還可以包括步驟1140和1150中的一者或兩者。
步驟1110包括在位於第一光電二極體區域上方的半導體基板的表面上的緩衝層中形成特徵，該半導體基板包括圍繞第一光電二極體區域的溝槽，該特徵是凹口和孔口之一。在一個實施例中，半導體基板可以具有例如透過圖案化和蝕刻製程形成圍繞第一光電二極體區域的至少溝槽的表面。在一個範例中，透過沉積介質材料來形成緩衝層，該介質材料可以是基於氧化物的材料或低n材料，即折射率低於半導體基板的介質材料。可以用介質材料填充溝槽，該介質材料形成電學隔離和/或光學隔離光電二極體區域的溝槽隔離結構。在實施例中，光電二極體區域212與光電二極體區域213相鄰。在步驟1110的範例中，在中間基板600中，圖6，透過在緩衝層350中在光電二極體區域212上方進行諸如蝕刻的層移除製程形成凹口形式的特徵361，該層移除製程減薄緩衝層350，從而在光電二極體區域212上方形成薄緩衝區域。在步驟1110的另一個範例中，在中間基板1001中，透過使用諸如蝕刻的層移除製程完全移除在光電二極體區域212上方的緩衝層1050的一部分，形成孔口形式的特徵1061。
步驟1120包括在向第一光電二極體區域引導的入射光與第一光電二極體區域之間形成衰減層。在一些實施例中，衰減層阻止向第一光電二極體區域引導的入射光(例如，入射影像光)的一部分到達第一光電二極體區域。在實施例中，衰減層可以由光吸收材料形成。衰減層可以由鈦、氮化鈦及其組合中的一種形成。在步驟1120的範例中，在中間基板800中，圖8，在移除衰減層765的部分之後形成衰減層865，使得衰減層865具有光電二極體區域212上方的中心區段767、中部區段768以及緩衝層350上方的外部區段869。在中間基板1000中，圖10A，外部區段869設置在緩衝層350的頂表面353與金屬環1070之間的區塊中。在步驟1120的另一個範例中，在中間基板1001中，圖10B，在移除緩衝層1050的部分以形成特徵1061之後，衰減層1065形成在光電二極體區域212上方。衰減層1065具有中心區段1067、中部區段1068和外部區段1069。
步驟1130包括在圍繞第一光電二極體區域的溝槽上方形成金屬環。在步驟1130的範例中，在中間基板1000中，在圍繞光電二極體區域212的DTI結構240上方形成金屬環1070。形成金屬環1070包括在緩衝層350的頂表面353上和中間基板900的衰減層865上沉積金屬層970，圖9。形成金屬環1070還包括移除位於中間基板的光電二極體區域上方的金屬層970的部分。例如，光電二極體區域212和213上方的金屬層970的部分經由例如蝕刻被移除，以產生中間基板1000和1001的金屬環1070，金屬環1070限定了與光電二極體區域212和213對準的孔口。
方法1100還可以包括用於進一步背側5製程，諸如形成濾色器陣列和微透鏡陣列的步驟1140和1150中的一者或兩者，並且可以在步驟1130中形成金屬環之後進行。步驟1140包括在第一光電二極體區域上方的特徵上的衰減層上沉積第一濾色器材料。步驟1150包括在與第一光電二極體區域相鄰的第二光電二極體區域上方的緩衝層上沉積第二濾色器材料。例如，濾色器材料可以沉積在金屬環1070上，並沉積到由金屬環1070限定的對應孔口中，以在光電二極體區域212、213上方形成濾色器陣列，諸如圖5的濾色器陣列580。此後，可在與光電二極體區域212、213對準的濾色器陣列上沉積用於微透鏡的材料，諸如聚合物，形成微透鏡陣列，諸如圖5的微透鏡陣列290。
圖12是像素陣列基板1200的截面示意圖，像素陣列基板1200是像素陣列基板300的範例。圖12的截面是在圖3所示的截面平面12A中。像素陣列基板1200包括由複數個金屬環1270和連接相鄰金屬環1270的複數個互連段1273形成的金屬柵格1270A。金屬環1270的範例包括金屬環370和金屬環1070。在實施例中，金屬環1270和互連段1273一體形成，使得金屬柵格1270A是單片的。在實施例中，金屬環1270和互連段1273形成與光電二極體區域412和413對準的複數個孔口。在實施例中，每個互連段1273與圍繞光電二極體區域413的相應溝槽或溝槽的部分對準。為了圖示清楚，在圖12中沒有標出所有的互連段1273。雖然作為衰減層365和865的範例的衰減層1265以及光電二極體區域412和413不在截面平面12A中，但是圖12圖示了它們，以便圖示金屬柵格1270A與光電二極體區域412和413的對準。
儘管光電二極體區域412和413的形狀在圖12中被圖示為正方形，然而，在其他實施例中，光電二極體區域412和413可以被成形為與由周圍深溝槽隔離結構和/或周圍金屬環1270和互連區段1273限定的形狀(例如，菱形或多邊形)共形。 特徵組合
上面描述的特徵以及下面要求保護的特徵可以以各種方式組合，而不脫離本發明的範圍。以下列舉的範例說明了一些可能的、非限制性的組合。
(A1)一種減少串擾的像素陣列基板，包括半導體基板、緩衝層、金屬環和衰減層。該半導體基板包括第一光電二極體區域。半導體基板的背表面在平行於第一光電二極體區域上方的背表面的第一背表面區域的截面平面中形成圍繞第一光電二極體區域的溝槽。緩衝層在背表面上，並且具有位於第一光電二極體區域上方的特徵，該特徵是凹口和孔口之一。該金屬環在該緩衝層上並覆蓋溝槽。衰減層在該第一光電二極體區域上方。
(A2)在像素陣列基板(A1)的實施例中，第一光電二極體區域上方的緩衝層的第一部分的厚度小於半導體基板中與第一光電二極體區域相鄰的第二光電二極體區域上方的緩衝層的第二部分的厚度。
(A3)在像素陣列基板(A2)的實施例中，當特徵是凹口時，衰減層共形地設置在(i)緩衝層的頂表面、(ii)緩衝層的側表面和(iii)緩衝層的第一部分的頂表面中的至少一個上。
(A4)在像素陣列基板(A2)-(A3)中任一個的實施例中，當特徵是孔口時，衰減層共形地設置在(i)緩衝層的頂表面、(ii)緩衝層的側表面、(iii)半導體基板的背表面和(iv)設置在半導體基板的背表面上的層中的至少一個上。
(A5)在像素陣列基板(A1)-(A4)中任一個的實施例中，第一光電二極體區域的第一滿阱容量小於半導體基板的第二光電二極體區域的第二滿阱容量。
(A6)在像素陣列基板(A1)-(A5)中任一個的實施例中，衰減層包括(i)第一光電二極體區域上方的中心區段，(ii)在緩衝層的側表面上圍繞中心區段的中部區段，以及(iii)在緩衝層與金屬環之間的外部區段。
(A7)在像素陣列基板(A6)的實施例中，外部區段的長度在50奈米與100奈米之間。
(A8)在像素陣列基板(A6)-(A7)中任一個的實施例中，中心區段的寬度小於或等於金屬環的內部寬度。
(A9)在像素陣列基板(A1)-(A8)中任一個的實施例中，當特徵是凹口時，在凹口與半導體基板的背表面之間的緩衝層的厚度大於0並且不超過20奈米。
(A10)像素陣列基板(A1)-(A9)中任一個的實施例還包括在金屬環與緩衝層之間的粘附層。
(A11)像素陣列基板(A1)-(A10)中任一項的實施例還包括第一濾色器和第二濾色器，每個濾色器相對於緩衝層的頂表面的高度超過金屬環的高度。第一濾色器設置在第一光電二極體區域上方的衰減層上，並且第二濾色器設置在半導體基板中與第一光電二極體區域相鄰的第二光電二極體區域上方的緩衝層上。
(A12)在像素陣列基板(A11)的實施例中，第一濾色器的厚度超過第二濾色器的厚度。
(A13)在像素陣列基板(A1)-(A12)中任一個的實施例中，半導體基板還包括形成2×2陣列的四個第二光電二極體區域。並且在該截面平面中，第一光電二極體區域位於由四個第二光電二極體區域的相應中心限定的四邊形區域內。
(A14)在像素陣列基板(A1)-(A13)中任一個的實施例中，衰減層的厚度在20奈米與40奈米之間。
(A15)在像素陣列基板(A1)-(A14)的任一個的實施例中，衰減層由鈦和氮化鈦之一形成。
(A16)在像素陣列基板(A1)-(A15)中任一個的實施例中，緩衝層的厚度在0.10微米與0.13微米之間。
(A17)在像素陣列基板(A1)-(A16)中任一個的實施例中，金屬環由鎢形成。
(A18)在像素陣列基板(A1)-(A17)中任一個的實施例中，金屬環相對於緩衝層的頂表面具有0.1與0.3微米之間的高度。
(B1)一種用於製造減少串擾的像素陣列基板的方法，包括(i)在位於第一光電二極體區域上方的半導體基板的表面上的緩衝層中形成特徵，半導體基板包括圍繞第一光電二極體區域的溝槽，該特徵是凹口和孔口之一，(ii)形成衰減層，該衰減層包括第一光電二極體區域上方的中心區段、圍繞中心區段的中部區段和緩衝層上的外部區段；以及(iii)在圍繞第一光電二極體區域的溝槽上方形成金屬環。
(B2)在方法(B1)的實施例中，在上述形成步驟中，當特徵是凹口時，凹口與第一光電二極體區域之間的緩衝層的厚度大於0並且不超過20奈米。
(B3)在方法(B1)和(B2)之一的實施例中，在形成衰減層的上述步驟中，外部區段的長度在50奈米與100奈米之間。
(B4)在方法(B1)-(B3)之一的實施例中，形成金屬環的上述步驟包括至少部分地在衰減層的外部區段上形成金屬環，金屬環限定與第一光電二極體區域對準的孔口。
(B5)方法(B1)-(B4)之一的實施例還包括(i)在第一光電二極體區域上方的特徵上的衰減層上沉積第一濾色器材料，以及(ii)在與第一光電二極體區域相鄰的第二光電二極體區域上方的緩衝層上沉積第二濾色器材料。
(B6)在方法(B1)-(B5)之一的實施例中，在形成特徵的上述步驟中，在第一光電二極體區域上方的形成特徵的緩衝層的第一部分的厚度小於半導體基板的第二光電二極體區域上方的緩衝層的第二部分的厚度。
(B7)在方法(B1)-(B6)之一的實施例中，形成金屬環的上述步驟包括形成金屬環使得衰減層的外部區段在金屬環與緩衝層之間。
(B8)在方法(B1)-(B7)之一的實施例中，在形成金屬環的上述步驟中，金屬環的寬度在0.16微米與0.26微米之間。
在不脫離本發明實施例的範圍的情況下，可以對上述方法和系統進行改變。因此，應當注意，包含在以上描述中或者在附圖中顯示的內容應當被解釋為說明性的，而不是限制性的。在本文中，除非另有說明，短語“在實施例中”等同於短語“在某些實施例中”，而不是指所有實施例。下面的權利要求旨在覆蓋本文描述的所有一般和特定特徵，以及從語言的角度來說可以說落入它們之間的本發明的方法和系統的範圍的所有陳述。
190:相機 192:影像感測器 100,200,300,400,500,1200:像素陣列基板 112A:像素陣列 210:半導體基板 230:鈍化層 250,350,1050:緩衝層 270,370,370(1),370(2),1070,1270:金屬環 280,580:濾色器陣列 290:微透鏡陣列 292,293:微透鏡 212,213,212(1),412,413,412(1),412(2),412(3),412(4),413(1-4),413(1-6):光電二極體區域 214:像素間距 220:背表面 211:前表面 221:溝槽 222:內側壁表面區域 226:外側壁表面區域 224:底部表面區域 216,252,382,384,784:厚度 217,218,223,363,374,1074:寬度 225:深度 241:溝槽填充材料 240:深溝槽隔離(DTI)結構 280:濾色器陣列 282,283:濾色器 202,302,305:光線 203:入射角 379:內部寬度 365,365(1),765,865,1065:衰減層 354:表面 357:厚緩衝區域 353,355,376,1053,1055:頂表面 361,361(1),361(2),1061:特徵 351:薄緩衝區域 369,769,869,1069:外部區段 386,886,1086:長度 240(1):DTI結構 212L:位置 375:內側壁 377:外側壁 372,1072:高度 419(1),419(2):矩形區塊 416A,417A:像素陣列 582,583:濾色器 600,700,800,900,1000,1001:中間基板 767,1067:中心區段 768,1068:中部區段 970:金屬層 960:粘附層 1054:側表面 1100:方法 1110,1120,1130,1140,1150:步驟 12A:截面平面 1273:互連段 1270A:金屬柵格
［圖1］描繪了對場景成像的相機。
［圖2］是像素陣列基板的截面示意圖，該像素陣列基板是圖1的相機的像素陣列基板的實施例。
［圖3］是第二像素陣列基板的截面示意圖，該第二像素陣列基板是圖1的相機的像素陣列基板的實施例。
［圖4］是像素陣列基板的截面示意圖，該像素陣列基板是圖3的像素陣列基板的實施例。
［圖5］是像素陣列基板的截面示意圖，該像素陣列基板是圖3的像素陣列基板的實施例。
［圖6］、［圖7］、［圖8］、［圖9］、［圖10A］和［圖10B］是實施例中在製造像素陣列基板的製程中形成的中間基板的相應截面示意圖。
［圖11］是圖示在實施例中用於製造圖3的像素陣列基板的方法的流程圖。
［圖12］是像素陣列基板的截面示意圖，該像素陣列基板是圖3的像素陣列基板的實施例。
300:像素陣列基板
350:緩衝層
370,370(1),370(2):金屬環
212,213,212(1):光電二極體區域
379:內部寬度
365,365(1):衰減層
357:厚緩衝區域
230:鈍化層
361,361(1),361(2):特徵
351:薄緩衝區域
382,384:厚度
363,217,374:寬度
353,355,376:頂表面
369:外部區段
386:長度
354:表面
240(1):DTI結構
203:入射角
302,305:光線
212L:位置
375:內側壁
377:外側壁
372:高度

Claims (20)

  1. 一種減少串擾的像素陣列基板，包括： 半導體基板，該半導體基板包括第一光電二極體區域，該半導體基板的背表面在平行於該第一光電二極體區域上方的該背表面的第一背表面區域的截面平面中形成圍繞該第一光電二極體區域的溝槽； 緩衝層，該緩衝層在該背表面上並且包括位於該第一光電二極體區域上方的特徵，該特徵是凹口和孔口之一； 金屬環，該金屬環在該緩衝層上並覆蓋該溝槽；以及 衰減層，該衰減層在該第一光電二極體區域上方。
  2. 如請求項1所述的像素陣列基板，其中，該第一光電二極體區域上方的該緩衝層的第一部分的厚度小於該半導體基板中與第一光電二極體區域相鄰的第二光電二極體區域上方的該緩衝層的第二部分的厚度。
  3. 如請求項2所述的像素陣列基板，其中，該特徵是凹口，該衰減層共形地設置在(i)該緩衝層的頂表面、(ii)該緩衝層的側表面和(iii)該緩衝層的該第一部分的頂表面中的至少一個上。
  4. 如請求項2所述的像素陣列基板，其中，該特徵是孔口，該衰減層共形地設置在(i)該緩衝層的頂表面、(ii)該緩衝層的側表面、(iii)該半導體基板的該背表面和(iv)設置在該半導體基板的該背表面上的層中的至少一個上。
  5. 如請求項1所述的像素陣列基板，其中，該第一光電二極體區域的第一滿阱容量小於該半導體基板的第二光電二極體區域的第二滿阱容量。
  6. 如請求項1所述的像素陣列基板，其中，該衰減層包括： 中心區段，該中心區段在該第一光電二極體區域上方； 中部區段，該中部區段在該緩衝層的側表面上圍繞該中心區段；以及 外部區段，該外部區段在該緩衝層與該金屬環之間。
  7. 如請求項6所述的像素陣列基板，其中，該外部區段的長度在50奈米與100奈米之間。
  8. 如請求項6所述的像素陣列基板，其中，該中心區段的寬度小於或等於該金屬環的內部寬度。
  9. 如請求項1所述的像素陣列基板，其中，該特徵是凹口，在該凹口與該半導體基板的該背表面之間的該緩衝層的厚度大於0且不超過20奈米。
  10. 如請求項1所述的像素陣列基板，還包括位於該金屬環與該緩衝層之間的粘附層。
  11. 如請求項1所述的像素陣列基板，進一步包括 第一濾色器和第二濾色器，每個濾色器相對於該緩衝層的頂表面的高度超過該金屬環的高度，其中(i)該第一濾色器設置在該第一光電二極體區域上方的該衰減層上，以及(ii)該第二濾色器設置在該半導體基板中與該第一光電二極體區域相鄰的第二光電二極體區域上方的該緩衝層上。
  12. 如請求項11所述的像素陣列基板，其中，該第一濾色器的厚度超過該第二濾色器的厚度。
  13. 如請求項1所述的像素陣列基板， 該半導體基板還包括形成2×2陣列的四個第二光電二極體區域；以及 在該截面平面中，該第一光電二極體區域位於由該四個第二光電二極體區域的相應中心限定的四邊形區域內。
  14. 一種用於製造減少串擾的像素陣列基板的方法，包括： 在位於第一光電二極體區域上方的半導體基板的表面上的緩衝層中形成特徵，該半導體基板包括圍繞該第一光電二極體區域的溝槽，該特徵是凹口和孔口之一； 形成衰減層，該衰減層包括在該第一光電二極體區域上方的中心區段、圍繞該中心區段的中部區段和在該緩衝層上的外部區段；以及 在圍繞該第一光電二極體區域的該溝槽上方形成金屬環。
  15. 如請求項14所述的方法，其中，在形成特徵的該步驟中，該特徵是凹口，該凹口與該第一光電二極體區域之間的該緩衝層的厚度大於0並且不超過20奈米。
  16. 如請求項14所述的方法，其中，在形成衰減層的該步驟中，該外部區段的長度在50奈米與100奈米之間。
  17. 如請求項14所述的方法，其中，形成金屬環的該步驟包括至少部分地在該衰減層的該外部區段上形成金屬環，該金屬環限定與該第一光電二極體區域對準的孔口。
  18. 如請求項14所述的方法，進一步包括： 在該第一光電二極體區域上方的該特徵上的該衰減層上沉積第一濾色器材料；以及 在與該第一光電二極體區域相鄰的第二光電二極體區域上方的該緩衝層上沉積第二濾色器材料。
  19. 如請求項14所述的方法，其中，在形成特徵的該步驟中，在該第一光電二極體區域上方的形成該特徵的該緩衝層的第一部分的厚度小於該半導體基板的第二光電二極體區域上方的該緩衝層的第二部分的厚度。
  20. 如請求項14所述的方法，其中，形成金屬環的該步驟包括： 形成該金屬環，使得該衰減層的該外部區段位於該金屬環與該緩衝層之間。
TW112100116A 2022-01-10 2023-01-03 抑制串擾的像素陣列基板及製造方法 TWI880153B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/572,413 US12087792B2 (en) 2022-01-10 2022-01-10 Suppressed cross-talk pixel-array substrate and fabrication method
US17/572,413 2022-01-10

Publications (2)

Publication Number Publication Date
TW202329499A true TW202329499A (zh) 2023-07-16
TWI880153B TWI880153B (zh) 2025-04-11

Family

ID=87068901

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100116A TWI880153B (zh) 2022-01-10 2023-01-03 抑制串擾的像素陣列基板及製造方法

Country Status (3)

Country Link
US (1) US12087792B2 (zh)
CN (1) CN116598323A (zh)
TW (1) TWI880153B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12176364B2 (en) * 2021-12-27 2024-12-24 Omnivision Technologies, Inc. Passivation-enhanced image sensor and surface-passivation method
US20230230989A1 (en) * 2022-01-14 2023-07-20 Semiconductor Components Industries, Llc Image pixels having ir sensors with reduced exposure to visible light

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6323448B2 (ja) 2013-03-29 2018-05-16 ソニー株式会社 撮像素子および撮像装置
KR102268712B1 (ko) * 2014-06-23 2021-06-28 삼성전자주식회사 자동 초점 이미지 센서 및 이를 포함하는 디지털 영상 처리 장치
TWI700824B (zh) * 2015-02-09 2020-08-01 日商索尼半導體解決方案公司 攝像元件及電子裝置
US9564468B2 (en) * 2015-03-20 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Composite grid structure to reduce crosstalk in back side illumination image sensors
US10411063B2 (en) 2017-06-20 2019-09-10 Omnivision Technologies, Inc. Single-exposure high dynamic range sensor
US11676980B2 (en) * 2018-10-31 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and method of making
DE102020124766A1 (de) * 2019-09-30 2021-04-01 Taiwan Semiconductor Manufacturing Co. Ltd. Eingebettete lichtabschirmungsstruktur für cmos-bildsensor
KR20210040654A (ko) 2019-10-04 2021-04-14 에스케이하이닉스 주식회사 이미지 센싱 장치
US10811453B1 (en) * 2019-11-01 2020-10-20 Omnivision Technologies, Inc. Pillar structures for suppressing optical cross-talk
KR20210055418A (ko) 2019-11-07 2021-05-17 에스케이하이닉스 주식회사 이미지 센싱 장치
US11329086B2 (en) 2019-12-27 2022-05-10 Omnivision Technologies, Inc. Method and structure to improve image sensor crosstalk
US11233080B2 (en) * 2019-12-30 2022-01-25 Omnivision Technologies, Inc. Image sensor with partially encapsulating attenuation layer
US11258971B2 (en) * 2020-05-28 2022-02-22 Taiwan Semiconductor Manufacturing Company Limited Multi-function transfer gate electrode for a photodetector and methods of operating the same
US11695030B2 (en) 2020-12-30 2023-07-04 Omnivision Technologies, Inc. Reduced cross-talk pixel-array substrate and fabrication method

Also Published As

Publication number Publication date
CN116598323A (zh) 2023-08-15
US12087792B2 (en) 2024-09-10
US20230223416A1 (en) 2023-07-13
TWI880153B (zh) 2025-04-11

Similar Documents

Publication Publication Date Title
TWI805980B (zh) 改良影像感測器串擾之方法及結構
US9786704B2 (en) CMOS image sensor structure with crosstalk improvement
TWI880153B (zh) 抑制串擾的像素陣列基板及製造方法
US11646336B2 (en) Image sensor
CN116544251A (zh) 高动态范围、背照式、低串扰图像传感器
KR102454020B1 (ko) 개선된 광 변환 효율을 갖는 이미지 센서
JP2004047682A (ja) 固体撮像装置
US9761622B2 (en) CMOS image sensor structure with crosstalk improvement
CN114695407B (zh) 减少串扰的像素阵列基板及制造方法
US11710752B2 (en) Flicker-mitigating pixel-array substrate
US11670648B2 (en) Flicker-mitigating pixel-array substrate
CN114628421A (zh) 具有变化的网格宽度的图像传感器
US20240282792A1 (en) Image sensor
JP2024106980A (ja) イメージセンサ及びその製造方法
US20220359596A1 (en) Image sensor
TW202327118A (zh) 鈍化增強的影像感測器和表面鈍化方法
US9721983B2 (en) Semiconductor device and manufacturing method thereof
TWI887502B (zh) 閃爍減輕畫素陣列基板與其製造方法
KR102805244B1 (ko) 이미지 센서 및 이미지 신호 프로세서를 감소시키기 위한 방법
US20240055462A1 (en) Image sensor device and manufacturing method thereof
KR20240143583A (ko) 이미지 센서 및 그 제조 방법
JP2024137793A (ja) イメージセンサ及びその製造方法
FR3139412A1 (fr) Capteur d’images
CN114695397A (zh) 增强近红外量子效率的图像传感器结构和形成方法