[go: up one dir, main page]

TW202147406A - 使用濺射鎂源在氮化鎵材料中擴散鎂之方法與系統 - Google Patents

使用濺射鎂源在氮化鎵材料中擴散鎂之方法與系統 Download PDF

Info

Publication number
TW202147406A
TW202147406A TW110105247A TW110105247A TW202147406A TW 202147406 A TW202147406 A TW 202147406A TW 110105247 A TW110105247 A TW 110105247A TW 110105247 A TW110105247 A TW 110105247A TW 202147406 A TW202147406 A TW 202147406A
Authority
TW
Taiwan
Prior art keywords
layer
magnesium
gallium nitride
dopant source
nitride layer
Prior art date
Application number
TW110105247A
Other languages
English (en)
Other versions
TWI875952B (zh
Inventor
奧茲卡 阿克塔斯
佛拉迪米耶 歐諾博利伍鐸
傑姆 巴瑟里
Original Assignee
美商克若密斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克若密斯股份有限公司 filed Critical 美商克若密斯股份有限公司
Publication of TW202147406A publication Critical patent/TW202147406A/zh
Application granted granted Critical
Publication of TWI875952B publication Critical patent/TWI875952B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種形成經摻雜氮化鎵(GaN)層的方法包括提供基板結構，基板結構包括氮化鎵層、在氮化鎵層上方形成摻雜劑來源層、及在摻雜劑來源層上方沉積加蓋結構。此方法也包括退火此基板結構以將摻雜劑擴散進入氮化鎵層、移除加蓋結構與摻雜劑來源層、及活化經擴散摻雜劑。

Description

使用濺射鎂源在氮化鎵材料中擴散鎂之方法與系統
本申請案請求2020年2月11日提出的美國臨時專利申請案第62/975,075號的優先權權益，其所揭示的內容實際上藉由參照全文的方式在此併入。
本發明的實施例關於半導體材料。更具體地，本發明的實施例提供關於用於將鎂擴散進入氮化鎵材料的經濺射鎂源的使用的方法及系統。
諸如p-n二極體、p-i-n二極體、蕭特基二極體、高電子遷移率電晶體(HEMT)的氮化鎵系半導體裝置可應用於各種功率系統，諸如太陽能逆變器、小型電源供應器(例如，功率因數校正電路或PFC)、切換式電源供應器(SMPS)、馬達驅動器、RF功率放大器、固態照明(SSL)、智慧電網、及車用馬達驅動器系統。因此，在本領域中有著對於關於形成氮化鎵系半導體裝置的改良方法及系統的需求。
根據本發明的一實施例，提供一種形成p型氮化鎵層的方法。此方法包括提供包括未摻雜氮化鎵層的基板結構，將包括鎂的摻雜劑來源濺射至未摻雜氮化鎵層上，及在摻雜劑來源上方沉積加蓋結構。此方法也包括退火此基板結構以將鎂擴散進入未摻雜氮化鎵層，移除加蓋結構與摻雜劑來源，及活化經擴散的鎂以形成p型氮化鎵層。
根據本發明的另一實施例，提供一種形成經摻雜氮化鎵層的方法。此方法包括提供包括氮化鎵層的基板結構，在氮化鎵層上方形成摻雜劑來源層，及在摻雜劑來源層上方沉積加蓋結構。此方法也包括退火此基板結構以將摻雜劑擴散進入氮化鎵層，移除加蓋結構與摻雜劑來源層，及活化經擴散的摻雜劑。
相較於習知技術，藉由本發明達成各種益處。例如，本發明的實施例提供將鎂擴散進入GaN用於裝置製造的方法與系統。本文所述的方法與系統可應用於各種光學、電子、及光電裝置。本發明的這些與其他實施例及其的許多優點和特徵將結合之後的正文與隨附圖式而更加詳細地說明。
氮化鎵(GaN)是廣泛地使用的適用於各種光學、電子、及光電應用的III-V材料系統。由於鎂是具有最小離子化能量的受體型摻雜劑，在GaN中的p型摻雜可藉由鎂摻雜而達成。然而，關於鎂摻雜有數種挑戰。首先，藉由氫來鈍化鎂摻雜劑。氫創造中性的Mg-H複合物。再者，與鎂摻雜相關的大的離子化能量(~200 meV)。而且，若使用佈植，此佈植會創造由於表面分解而難以退火去除的損傷。若發生表面分解，此在退火此損傷的溫度創造補償施體。此外，由於表面分解會在鎂的習知擴散溫度處創造補償施體，藉由表面分解會阻礙擴散。
本發明大體上關於藉由氮化鎵材料中的擴散而形成經摻雜區的方法。摻雜指稱有意地將雜質導入半導體材料中以改變其電氣性質的處理。可例如藉由擴散或者離子佈植達成摻雜。在擴散處理中，半導體晶圓可保持在高溫石英爐管中，及通過適合的氣體混合物。摻雜劑來源可為氣體來源、液體來源、或固體來源。擴散係數可指數地取決於溫度，例如，以
Figure 02_image001
的形式，其中k 是波茲曼常數，T 是溫度，及ED 是活化能量。
參照第1～6B圖，繪示出根據本發明的實施例的形成p型摻雜GaN層(例如，鎂摻雜GaN層)的方法。
第1圖是根據本發明的一實施例繪示GaN基板110的簡化剖面圖表。在第1圖中，GaN基板110可包括一或多種材料，例如，未摻雜或經摻雜GaN基板、具有一或更多的GaN層的藍寶石基板、具有一或更多的GaN層的碳化矽基板、具有一或更多的GaN層的矽基板、具有一或更多的GaN層的氧化鎵基板、或前述物的組合。作為一實例，GaN基板110可包括塊體基板、磊晶地成長的緩衝層、及未摻雜的GaN磊晶層。GaN基板110可為如第8圖所繪示的經加工基板結構。若利用經加工基板結構，其可包括具有形成在基板之上的薄矽(Si)層的陶瓷系基板。因此，GaN基板110不限於由GaN所構成塊體GaN基板，還有包括一或更多GaN層的基板。用語「GaN層」包括Alx Ga1-x N層，其中x ≥ 0，包含包括GaN與AlGaN層兩者的基板結構。本文所述的各種基板提供用於磊晶成長的表面。
為了準備GaN基板110用於後續處理，可執行一或更多個清潔操作。作為一實例，可執行有機物清潔以從成長及/或處理表面移除有機殘留物。在此清潔處理期間可利用各種溶劑，包括H2 SO4 /H2 O2 或O2 電漿。再者，可執行金屬清潔以從成長及/或處理表面移除金屬殘留物。在此清潔處理期間可利用各種溶劑，包括HCl/H2 O2 或HCl。此外，可執行氧化物清潔以移除存在於成長及/或處理表面上的氧化物。在此清潔處理期間可利用各種氧化物移除處理，包括溼式清潔(HCl或HF)及/或乾式清潔(例如，使用Cl系電漿)。
在某些實施例中，表面準備處理是有機物清潔、金屬清潔、然後氧化物移除的三步驟處理。在其他實施例中，不利用這些清潔處理中的一或多者。如本文所述，清潔處理提供初始表面，將在之後完整說明的摻雜劑來源或加蓋結構兩者可接合至此初始表面，及提供不存在對於鎂擴散的阻障的表面。
第2圖是根據本發明的一實施例繪示GaN基板及鎂來源的簡化剖面圖表。參照第2圖，在一實施例中，鎂來源210濺射在GaN基板110之上以提供鎂擴散來源。根據本發明的各種實施例，鎂來源210可為經濺射鎂金屬層，具有範圍從約1 nm至20 nm的厚度，例如，5 nm與15 nm之間，或20 nm厚的鎂金屬層；經濺射MgF2 層具有範圍從約10 nm至50 nm的厚度，例如，20 nm與50 nm之間；AlN-Mg來源，其可藉由AlN與Mg的共濺射而形成。在此AlN-Mg來源中的鎂濃度可為＞ 1 x 1019 cm3 至~10%的鎂濃度。AlN-Mg來源的厚度可從10 nm至100 nm。AlN-Mg來源可藉由同時濺射來自分開濺射來源的AlN與Mg兩者來形成。在其他實施例中，濺射之外的其他沉積技術用以形成鎂來源210。本領域中的通常知識者會認知到許多的變化、修改、及替代物。
如之後更完整地說明的，鎂來源210提供擴散來源，其可使用在製造具有藉由擴散形成的摻雜區的光學、電子、及光電裝置。應注意到發明人已經測定出上方所述的薄層提供增強的鎂擴散。不受限於本發明的實施例，發明人相信此薄層(例如，數奈米至數十奈米的鎂來源，例如，經濺射鎂來源)能夠更加精確控制GaN分解。不受限於本發明的實施例，發明人相信隨著鎂來源210的厚度增加，此來源層表現得更類似於塊體材料，降低在之後更完整說明的加蓋結構的有效性。
第3A與3B圖繪示形成第2圖中繪示的鎂來源210的兩種方法。提供圖案化來源區的能力能夠整合至各種廣泛的半導體裝置處理流程。
第3A圖是根據本發明的一實施例之製造鎂擴散來源的簡化處理流程。在第3A圖中，使用基於剝離的來源圖案化處理以形成鎂擴散來源。光阻層310沉積在GaN基板110上及圖案化以提供一或多個開口。可為關於第2圖所述的鎂來源中的一者的鎂擴散來源例如使用濺射沉積以形成光阻層310上的區320與324及GaN基板110上的鎂擴散來源區322。使用剝離處理移除光阻層310及光阻層310上的來源區320與324會造成以期望的圖案化形成在GaN基板上的鎂擴散來源區322。作為一實例，利用摻雜區的裝置可利用此剝離處理。
雖然在第3A圖中繪示單一鎂擴散來源322，本領域的通常知識者會明白可形成多個鎂擴散來源，而適於製造特定裝置。本領域的通常知識者將認知到許多變化、修改、及替代物。
第3B圖是根據本發明的另一實施例之製造鎂擴散來源的簡化處理流程。在第3B圖中，使用基於蝕刻的來源圖案化處理以形成鎂擴散來源。在此實施例中，鎂擴散來源層330濺射在GaN基板的全部或實質上多個部分之上，及光阻層沉積在經濺射來源層之上。可為關於第2圖所述的鎂擴散來源中的一者的鎂擴散來源被濺射以在GaN基板110上形成鎂擴散來源層330，鎂擴散來源層330可接著隨後被圖案化。
光阻層被沉積及圖案化以提供一或多個蝕刻遮罩區340。使用光阻作為蝕刻遮罩，鎂擴散來源層330被圖案化以在GaN基板上產生具有期望的圖案化的鎂擴散來源區332。應注意到其他蝕刻遮罩，包括SiNx 、SiO2 、Ni、Pt、或Au，可用以取代或結合光阻蝕刻遮罩。殘留的光阻接著被移除。作為一實例，利用摻雜區的裝置可利用此基於蝕刻的處理。
雖然在第3A圖中繪示單一鎂擴散來源區332，本領域的通常知識者會明白可形成多個鎂擴散來源，而適於製造特定裝置。本領域的通常知識者將認知到許多變化、修改、及替代物。
第4圖是根據本發明的一實施例繪示加蓋GaN基板的簡化剖面圖表。參照第4圖，也被稱為加蓋層或蓋層的加蓋結構410沉積在鎂來源210上方，鎂來源210可為經濺射鎂來源層。鎂來源210可為如關於第3A與3B圖所述的圖案化來源區或可覆蓋GaN基板110的全部。可使用各種沉積技術形成加蓋結構及若干的不同的鎂來源可與加蓋結構410一同被利用。
加蓋結構的材料可包括具有厚度從約100 nm至200 nm的經濺射AlN，其與SiO2 層結合，SiO2 層可以PECVD沉積而具有厚度從約50 nm至200 nm。在另一實施例中，加蓋結構包括具有厚度從約100 nm至200 nm的經濺射AlN，其與SiNx 層結合，SiNx 層可以PECVD沉積而具有厚度從約20 nm至50 nm。在雙層加蓋結構設計(例如，AlN/SiO2 或AlN/SiNx )中，第一AlN層可作為保護經濺射鎂來源層，而第二SiO2 或SiNx 層可作為保護第一AlN層。若濺射AlN氮化物，其會以低密度與非晶結構為特徵，使其易受到氧化與其他處理的影響。因此，此雙層加蓋結構設計提供保護此第一AlN層。
在某些實施例中，為了保護經濺射鎂來源免於氧化，在濺射鎂來源之後沉積加蓋層，及同時此經濺射鎂來源處在真空環境或非氧化環境中。因此，可使用單一系統，其中可濺射鎂來源，接著濺射加蓋層的一或多個部分(例如，AlN/SiO2 或AlN/SiNx 雙層加蓋結構設計中任一者的第一AlN層)，而不破壞真空。或者，可利用具有適當的裝載匣或類似物的多個系統。本領域的通常知識者將認知到許多變化、修改、及替代物。
在又另一實施例中，加蓋層包括熱裂解(pyrolized)光阻。在此實施例中，藉由旋塗可形成5 µm至20 µm的光阻，接著在形成氣體(例如，在600至800 °C的溫度)中熱裂解。
與在半導體成長反應器中執行且由於加蓋層的存在會污染成長反應器而不使用加蓋層的擴散處理相對比，使用加蓋層能夠在退火期間保護下方的鎂來源。尤其，非晶加蓋層若被導入半導體成長反應器且暴露於適用於將摻雜劑擴散進入GaN層或基板的溫度，此非晶加蓋層會造成加蓋層的分解，很可能造成加蓋層中的材料再沉積於成長反應器的內部上。
接下來的實例說明不同的鎂來源(例如，經濺射鎂來源)如何可被利用於不同的加蓋結構。
帶有光阻加蓋層的Mg金屬：在此情況中，可具有從2 µm至10 µm厚度的光阻作為主要蓋。在某些實施例中，為了避免鎂的氧化，可利用包括在鎂上的薄AlN層(例如，具有從20 nm至50 nm的厚度)。當用於此目的時，AlN大體上會在鎂沉積之後沉積，而不使經沉積鎂暴露至氧。此可例如藉由在相同工具/腔室中執行沉積或藉由將鎂表面保持在惰性氣體周圍中來完成。AlN層在某些實施例中可具有從10 nm至100 nm的厚度。
帶有AlN/SiO2 加蓋結構之存在於MgF2 中的Mg金屬：在此情況中，AlN沉積或濺射作為加蓋結構的第一層，而SiO2 層形成在AlN層上。AlN層的厚度可從40 nm至300 nm，而SiO2 層的厚度可從20 nm至200 nm，造成加蓋結構的厚度從60 nm至500 nm。在其他實施例中，取決於特定應用可利用不同的厚度。
帶有經濺射AlN/SiNx 加蓋結構的Mg金屬：在此情況中，若可完成鎂金屬沉積與後續的AlN濺射而不將鎂金屬暴露於氧以避免鎂金屬表面的可能氧化會是有利的。此可例如藉由在相同工具/腔室中執行沉積或藉由將鎂金屬表面保持在惰性氣體周圍中來完成。AlN可沉積或濺射作為加蓋結構的第一層，而SiNx 層形成在AlN層上。AlN層的厚度可從40 nm至300 nm，而SiNx 層的厚度可從20 nm至200 nm，造成加蓋結構的厚度從60 nm至500 nm。在其他實施例中，取決於特定應用可利用不同的厚度。
帶有光阻蓋的MgF2 ：MgF2 對於暴露於空氣為惰性的。於通常的無塵室潔淨防備方面上，若利用鎂擴散來源與光阻加蓋層的此結合時，典型地並無利用特別防備。
帶有AlN/SiNx蓋的MgF2 ：MgF2 對於暴露於空氣為惰性的。於通常的無塵室潔淨防備方面上，若利用鎂擴散來源與加蓋結構的此結合時，典型地並無利用特別防備。
MgF2 可與結合的加蓋結構使用來構成MgF2 /AlN/SiN/光阻的堆疊。
帶有光阻蓋的與Mg共濺射的AlN(AlN-Mg)：AlN-Mg已知為易於氧化，然而，僅在高溫下。於通常的無塵室潔淨防備方面上，若AlN-Mg的此結合用於作為鎂擴散來源而光阻層用於作為加蓋層時，典型地並無利用特別防備。
帶有AlN/SiNx 蓋的AlN-Mg：在製造AlN-Mg擴散來源的AlN層的形成期間，藉由簡單地關閉鎂共濺射而在相同的工具有最為便利地完成第二(例如，未摻雜)AlN層的濺射。因此，結構以下列次序形成在GaN基板210上：Mg/AlN/AlN/SiNx 或Mg/AlN/SiNx 。
第5圖是根據本發明的一實施例繪示在退火處理後的GaN基板結構的簡化剖面圖表。
為了形成擴散摻雜的Mg-GaN層，其中鎂已擴散進入並摻雜GaN，繪示在第4圖中的結構被退火成如第5圖所繪示。因此，第5圖繪示退火後結構，包括GaN基板110、鎂摻雜GaN層510、鎂來源210、及加蓋結構410。作為一實例，可例如在爐管中執行退火，於從100托至3巴的壓力下的N2 或N2 /NH3 或N2 /H2 的環境，於從1000°C至1400°C的溫度，例如，1100 °C與1200 °C之間。隨著溫度增加，擴散速率會增加，及隨著擴散時間增加(例如，1小時)，擴散的深度與Mg-GaN層510的完成厚度會增加。
如第5圖所繪示，在第5圖所示的退火處理期間，藉由鎂摻雜劑擴散進入GaN基板110(通常為未摻雜GaN基板)形成p型摻雜Mg-GaN層510。GaN基板110可包括一或多個未摻雜或經摻雜磊晶層。在所繪示的實施例中，經摻雜Mg-GaN層510(也稱為經摻雜Mg-GaN區)具有從約50 nm至200 nm的厚度，例如，75 nm至100 nm，但此並未被本發明所要求，且在其他實施例中，經摻雜Mg-GaN層510為較薄或較厚的以適於特定應用。
第6A圖是根據本發明的一實施例繪示GaN基板與Mg-GaN層的簡化剖面圖表。在退火與擴散處理之後，如第6A圖所示移除加蓋結構410與鎂來源210，造成帶有經摻雜Mg-GaN層510的GaN基板210。取決於存在於加蓋結構410與鎂來源210中的材料，可利用不同的處理。對於AlN/SiO2 加蓋結構，可使用乾式蝕刻(Cl2 + Ar系)。對於AlN/SiN加蓋結構，可使用溼式蝕刻(HF然後TMAH或KOH)或乾式蝕刻(氟系然後氯系)。對於光阻加蓋層，可使用乾式蝕刻(氧電漿系)。藉由對於熱裂解光阻的溼式蝕刻與乾式蝕刻所提供的益處為蝕刻處理可當達到Mg-GaN區時為自終止的(self-terminating)。本領域的通常知識者將認知到許多變化、修改、及替代物。
第6B圖是根據本發明的一實施例繪示GaN基板與p型摻雜GaN層的簡化剖面圖表。參照第6B圖，繪示使用從經摻雜Mg-GaN層510移除氫的處理步驟活化鎂摻雜劑以形成p型摻雜GaN層610。作為一實例，可利用在氮氣周圍中於800 °C持續5分鐘的活化。使用第1～2與4～6B圖所示的處理，p型摻雜Mg-GaN層610提供在GaN基板上，其適用於製造各種光學、電子、及光電裝置，包括在之後更完整說明的若干裝置。
第7圖是根據本發明的一實施例繪示使用鎂摻雜GaN的繪圖。如第7圖所示，其繪示經摻雜結構的二次離子質譜儀(SIMS)輪廓，使用本發明的實施例可達成以鎂摻雜GaN磊晶層。在第7圖所示的SIMS輪廓中，使用一組的AlGaN標記層722、724、及726(以及未標示的5個額外的AlGaN標記層，但顯示在第7圖中)，以特徵化關於鎂摻雜劑的擴散深度，但將領會到可使用本文所論述的存在於GaN基板110上的GaN磊晶層達成類似成果。在第7圖中，鋁莫耳分率以標準化單位繪示在右軸上。鎂莫耳分率或濃度以原子/cm3 的單位繪示在左軸上。
使用包含AlN-Mg的鎂擴散來源、包括265 nm厚的AlN層與100 nm的SiO2 層的加蓋結構，形成藉由第7圖中的SIMS輪廓繪示的經摻雜GaN磊晶層。帶有鎂擴散來源與加蓋結構的GaN磊晶層於類似於第5圖所示的處理中在1100 °C退火持續1.5小時。
為了特徵化鎂摻雜劑擴散進入GaN磊晶層的深度，分隔開200 nm的一組的AlGaN標記層形成在GaN磊晶層中，帶有第一AlGaN標記層定位在從GaN磊晶層的表面之~ 700 nm的深度。在此繪圖中，表面定位在500 nm的深度。
參照第7圖，SIMS輪廓展現顯著的鎂擴散進入GaN磊晶層。在藉由交點740標記在第7圖中的從表面之~300 nm的深度，鎂濃度為~ 2 x 1018 cm-3 ，提供使用本發明的實施例達成鎂擴散的證據。
包括光學、電子、及光電裝置的各種裝置可利用基於包括經濺射鎂來源的鎂擴散來源的鎂擴散處理。此擴散與經摻雜層形成處理在製造處理期間可在合適時點插入半導體裝置製造處理中。作為一實例，可利用本文所述的方法與系統以： •創造p-n接面以實現p-n二極體(例如，功率裝置的p-n二極體) •創造接面邊界延伸(junction-termination-extension)以實現各種垂直裝置(例如，整流器或電晶體) •創造合併pn蕭特基二極體主動(merged-pn-Schottky diode active) •創造用於FIN-FET型裝置的閘極保護 •創造用於CAVET裝置的電流阻擋阻障層(current-blocking-barrier layer) •創造p-閘極HEMT功率裝置或LJFET的閘極
在某些實施例中，鎂可在如第3A與3B圖所示界定的來源區域之上側向擴散，造成在半導體結構的其他部分下側向延伸的p型摻雜區。此側向延伸通常不發生在離子佈植處理中。雖然在此繪示未摻雜區的p型摻雜，其他實施例提供n型區的p型摻雜以摻雜位凖從將第一n型摻雜劑密度減少至降低的n型摻雜劑密度。再者，雖然繪示使用鎂的p型摻雜，可利用其他的p型摻雜劑。此外，可以類似於本文所說明的p型摻雜處理的方法來利用使用n型摻雜劑的n型摻雜。本領域的通常知識者將認知到許多變化、修改、及替代物。
第8圖是根據本發明的某些實施例繪示經加工基板結構的簡化圖解圖表。如第8圖所示，經加工基板結構可適用於各種電子與光學應用。經加工基板結構包括具有熱膨脹係數(CTE)的核心810(例如，AlN基板)，此CTE實質上匹配於將成長在經加工基板結構上的磊晶材料的CTE，例如在剝層矽(exfoliated silicon)(111)層825上。
對於包括氮化鎵(GaN)系材料(包括GaN系層的磊晶層)的成長之應用，核心810可為多晶陶瓷材料，例如，多晶氮化鋁(AlN)，其可包括諸如氧化釔的接合材料。其他材料可利用在核心中，包括多晶氮化鎵(GaN)、多晶氮化鋁鎵(AlGaN)、多晶碳化矽(SiC)、多晶氧化鋅(ZnO)、多晶三氧化鎵(Ga2 O3 )、及類似物。
核心810的厚度可在100至1,500 µm的程度上，例如，750 µm。核心810被封裝在可被稱為殼體或封裝殼的黏附層812中。在一實施例中，黏附層812包含厚度在1,000 Å的程度之四乙氧基矽烷(TEOS)氧化物層。在其他實施例中，黏附層812的厚度例如從100 Å至2,000 Å變動。雖然TEOS氧化物在某些實施例中用於黏附層812，根據本發明的一實施例可利用提供在之後沉積的層與下方層或材料(例如，陶瓷，尤其是多晶陶瓷)之間的黏附之其他材料。例如，SiO2 或其他矽氧化物(Six Oy )良好地黏附於陶瓷材料且提供用於後續例如導電材料沉積的合適表面。黏附層812在某些實施例中完全地圍繞核心810以形成完全封裝核心810及可使用LPCVD處理或其他合適沉積處理來形成，合適沉積處理可相容於半導體處理且尤其是相容於多晶或複合基板及層。黏附層812提供一表面，後續層黏附於此表面上以形成經加工基板結構的元件。
除了使用LPCVD處理、玻璃/介電質上旋塗、基於爐子處理、及類似物以形成封裝黏附層之外，根據本發明的實施例可利用其他半導體處理，包括CVD處理或類似沉積處理。作為一實例，可利用塗佈核心810的一部分的沉積處理，核心810可被翻轉，及沉積處理可被重覆以塗佈核心810的額外部分。因此，雖然在某些實施例中利用LPCVD技術以提供完全封裝結構，取決於特定應用可利用其他膜形成技術。
導電層814形成圍繞黏附層812。在一實施例中，導電層814是多晶矽(即，多結晶矽)的殼體，由於多晶矽會展現對於陶瓷材料不佳的黏附，多晶矽的殼體形成圍繞黏附層812。在導電層814是多晶矽的實施例中，多晶矽層的厚度可在500～5,000 Å的程度，例如，2,500 Å。在某些實施例中，多晶矽層可形成作為殼體以完全圍繞黏附層812(例如，TEOS氧化物層)，從而形成完全封裝黏附層812，且可使用LPCVD處理而形成。在其他實施例中，如之後所論述的，導電材料可形成在黏附層812的一部分上，例如，基板結構的下半部。在某些實施例中，導電材料可形成作為完全封裝層及後續在基板結構的一側上被移除。
在一實施例中，導電層814可為多晶矽層，其被摻雜以提供高度導電材料，例如，以硼摻雜以提供p型多晶矽層。在某些實施例中，以硼的摻雜是在1 x 1019 cm-3 至1 x 1020 cm-3 的位凖以提供高導電性。可利用其他摻雜劑於不同摻雜劑濃度(例如，磷、砷、鉍、或類似物於摻雜劑濃度從1 x 1016 cm-3 至5 x 1018 cm-3 )，以提供適用於導電層814的n型或p型半導體材料任一者。本領域的通常知識者將認知到許多變化、修改、及替代物。
導電層814的存在在經加工基板靜電吸附至半導體處理工具(例如，具有靜電吸盤(ESC或e-吸盤)的工具)期間會是有用的。導電層能夠在半導體處理工具中的處理之後迅速解開吸附。在本發明的實施例中，導電層814在包括接合的未來處理期間能夠電氣接觸吸盤或電容耦接至e-吸盤。因此，本發明的實施例提供可以利用習知矽晶圓的方式來處理基板結構。本領域的通常知識者將認知到許多變化、修改、及替代物。此外，具有帶有高熱傳導性結合靜電吸附的基板結構可提供較佳的沉積條件用於經加工層與磊晶層的後續形成，以及用於後續裝置製造步驟。例如，可提供期望的熱分佈，其在後續的層形成中可造成較低應力、較均勻沉積厚度、及較佳的化學計量控制。
第二黏附層816(例如厚度在1,000 Å的程度之TEOS氧化物層)形成圍繞導電層814。第二黏附層816在某些實施例中完全地圍繞導電層814以形成完全封裝結構及可使用以下處理形成：LPCVD處理、CVD處理、或任何其他合適沉積處理，包括旋塗式介電質(spin-on dielectric)的沉積。
例如氧化矽層的阻障層818形成圍繞第二黏附層816。在一實施例中，阻障層818是厚度在2,000 Å至5,000 Å的程度之氮化矽層。阻障層818在某些實施例中完全地圍繞第二黏附層816以形成完全封裝結構及可使用LPCVD處理而形成。除了氮化矽層，包括SiCN、SiON、AlN、SiC、及類似物的非晶材料可利用作為阻障層818。在某些實施方式中，阻障層818由若干的子層所構成，此等子層被建構以形成阻障層818。因此，用語「阻障層」不意於表示單一層或單一材料，但意於涵蓋以複合方式成層的一或多個材料。本領域的通常知識者將認知到許多變化、修改、及替代物。
在某些實施例中，阻障層818(例如，氮化矽層)防止存在於核心中的元素(例如，釔(元素)、釔氧化物(即，氧化釔)、氧、金屬雜質、其他微量元素、及類似物)的擴散及/或釋氣進入半導體處理腔室的環境中，經加工基板例如可在高溫(例如，1,000 °C)磊晶成長處理期間存在於此半導體處理腔室中。利用本文所述的封裝層，包括設計用於非無塵室環境之多晶AlN的陶瓷材料可被利用在半導體處理流程及無塵室環境中。
通常，利用以形成核心的陶瓷材料在1,800 °C之範圍的溫度下燒製。會預期到此處理會將存在於陶瓷材料中的大量雜質驅趕出來。這些雜質可包括釔、鈣、及其他元素與化合物，釔是來自用於作為燒結劑的氧化釔的使用所造成。隨後，在實行於低上許多的溫度範圍800 °C至1,100 °C下的磊晶成長處理期間，會預期到這些雜質的後續擴散會是不顯著的。然而，與習知的預期相反，發明人已經確認到即使在比陶瓷材料的燒製溫度低上許多的溫度下的磊晶成長處理期間，存在著穿過經加工基板的多層之元素的顯示擴散。因此，本發明的實施例將阻障層818整合進入經加工基板結構以防止此非期望的擴散。
接合層820(例如，氧化矽層)沉積在阻障層818的一部分上，例如，在阻障層818的頂表面上，及隨後在實質上單晶層825(例如，諸如第1圖所示的剝層矽(exfoliated silicon)(111)層的單晶矽層)的接合期間被使用。接合層820在某些實施例中可為大約1.5 µm厚度。在某些實施例中，接合層820的厚度為20 nm或更大以用於接合誘發空隙緩和(bond-induced void mitigation)。在某些實施例中，接合層820的厚度在0.75～ 1.5 µm的範圍中。
實質上單晶層825(例如，剝層Si(111))適於使用作為在用於形成磊晶材料的磊晶成長處理期間的成長層。在某些實施例中，磊晶材料可包括厚度2 µm至10 µm的GaN層，其可利用作為使用在光電、RF、及功率裝置中的複數層中的一者。在一實施例中，實質上單晶層825包括單晶矽層，其使用層轉移處理而黏附於接合層820。
關於經加工基板結構的額外說明提供在2017年6月13日提出之美國專利第10,297,445號及2017年6月13日提出之美國專利第10,134,589號中，其揭示內容實際上以參照其全文的方式在此併入本文。雖然第8圖提供可使用在某些實施例中的磊晶成長期間的經加工基板的實例，但將領會到可利用如關於第1圖所論述的其他基板。
第9圖是根據本發明的一實施例繪示形成經摻雜GaN層的方法的簡化流程表。在特定實施例中，經摻雜GaN層是以鎂摻雜的p型層。方法900包括提供基板結構，包括氮化鎵層(910)。取決於特定應用，氮化鎵層起始地可為未摻雜或經摻雜的。在某些實施例中，氮化鎵層是GaN基板的組分。在其他實施例中，氮化鎵層機械地耦接至經加工基板。作為一實例，基板結構可包括經加工基板結構，包括多晶陶瓷核心、封裝多晶陶瓷核心的阻障層、耦接至阻障層的接合層、及耦接至接合層的實質上單晶層。
此方法也包括在氮化鎵層上方形成摻雜劑來源層(912)，例如，藉由在GaN層上方濺射摻雜劑來源層，及在摻雜劑來源層上方沉積加蓋結構(914)。摻雜劑來源層可包括具有厚度從5 nm至20 nm的鎂金屬。或者，摻雜劑來源層可包括具有厚度從5 nm至50 nm的氟化鎂層。又，摻雜劑來源層可包括具有厚度從10 nm至50 nm的氮化鋁鎂複合材料。在此情況中，氮化鋁鎂複合材料中的鎂濃度可從1 x 1019 cm3 至10%。除了這些摻雜劑來源之外，可利用本文所論述的各種摻雜劑來源，包括AlN-Mg及AlN-MgF2 摻雜劑來源。
在某些實施例中，在例如藉由濺射而形成摻雜劑來源層之前，此方法可包括執行表面準備處理。此表面準備處理可包括以下處理的一或多者或全部處理：有機物清潔處理；金屬清潔處理，及/或氧化物移除處理。
此方法進一步包括退火此基板結構以將摻雜劑擴散進入氮化鎵層(916)，移除加蓋結構與摻雜劑來源層(918)，及活化經擴散摻雜劑(920)。作為一實例，退火此基板結構可執行在從約1000 °C至約1400 °C的溫度下。
應領會到繪示在第9圖中的具體步驟提供根據本發明的某些實施例的形成經摻雜(例如，p型)GaN層的特定方法。根據替代實施例也可執行其他的步驟次序。例如，本發明的替代實施例可以不同的次序執行上述步驟。再者，繪示在第9圖中的單獨步驟可包括多個子步驟，此等子步驟可以適於此單獨步驟的各種次序而執行。此外，取決於特定應用可添加或移除額外的步驟。本領域的通常知識者將認知到許多變化、修改、及替代物。
雖然在此論述GaN層，但本發明並不侷限於GaN，且可使用其他III-V材料，包括AlGaN、InGaN、InAlGaN、前述物的組合、及類似物。本領域的通常知識者將認知到許多變化、修改、及替代物。
雖然某些實施例已經以一層的形式來論述，但用語「層」應理解為使得一層可包括若干子層，此等子層建構以形成此關注層。因此，用語「層」不意於表示由單一材料所構成的單一層，但意於涵蓋以複合方式成層以形成期望的結構的一或多個材料。本領域的通常知識者將認知到許多變化、修改、及替代物。
也理解到本文所述的實例與實施例僅用於說明目的，及基於實例與實施例的各種修改或變化會給本領域的通常知識者啟發且被包括在本發明的精神與範圍內及隨附申請專利範圍的範疇內。
110:GaN基板 210:鎂來源 310:光阻層 320:區 322:鎂擴散來源區 324:區 330:鎂擴散來源層 332:鎂擴散來源區 340:蝕刻遮罩區 410:加蓋結構 510:Mg-GaN層 610:Mg-GaN層 722,724,726:AlGaN標記層 740:交點 810:核心 812:黏附層 814:導電層 816:第二黏附層 818:阻障層 820:接合層 825:單晶層 900:方法 910,912,914,916,918,920:步驟
第1圖是根據本發明的一實施例的繪示GaN基板的簡化剖面圖表。
第2圖是根據本發明的一實施例的繪示GaN基板及鎂來源的簡化剖面圖表。
第3A圖是根據本發明的一實施例的用於製造鎂擴散來源的簡化處理流程。
第3B圖是根據本發明的另一實施例的用於製造鎂擴散來源的簡化處理流程。
第4圖是根據本發明的一實施例的繪示加蓋GaN基板的簡化剖面圖表。
第5圖是根據本發明的一實施例的繪示在退火處理之後的GaN基板結構的簡化剖面圖表。
第6A圖是根據本發明的一實施例的繪示GaN基板與Mg-GaN層的簡化剖面圖表。
第6B圖是根據本發明的一實施例的繪示GaN基板與p型摻雜GaN層的簡化剖面圖表。
第7圖是根據本發明的一實施例的繪示使用鎂摻雜AlGaN的繪圖。
第8圖是根據本發明的某些實施例的繪示經加工的基板結構的簡化圖解圖表。
第9圖是根據本發明的一實施例的繪示形成p型GaN層的方法的簡化流程表。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
722,724,726:AlGaN標記層
740:交點

Claims (20)

  1. 一種形成一p型氮化鎵層的方法，該方法包含以下步驟： 提供包括一氮化鎵層的一基板結構； 濺射包括鎂的一摻雜劑來源至該氮化鎵層上； 沉積一加蓋結構於該摻雜劑來源上方； 退火該基板結構以擴散鎂進入該氮化鎵層； 移除該加蓋結構與該摻雜劑來源；及 活化該經擴散的鎂以形成該p型氮化鎵層。
  2. 如請求項1所述之方法，其中該摻雜劑來源包含具有範圍從20 nm至50 nm的一厚度的一氟化鎂層。
  3. 如請求項1所述之方法，其中該摻雜劑來源包含具有範圍從5 nm至50 nm的一厚度的一氮化鋁鎂複合材料層。
  4. 如請求項1所述之方法，其中該基板結構包含： 一多晶陶瓷核心； 一阻障層，封裝該多晶陶瓷核心； 一接合層，耦接至該阻障層；及 一實質上單晶層，耦接至該接合層。
  5. 一種形成一經摻雜氮化鎵層的方法，該方法包含以下步驟： 提供包括一氮化鎵層的一基板結構； 形成一摻雜劑來源層於該氮化鎵層上方； 沉積一加蓋結構於該摻雜劑來源層上方； 退火該基板結構以擴散摻雜劑進入該氮化鎵層； 移除該加蓋結構與該摻雜劑來源層；及 活化該經擴散的摻雜劑。
  6. 如請求項5所述之方法，其中形成該摻雜劑來源層之步驟包含以下步驟：在該氮化鎵層上方濺射該摻雜劑來源層。
  7. 如請求項5所述之方法，進一步包含以下步驟：在形成該摻雜劑來源層之前，執行一表面準備處理。
  8. 如請求項7所述之方法，其中該表面準備處理包含一有機物清潔處理。
  9. 如請求項7所述之方法，其中該表面準備處理包含一金屬清潔處理。
  10. 如請求項7所述之方法，其中該表面準備處理包含一氧化物清潔處理。
  11. 如請求項7所述之方法，其中該表面準備處理包含一有機物清潔處理、一金屬清潔處理、及一氧化物清潔處理。
  12. 如請求項5所述之方法，其中該氮化鎵層是未摻雜的。
  13. 如請求項5所述之方法，其中該摻雜劑來源層包含具有範圍從5 nm至20 nm的一厚度的鎂及該氮化鎵層包含一p型氮化鎵層。
  14. 如請求項5所述之方法，其中該摻雜劑來源層包含具有範圍從20 nm至50 nm的一厚度的氟化鎂。
  15. 如請求項5所述之方法，其中該摻雜劑來源層包含具有範圍從5 nm至50 nm的一厚度的一氮化鋁鎂複合材料。
  16. 如請求項15所述之方法，其中該氮化鋁鎂複合材料中的一鎂濃度的範圍從1 x 1019 cm3 至10%。
  17. 如請求項5所述之方法，其中在範圍從約1000 °C至約1400 °C的一溫度執行退火該基板結構。
  18. 如請求項5所述之方法，其中該基板結構包含： 一多晶陶瓷核心； 一阻障層，封裝該多晶陶瓷核心； 一接合層，耦接至該阻障層；及 一實質上單晶層，耦接至該接合層。
  19. 如請求項5所述之方法，其中該加蓋結構可操作以退火該基板結構中的鎂佈植損傷。
  20. 如請求項5所述之方法，進一步包含以下步驟：在形成該摻雜劑來源層之前，在該氮化鎵層上形成一遮罩，其中該遮罩暴露該氮化鎵層的一頂表面的一或多個部分。
TW110105247A 2020-02-11 2021-02-17 使用濺射鎂源在氮化鎵材料中擴散鎂之方法與系統 TWI875952B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062975075P 2020-02-11 2020-02-11
US62/975,075 2020-02-11

Publications (2)

Publication Number Publication Date
TW202147406A true TW202147406A (zh) 2021-12-16
TWI875952B TWI875952B (zh) 2025-03-11

Family

ID=77177870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110105247A TWI875952B (zh) 2020-02-11 2021-02-17 使用濺射鎂源在氮化鎵材料中擴散鎂之方法與系統

Country Status (7)

Country Link
US (1) US11881404B2 (zh)
EP (1) EP4104214A4 (zh)
JP (1) JP7701364B2 (zh)
KR (1) KR20220150908A (zh)
CN (1) CN115088079A (zh)
TW (1) TWI875952B (zh)
WO (1) WO2021163175A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12142642B2 (en) * 2018-06-20 2024-11-12 Lawrence Livermore National Security, Llc Field assisted interfacial diffusion doping through heterostructure design
US12132103B2 (en) * 2021-04-15 2024-10-29 Vanguard International Semiconductor Corporation High electron mobility transistor and fabrication method thereof
TWI822222B (zh) * 2022-08-02 2023-11-11 華邦電子股份有限公司 半導體結構及其形成方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4111719A (en) * 1976-12-06 1978-09-05 International Business Machines Corporation Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium
CA1186785A (en) * 1982-09-07 1985-05-07 Her Majesty The Queen, In Right Of Canada, As Represented By The Minister Of National Defence Electret semiconductor solar cell
JPH08306634A (ja) * 1995-05-11 1996-11-22 Oki Electric Ind Co Ltd 化合物半導体への選択固相拡散方法
US6274894B1 (en) * 1999-08-17 2001-08-14 Advanced Micro Devices, Inc. Low-bandgap source and drain formation for short-channel MOS transistors
JP2008078332A (ja) 2006-09-20 2008-04-03 Toyota Central R&D Labs Inc ｐ型のＩＩＩ族窒化物半導体の製造方法、およびｐ型のＩＩＩ族窒化物半導体用の電極の製造方法
JP4740083B2 (ja) * 2006-10-05 2011-08-03 株式会社東芝 半導体装置、およびその製造方法
JP5103979B2 (ja) 2007-03-27 2012-12-19 豊田合成株式会社 ＩＩＩ族窒化物系化合物半導体に対する電極形成方法及びｐ型ＩＩＩ族窒化物系化合物半導体の製造方法
JP4805299B2 (ja) 2008-03-28 2011-11-02 古河電気工業株式会社 電界効果トランジスタの製造方法
US8030188B2 (en) * 2008-12-05 2011-10-04 Electronics And Telecommunications Research Institute Methods of forming a compound semiconductor device including a diffusion region
JP2010245465A (ja) 2009-04-10 2010-10-28 Mitsubishi Electric Corp 窒化物系半導体レーザ及びその製造方法
US7977151B2 (en) * 2009-04-21 2011-07-12 Cbrite Inc. Double self-aligned metal oxide TFT
US8569158B2 (en) * 2011-03-31 2013-10-29 Tokyo Electron Limited Method for forming ultra-shallow doping regions by solid phase diffusion
US8846482B2 (en) * 2011-09-22 2014-09-30 Avogy, Inc. Method and system for diffusion and implantation in gallium nitride based devices
JP5902010B2 (ja) * 2012-03-19 2016-04-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US20140065799A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation
TW201517133A (zh) 2013-10-07 2015-05-01 Applied Materials Inc 使用熱佈植與奈秒退火致使銦鋁鎵氮化物材料系統中摻雜劑的高活化
FR3026557B1 (fr) * 2014-09-26 2018-03-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de dopage d'un semi-conducteur a base de gan
US9543168B2 (en) 2015-02-06 2017-01-10 The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in semiconductors at thermodynamically non-stable conditions
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10297445B2 (en) 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
JP6719600B2 (ja) 2016-06-24 2020-07-08 クロミス，インコーポレイテッド 多結晶セラミック基板およびその製造方法
JP6683044B2 (ja) * 2016-07-12 2020-04-15 富士電機株式会社 半導体装置の製造方法
EP3281915B1 (en) 2016-08-10 2019-02-20 Umicore Precursors for lithium transition metal oxide cathode materials for rechargeable batteries
KR102592686B1 (ko) * 2018-02-12 2023-10-20 큐로미스, 인크 질화 갈륨 물질 내에서의 확산에 의해 도핑된 영역을 형성하는 방법 및 시스템
US10930506B2 (en) * 2018-06-20 2021-02-23 Lawrence Livermore National Security, Llc Gallidation assisted impurity doping

Also Published As

Publication number Publication date
US20210249269A1 (en) 2021-08-12
EP4104214A1 (en) 2022-12-21
CN115088079A (zh) 2022-09-20
TWI875952B (zh) 2025-03-11
WO2021163175A1 (en) 2021-08-19
JP2023513262A (ja) 2023-03-30
EP4104214A4 (en) 2024-03-27
US11881404B2 (en) 2024-01-23
JP7701364B2 (ja) 2025-07-01
KR20220150908A (ko) 2022-11-11

Similar Documents

Publication Publication Date Title
JP7416556B2 (ja) 電力およびｒｆ用途用の設計された基板構造
JP7565318B2 (ja) パワーデバイス用の窒化ガリウムエピタキシャル構造
JP5635803B2 (ja) 化合物半導体装置の製造方法及び化合物半導体装置
US12217957B2 (en) Engineered substrate structures for power and RF applications
JP7195265B2 (ja) 集積化クランプダイオードを有する横型高電子移動度トランジスタ
TWI875952B (zh) 使用濺射鎂源在氮化鎵材料中擴散鎂之方法與系統
CN110291645B (zh) 用于垂直型功率器件的方法和系统
JP2016072629A (ja) ＧａＮベースの半導体層内のドーパントの活性化を実施するための方法
JP6352073B2 (ja) ＧａＮ膜中におけるドーパント種の電気的活性化方法
JP2017168671A (ja) 半導体装置および半導体装置の製造方法
TWI788692B (zh) 功率半導體元件及其形成方法
CN115841950A (zh) 基于退火扩散的GaN增强型PMOS器件及其制备方法