[go: up one dir, main page]

TW202013462A - 半導體裝置與其形成方法 - Google Patents

半導體裝置與其形成方法 Download PDF

Info

Publication number
TW202013462A
TW202013462A TW108122039A TW108122039A TW202013462A TW 202013462 A TW202013462 A TW 202013462A TW 108122039 A TW108122039 A TW 108122039A TW 108122039 A TW108122039 A TW 108122039A TW 202013462 A TW202013462 A TW 202013462A
Authority
TW
Taiwan
Prior art keywords
fin
semiconductor
layer
substrate
germanium
Prior art date
Application number
TW108122039A
Other languages
English (en)
Other versions
TWI715076B (zh
Inventor
蔡濟印
陳俊仁
鄭培仁
李啟弘
陳科維
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202013462A publication Critical patent/TW202013462A/zh
Application granted granted Critical
Publication of TWI715076B publication Critical patent/TWI715076B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0245—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] by further thinning the channel after patterning the channel, e.g. using sacrificial oxidation on fins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/798—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being provided in or under the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

在一實施例中，裝置包括：基板；第一半導體區，自基板延伸，且第一半導體區包括矽；第二半導體區，位於第一半導體區上，且第二半導體區包括矽鍺，第二半導體區的邊緣部份具有第一鍺濃度，第二半導體區的中心部份具有第二鍺濃度，且第二鍺濃度小於第一鍺濃度；閘極堆疊，位於第二半導體區上；以及源極與汲極區，位於第二半導體區中，且源極與汲極區與閘極堆疊相鄰。

Description

半導體裝置與其形成方法
本發明實施例關於半導體裝置，更特別關於增加鰭狀物通道區中的鍺濃度的方法。
半導體裝置用於多種電子應用，比如個人電腦、手機、數位相機、與其他電子設備。半導體裝置的製作方法通常為依序沉積絕緣或介電層、導電層、與半導體層的材料於半導體基板上，並採用微影圖案化多種材料層以形成電子構件與單元於半導體基板上。
半導體產業持續減少最小結構尺寸，以持續改良多種電子構件(如電晶體、二極體、電阻、電感、或類似物)的積體密度，可將更多構件整合至給定面積。然而隨著最小結構尺寸縮小，需解決新增的額外問題。
在一實施例中，半導體裝置包括：基板；第一半導體區，自基板延伸，且第一半導體區包括矽；第二半導體區，位於第一半導體區上，且第二半導體區包括矽鍺，第二半導體區的邊緣部份具有第一鍺濃度，第二半導體區的中心部份具有第二鍺濃度，且第二鍺濃度小於第一鍺濃度；閘極堆疊，位於第二半導體區上；以及源極與汲極區，位於第二半導體區中，且源極與汲極區與閘極堆疊相鄰。
在一實施例中，半導體裝置的形成方法包括：提供基板，其包括矽；成長半導體層於基板上，且半導體層包括矽鍺；蝕刻溝槽於半導體層及基板中，以自溝槽之間的半導體層與基板形成鰭狀物；氧化鰭狀物，以沿著鰭狀物的側部形成氧化物層，且氧化後的鰭狀物的側部之鍺濃度增加；自鰭狀物的側部移除氧化物層；以及沿著鰭狀物的側部與上表面形成金屬閘極堆疊。
在一實施例中，半導體裝置的形成方法包括：成長半導體層於基板上，基板包括矽，半導體層包括矽鍺，且成長後的半導體層具有一致的鍺濃度；蝕刻溝槽於半導體層及基板中；氧化溝槽所露出的半導體層與基板的側壁，以形成氧化物層於溝槽中，氧化後的半導體層具有不一致的鍺濃度，且氧化後的半導體層之側壁的鍺濃度大於氧化前的半導體層之側壁的鍺濃度；移除氧化物層；以及沉積絕緣材料於溝槽中。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。另一方面，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，本發明實施例之結構形成於另一結構上、連接至另一結構、及/或耦接至另一結構中，結構可直接接觸另一結構，或可形成額外結構於結構及另一結構之間。此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
在一些實施例中，提供第一半導體材料(如矽)的基板，並形成第二半導體材料(如矽鍺)的層狀物於基板上。第二半導體材料可具有低鍺濃度。蝕刻溝槽以自第一半導體材料與第二半導體材料形成鰭狀物。進行氧化製程以形成氧化物層於鰭狀物的側壁上。在氧化製程時，第二半導體材料的鍺沿著鰭狀物側壁凝結。接著移除氧化物層。藉由沿著鰭狀物側壁凝結鍺，可增加鰭狀物通道區中的鍺濃度。由於鰭狀物一開始的鍺濃度低，因此具有較低的壓縮應力，可在蝕刻溝槽時減少鰭狀物變形。
圖1係一些實施例中，鰭狀場效電晶體的三維圖。鰭狀場效電晶體包括鰭狀物60於基板50上。淺溝槽隔離區72形成於基板50上，而鰭狀物60自相鄰的淺溝槽隔離區72之間凸起高於淺溝槽隔離區72。閘極介電層104沿著鰭狀物60的側壁並位於鰭狀物60的上表面上，而閘極106位於閘極介電層104上。源極/汲極區95位於鰭狀物60的兩側中(相對於閘極介電層104及閘極106)。
圖1亦顯示後續圖式所用的參考剖面。剖面A-A穿過鰭狀場效電晶體的通道、閘極介電層104、與閘極106。剖面B-B垂直於剖面A-A，並沿著鰭狀物60的縱軸及源極/汲極區96之間的電流方向。剖面C/D-C/D平行於剖面A-A，並延伸穿過鰭狀場效電晶體的源極/汲極區96。後續圖式將參考這些參考剖面以清楚說明。
此處所述的一些實施例內容為採用閘極後製製程所形成的鰭狀場效電晶體。在其他實施例中，可採用閘極優先製程。此外，一些實施例可用於平面裝置如平面場效電晶體。
圖2至13係一些實施例中，形成鰭狀場效電晶體的中間階段之剖視圖。圖2至13沿著圖1的參考剖面A-A，差別在於圖2至13具有多個鰭狀物或鰭狀場效電晶體。
在圖2中，提供基板50。基板50可為半導體基板，比如半導體基體、絕緣層上半導體基板、或類似物，其可摻雜(比如摻雜p型或n型摻質)或未摻雜。基板50可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板為半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。提供絕緣層於基板(通常為矽或玻璃基板)上。亦可採用其他基板，比如多層基板或組成漸變基板。在一些實施例中，基板50包含矽。舉例來說，基板50為矽基板如晶圓。在一些實施例中，基板50的半導體材料亦可包含鍺、半導體化合物(包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(包括矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
基板50的一區如圖所示。圖中所示的區域可用於形成n型裝置如n型金氧半電晶體(比如n型鰭狀場效電晶體)，或p型裝置如p型金氧半電晶體(比如p型鰭狀場效電晶體)。此處所述的一些實施例內容為形成p型裝置於圖示的區域中。n型區域可形成於基板50的其他區域中。在形成p型裝置的製程時，可由遮罩如光阻覆蓋用於形成n型裝置的區域。
在一些實施例中，摻雜基板50使其具有適當的摻雜區(有時稱作井區)。在形成p型裝置於圖示區域的實施例中，n型摻雜區可形成於基板50中。在一些實施例中，n型摻雜區的形成方法可為佈植n型雜質於基板50的區域中。在一些實施例中，可先以n型雜質預摻雜基板50。n型雜質可為磷、砷、或類似物，且其於區域中的濃度可小於或等於1018 cm-3 ，比如介於約1017 cm-3 至約1018 cm-3 之間。在n型裝置形成於圖示區域的實施例中，p型摻雜區可形成於基板50中。在一些實施例中，p型摻雜區的形成方法可為佈植p型雜質於基板50的區域中。在一些實施例中，可先以p型雜質預摻雜基板50。p型雜質可為硼、二氟化硼、或類似物，且其於區域中的濃度可小於或等於1018 cm-3 ，比如介於約1017 cm-3 至約1018 cm-3 之間。
在圖3中，半導體層52形成於基板50上。在一些實施例中，半導體層52磊晶成長於基板50上。在一些實施例中，半導體層52為基體半導體如晶圓，其可由晶圓接合等方法接合至基板50。在一些實施例中，形成p型裝置，且半導體層52為含鍺的半導體材料如矽鍺(Six Ge1-x ，其中x可為0至1)。半導體層52可具有低鍺濃度，比如鍺濃度介於約0%至約50%之間，其可提供足夠應力以加速遷移率，但在半導體層52達到所需通道高度時不會產生錯位缺陷。應理解的是，低鍺濃度的目標值可依最終裝置的鰭狀物設計與所需參數改變。矽與矽鍺具有不同的晶格常數。如此一來，半導體層52與基板50具有不匹配的晶格常數。晶格常數不匹配取決於半導體層52中的鍺濃度，其中較高鍺濃度會造成較大的晶格常數不匹配。晶格常數不匹配包括半導體層52中的壓縮應力，其可增加半導體層52的載子遷移率，並可改善後續形成的p型裝置之通道區遷移率。由於半導體層52的鍺濃度低，晶格常數不匹配與壓縮應力亦低。
在一些實施例中，在成長半導體層52時進行原位摻雜，使其具有適當的摻雜區(有時稱作井區)。半導體層52的摻雜區可與下方的基板50的摻雜區具有相同的摻雜型態。半導體層52的摻雜區可與下方的基板50的摻雜區具有相同或不同的摻雜濃度。
在圖4中，遮罩54形成於半導體層52上。遮罩54的形成方法可為形成遮罩層於半導體層52上，再圖案化遮罩層。遮罩層的材料組成包括金屬如氮化鈦、鈦、氮化鉭、鉭、或類似物，且其形成方法可為物理氣相沉積、射頻物理氣相沉積、原子層沉積、或類似方法。遮罩層的組成亦可為非金屬材料如氮化矽。在形成遮罩層後，可採用合適的蝕刻製程圖案化遮罩層。蝕刻製程可為任何可接受的蝕刻製程，比如濕蝕刻、乾蝕刻、反應性離子蝕刻、中性束蝕刻、或類似方法。遮罩層的保留部份形成遮罩54。
在圖5中，溝槽56形成於半導體層52中，且溝槽56對應遮罩54的圖案。溝槽56的形成方法可為一或多道蝕刻製程，其採用遮罩54作為蝕刻遮罩。蝕刻製程可包含濕蝕刻、乾蝕刻、反應性離子蝕刻、中性束蝕刻、上述之組合、或類似方法，且可為非等向的蝕刻。溝槽可延伸至部份的半導體層52中，或延伸穿過半導體層52至基板50。保留於溝槽56之間的半導體層52之部份(或視情況保留於溝槽56之間的基板50)可稱作鰭狀物60。鰭狀物60包含第一部份60A與第二部份60B，第一部份60A包含基板50的部份，而第二部份60B包含半導體層52的部份。鰭狀物60一開始可具有第一寬度W1 。在一些實施例中，第一寬度W1 可介於約8nm至約20nm之間。應理解的是，第一寬度W1 可依據鰭狀物60的佈局或設計改變。
上述蝕刻製程可能會損傷溝槽56所露出的鰭狀物60之側壁。損傷X可包含原子錯位、空洞、及/或類似問題。在一些實施例中，蝕刻製程可省略修復損傷所用的清潔製程(如氯灰化或濕蝕刻)。在一些實施例中，可進行清潔製程。
鰭狀物60為半導體帶。在蝕刻半導體層52以形成鰭狀物60的第二部份60B時，將露出鰭狀物60的側壁而不橫向地限制側壁，比如露出側壁至自由空間而無其他結構或材料圍繞或支撐側壁。如上述強調的內容，半導體層52具有應力。由於蝕刻時的鰭狀物60的側壁不受限制，蝕刻時會釋放半導體層52中的應力。釋放應力時可能會改變半導體材料的形狀，即使鰭狀物60變形而不具有理想的鰭狀物形狀。具體而言，鰭狀物60可能變形，使上視圖中的半導體帶非直線狀。當變形的鰭狀物60沿著基板50延伸時，變形的鰭狀物60可能彎曲。鰭狀物60的變形量取決於自半導體層52釋放的應力量。當鰭狀物60的寬度較窄或高度較高時，將加劇鰭狀物變形的風險。多餘的變形會降低鰭狀物60的良率，亦減少鰭狀物的載子遷移率。由於半導體鰭狀物52的鍺濃度低，因此釋放的應力也低。藉由形成低鍺濃度的半導體層52，因避免鰭狀物變形所增益的載子遷移率，可大於減少鍺濃度所降低的載子鉛移率。
在圖6中，進行氧化製程62以形成氧化物層64。氧化物層64沿著鰭狀物60的露出側壁、遮罩54的露出側壁、與遮罩54及基板50的上表面延伸。氧化製程62可為快速熱氧化製程、化學氧化製程、原位蒸汽產生製程、增強原位蒸汽產生製程、或類似製程。舉例來說，氧化製程62可包含快速熱退火，其於含氧環境中進行。可將水蒸汽、氧分子、臭氧、或其他氧源導入環境，以增加環境的氧等級。氧化溫度有助於調整氧化物層64的厚度。氧化製程62的溫度越高，則氧化物層64越厚。在一些實施例中，氧化製程62的溫度介於約600℃至約1200℃之間。氧化時間有助於調整氧化物層64的厚度。氧化製程62的時間越長，則氧化物層64越厚。在一些實施例中，氧化製程62歷時幾秒至幾小時，比如介於約5秒至約12小時之間。可以理解的是，氧化時間取決於氧化條件與環境。環境壓力亦有助於調整氧化物層64的厚度，氧化製程62的壓力等級越高，則氧化物層64越厚。在一些實施例中，氧化製程62的壓力介於約0.1Torr至約20atm之間。
圖7係圖6中的區域10之詳細圖式，其顯示鰭狀物60的額外結構。如圖所示，氧化鰭狀物60會消耗鰭狀物60的一些半導體材料。氧化製程62可消耗鰭狀物60的損傷側壁。如此一來，鰭狀物60的保留側壁(氧化物層64未覆蓋的側壁)不會損傷，或至少損傷較少。因此氧化製程62可修復鰭狀物60的損傷側壁。如下所述，之後可移除氧化物層64。在移除氧化物層64之後保留的鰭狀物60的部份，比氧化製程62之前的鰭狀物60之寬度薄。如此一來，可改變氧化製程62的參數以控制氧化物層64的厚度，進而控制鰭狀物60的最終寬度。此外，由於矽鍺的氧化速率大於矽的氧化速率，鰭狀物60的第二部份60B的氧化程度大於鰭狀物60的第一部份60A的氧化程度。因此氧化後的鰭狀物60之第二部份60B的第二寬度W2 ，小於鰭狀物60的第一部份60A之第三寬度W3 。第二寬度W2 與第三寬度W3 均小於鰭狀物60初始的第一寬度W1 。在一些實施例中，第二寬度W2 小於約20nm，且第三寬度W3 介於約6nm至約20nm之間。
此外，富鍺層66形成於鰭狀物60的第二部份60B中。富鍺層66由氧化製程62形成。矽與氧的化學親和力大於鍺與氧的化學親和力。如此一來，氧化物層64主要為氧化矽。此外，鍺不溶於氧化矽中，且鰭狀物60的第二部份60B之鍺將自富鍺層66大量排出。因此消耗鰭狀物60的側壁部份以形成氧化物層64時，這些側壁部份中的鍺將自氧化物層64中排出，並朝向鰭狀物60的中心。一些鍺亦可向下移動，使富鍺層66亦延伸至鰭狀物60的第一部份60A中。最終的富鍺層66位於鰭狀物60的第一部份60A與第二部份60B的側壁中。如此一來，鰭狀物60的第一部份60A與第二部份60B的邊緣區域之鍺濃度，高於鰭狀物60的第一部份60A與第二部份60B的中心區域之鍺濃度。鰭狀物60的第一部份60A與第二部份60B中的富鍺層66可具有相同或不同的鍺濃度。在一些實施例中，鰭狀物60的第一部份60A中的富鍺層66的鍺濃度，低於鰭狀物60的第二部份60B中的富鍺層66的鍺濃度。鰭狀物60的第二部份60B中的富鍺層66之鍺濃度可高達約100%。在鰭狀物變形前所能達到的最大鍺濃度，取決於鰭狀物60所需的尺寸，且實施例可讓富鍺層66的鍺濃度達到最大等級。
富鍺層66的寬度取決於氧化物層64的寬度。藉由改變氧化製程62的參數，富鍺層66的寬度變化可介於幾個單層至鰭狀物60的實質上全部寬度。鰭狀物60的第一部份60A中的富鍺層66具有厚度T1 ，而鰭狀物60的第二部份60B中的富鍺層66具有厚度T2 ，且厚度T2 小於厚度T1 。在一些實施例中，厚度T1 高達約一半的第三寬度W3 ，而厚度T2 高達約一半的第二寬度W2 。鍺擴散可為等向，因此第一部份60A中的富鍺層66亦朝基板擴散距離D1 。在一些實施例中，距離D1 高達一半的第三寬度W3 。
雖然半導體層52 (見圖6)具有低鍺濃度，形成富鍺層66可增加鰭狀物60的鍺濃度。鰭狀物60具有低的初始鍺濃度，有助於在形成鰭狀物60時避免鰭狀物60變形。在形成鰭狀物60之後增加鰭狀物60的鍺濃度，可增加鰭狀物60的載子遷移率，而不會增加鰭狀物變形的缺點。此外，由於富鍺層66靠近鰭狀物60的側壁，其可靠近後續形成的p型裝置之閘極，進而增加後續形成的p型裝置之通道區遷移率。鰭狀物60的最終應力可高於鰭狀物60的初始應力。
在圖8中，移除氧化物層64。移除步驟可為乾蝕刻或濕蝕刻。乾蝕刻可採用的蝕刻劑包括氟仿、四氟化碳、或類似物，而濕蝕刻可採用的蝕刻劑包括熱或冷的稀釋氫氟酸或類似物。蝕刻可為等向或非等向，端視氧化物層64是否需完全移除而定。在一些實施例中，保留一些氧化物層64，且可在後續製程之後移除這些氧化物層64。在圖示的實施例中，形成富鍺層66之後與進行後續製程之前即移除氧化物層。在一些實施例中，在形成富鍺層66之後可進行其他製程，且不移除氧化物層64直到後續製程之後。在後續製程時，氧化物層64可作為保護層。
在圖9中，絕緣材料70形成於基板50上與相鄰的鰭狀物60之間。絕緣材料70可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積、類似方法、或上述之組合。可流動的化學氣相沉積可為在遠端電漿系統中沉積化學氣相沉積為主的材料，之後硬化材料以將其轉變成另一材料如氧化物。可採用任何可接受的製程形成其他絕緣材料。在所述實施例中，絕緣材料70為氧化矽，其形成方法為可流動的化學氣相沉積製程。一旦形成絕緣材料70，可進行退火製程。在一實施例中，形成絕緣材料70，使絕緣材料70的多餘部份覆蓋鰭狀物60。
在圖10中，對絕緣材料70進行平坦化製程。在一些實施例中，平坦化製程包括化學機械研磨、回蝕刻製程、上述之組合、或類似製程。平坦化製程可露出鰭狀物60並移除遮罩54。在平坦化製程之後，鰭狀物60與絕緣材料70的上表面齊平。
在圖11中，使絕緣材料70凹陷以形成淺溝槽隔離區72。絕緣材料70凹陷，使鰭狀物60的第二部份60B自相鄰的淺溝槽隔離區72之間凸起。此外，淺溝槽隔離區72的上表面可具有圖示的平坦表面、凸起表面、凹陷表面(如碟化)、或上述之組合。可由合適蝕刻法使淺溝槽隔離區72的上表面平坦、凹陷、及/或凸起。採用可接受的蝕刻製程(如對絕緣材料70具有選擇性的蝕刻製程)，可使淺溝槽隔離區72凹陷。舉例來說，可選擇採用氫源(如氨)及氟源(如三氟化氮) 的化學氧化物移除法，或採用稀釋氫氟酸的化學氧化物移除法。
在圖12中，虛置介電層74形成於鰭狀物60上。舉例來說，虛置介電層74可為氧化矽、氮化矽、上述之組合、或類似物，且其形成方法可為沉積或熱氧化等可接受的技術。虛置閘極層76形成於虛置介電層74上，而遮罩層78形成於虛置閘極層76上。可沉積虛置閘極層76於虛置介電層74上，接著以化學機械研磨等方法平坦化虛置閘極層76。虛置閘極層76可為導電材料，其可包含多晶矽、多晶矽鍺、金屬氮化物、金屬矽酸鹽、或金屬。在一實施例中，沉積並再結晶非晶矽以產生多晶矽。虛置閘極層76的沉積方法可為物理氣相沉積、化學氣相沉積、濺鍍沉積、或本技術領域中用於沉積導電材料的其他已知技術。虛置閘極層76的組成可為其他材料，其對蝕刻隔離區的步驟具有高蝕刻選擇性。遮罩層78可沉積於虛置閘極層76上。
圖13係圖12中的區域12的細節圖式，其顯示額外結構。如圖所示，鰭狀物60的第二部份60B自相鄰的淺溝槽隔離區72凸起，而鰭狀物60的第一部份60A維持埋置。此外，第一部份60A與第二部份60B之間的界面低於淺溝槽隔離區72的上表面。
圖14A至20B係一些實施例中，進一步形成鰭狀場效電晶體的中間階段之剖視圖。圖式末尾為「A」者沿著圖1所示的參考剖面A-A，差別在於其具有多個鰭狀物或多個鰭狀場效電晶體。圖式末尾為「B」者沿著圖1所示的參考剖面B-B，差別在於其具有多個鰭狀物或多個鰭狀場效電晶體。圖式末尾為「C」或「D」者沿著圖1所示的參考剖面C/D-C/D，差別在於其具有多個鰭狀物或多個鰭狀場效電晶體。
在圖14A與14B中，採用可接受的光微影與蝕刻技術圖案化遮罩層78，以形成遮罩80。接著採用可接受的蝕刻技術，可將遮罩80的圖案分別轉移至虛置閘極層76及虛置介電層74，以形成虛置閘極82與虛置閘極介電層84。虛置閘極82與虛置閘極介電層84覆蓋鰭狀物60的個別通道區。遮罩80的圖案可用於使每一虛置閘極82彼此物理分隔。虛置閘極82的縱向亦可實質上垂直於個別磊晶的鰭狀物之縱向。
在圖15A、15B、15C、與15D中，閘極密封間隔物90可形成於虛置閘極82及/或鰭狀物60的露出表面上。在熱氧化或沉積閘極密封間隔物的材料後進行非等向蝕刻，可形成閘極密封間隔物90。在一些實施例中，閘極密封間隔物的組成可為氮化物如氮化矽、氮氧化矽、碳化矽、碳氮化矽、類似物、或上述之組合。閘極密封間隔物90密封後續形成的閘極堆疊之側壁，且可作為額外的閘極間隔物層。
此外，可進行輕摻雜源極/汲極區92所用的佈植。可將合適種類(如n型或p型)的雜質佈植至露出的鰭狀物60中。n型雜質可為任何前述的n型雜質，而p型雜質可為任何前述的p型雜質。輕摻雜源極/汲極區的雜質濃度可介於約1015 cm-3 至約1016 cm-3 之間。可採用退火以活化佈植的雜質。
此外，閘極間隔物94形成於沿著虛置閘極82的側壁之閘極密封間隔物90上，並形成於輕摻雜源極/汲極區92上。閘極間隔物94的形成方法可為順應性地沉積材料，再非等向蝕刻材料。閘極間隔物94的材料可為氮化矽、碳氮化矽、上述之組合、或類似物。蝕刻可對閘極間隔物94的材料具有選擇性，因此形成閘極間隔物94時不會蝕刻輕摻雜源極/汲極區92。
此外，磊晶的源極/汲極區96形成於鰭狀物60中。磊晶的源極/汲極區96形成於鰭狀物60中，使每一虛置閘極82位於個別相鄰的一對磊晶的源極/汲極區96之間。在一些實施例中，磊晶的原極/汲極區96可延伸穿過輕摻雜源極/汲極區92。在一些實施例中，閘極密封間隔物90與閘極間隔物94用於使磊晶的源極/汲極區96及虛置閘極82隔有合適的橫向距離，因此最終鰭狀場效電晶體之磊晶的源極/汲極區96不會向外短接至後續形成的閘極。
磊晶的源極/汲極區96之形成方法，可為蝕刻鰭狀物60的源極/汲極區，以形成凹陷於其中。接著磊晶成長磊晶的源極/汲極區96於凹陷中。磊晶的源極/汲極區96可包含任何可接受的材料，比如適用於p型鰭狀場效電晶體或n型鰭狀場效電晶體的材料。舉例來說，在形成p型裝置的實施例中，磊晶的源極/汲極區96可包含矽鍺、硼化矽鍺、鍺、鍺錫、或類似物。磊晶的源極/汲極區96亦可具有自鰭狀物60的個別表面隆起的表面，並可具有晶面。
在成長磊晶的源極/汲極區96時可進行原位摻雜，以形成源極/汲極區。磊晶的源極/汲極區96的摻雜型態，可與個別的輕摻雜源極/汲極區92的摻雜型態相同，且上述兩者的摻質可相同或不同。磊晶的源極/汲極區96的雜質濃度可介於約1019cm-3至約1021cm-3之間。源極/汲極區所用的n型雜質及/或p型雜質可為任何前述雜質。由於成長時原位摻雜磊晶的源極/汲極區96，因此不需佈植磊晶的源極/汲極區96。然而一些實施例之輕摻雜源極/汲極區92的摻雜輪廓與濃度，可與佈植摻雜磊晶的源極/汲極區96所產生的摻雜輪廓與濃度類似。改善輕摻雜源極/汲極區92的摻雜輪廓與濃度，可改善最終半導體裝置的效能與可信度。
用於形成磊晶的源極/汲極區96之磊晶製程，或造成磊晶的源極/汲極區96之上表面具有晶面，其橫向地向外延伸出鰭狀物60的側壁。在一些實施例中，晶面造成相同的鰭狀場效電晶體之相鄰的磊晶的源極/汲極區96合併，如圖15C所示的實施例。在其他實施例中，在完成磊晶製程之後，相鄰的磊晶的源極/汲極區96維持分開，如圖15D所示的實施例。
在圖16A與16B中，層間介電層100沉積於鰭狀物60上。層間介電層100的組成可為介電材料，且其沉積方法可為任何合適方法，比如化學氣相沉積、電漿增強化學氣相沉積、或可流動的化學氣相沉積。介電材料可包括磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物。亦可採用任何可接受的製程所形成的其他絕緣材料。在一些實施例中，接點蝕刻停止層位於層間介電層100與磊晶的源極/汲極區96、閘極間隔物94、閘極密封間隔物90、及遮罩80之間。
在圖17A與17B中，可進行平坦化製程如化學機械研磨，使層間介電層100的上表面與虛置閘極82及閘極密封間隔物90的上表面齊平。平坦化製程亦可移除虛置閘極82上的遮罩80，以及閘極密封間隔物90與閘極間隔物94沿著遮罩80之側壁的部份。在平坦化製程之後，虛置閘極82、閘極密封間隔物90、閘極間隔物94、與層間介電層100的上表面齊平。綜上所述，虛置閘極82的上表面自層間介電層100露出。
在圖18A與18B中，蝕刻步驟移除虛置閘極82與直接位於露出的虛置閘極82下的虛置閘極介電層84，以形成凹陷102。在一些實施例中，以非等向乾蝕刻製程移除虛置閘極82，其不移除閘極密封間隔物90或層間介電層100。舉例來說，蝕刻製程可包含採用反應性氣體的乾蝕刻製程，其選擇性地蝕刻虛置閘極82而不蝕刻層間介電層或閘極間隔物94。每一凹陷102露出個別鰭狀物60的通道區。每一通道區位於相鄰的一對磊晶的源極/汲極區96之間。在蝕刻移除虛置閘極82時，虛置閘極介電層84可作為蝕刻停止層。在移除虛置閘極82之後，接著可移除虛置閘極介電層84。
在圖19A與19B中，閘極介電層104與閘極106形成於凹陷102中。界面層可順應性地形成於鰭狀物60上及凹陷102中。界面層亦可覆蓋層間介電層100的上表面。界面層的形成方法可為沉積製程如化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、或類似製程。閘極介電層104形成於界面層上。閘極介電層104可順應性地沉積於凹陷102中，比如沉積於鰭狀物60的上表面及側壁上。亦可沿著層間介電層100的上表面形成閘極介電層104。閘極介電層104可為高介電常數的介電材料，其介電常數大於約7.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或金屬矽酸鹽。閘極介電層104的形成方法可包括分子束沉積、原子層沉積、電漿增強化學氣相沉積、或類似方法。接著沉積閘極層於閘極介電層104上及凹陷102中。閘極層可為含金屬材料如氮化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、上述之組合、或上述之多層。閘極層可包含任何數目的功函數調整層。可進行平坦化製程(如化學機械研磨)以移除閘極介電層104與閘極層的多餘部份，比如層間介電層100之上表面上的閘極介電層104與閘極層。閘極層的保留部份形成閘極106，其可與其他層狀物結構形成最終鰭狀場效電晶體的置換閘極。閘極介電層104與閘極106可一起稱作最終鰭狀場效電晶體的閘極或閘極堆疊。閘極堆疊可沿著鰭狀物60的通道區側壁延伸。
在圖20A與20B中，形成層間介電層110於閘極堆疊及層間介電層100上。在一實施例中，層間介電層110為可流動的化學氣相沉積形成之可流動的膜狀物，在一些實施例中，層間介電層的組成為介電材料如磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積或電漿增強化學氣相沉積。
此外，形成穿過層間介電層100與110的源極/汲極接點112與閘極接點114。形成源極/汲極接點112所用的開口，其穿過層間介電層100與110。形成閘極接點114所用的開口，其穿過層間介電層110。開口的形成方法可採用合適的光微影與蝕刻技術。襯墊層(如擴散阻障層、黏著層、或類似物)與導電材料形成於開口中。襯墊層可包含鈦、氮化鈦、鉭、氮化鉭、或類似物。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或類似物。可進行平坦化製程如化學機械研磨，以自層間介電層110的表面移除多餘材料。保留的襯墊物與導電材料，可形成源極/汲極接點112與閘極接點114於開口中。可進行退火製程以形成矽化物於磊晶的源極/汲極區96及源極/汲極接點112之間的界面。源極/汲極接點112物理及電性耦接至磊晶的源極/汲極區96，而閘極接點114物理及電性耦接至閘極106。可在不同製程或相同製程中形成源極/汲極接點112與閘極接點114。雖然圖式中的源極/汲極接點112與閘極接點114形成於相同剖面中，但應理解上述接點可形成於不同剖面中以避免接點短路。
在上述實施例中，在蝕刻溝槽56之後進行氧化製程62 (見圖5與6)。然而應理解的是，可在形成p型裝置的製程之其他步驟之後進行氧化製程62。
圖21至22係一些其他實施例中，形成鰭狀場效電晶體的中間階段之剖視圖。此實施例中與前述實施例類似的細節，不再重述於此。
在圖21至22的實施例中，在形成淺溝槽隔離區72之後進行氧化製程62。在蝕刻溝槽56之後，形成淺溝槽隔離區72於溝槽56中(見圖21)。接著進行氧化製程62，見圖22。如此一來，氧化物層64可沿著淺溝槽隔離區72的上表面。此外，只有鰭狀物60延伸高於淺溝槽隔離區72的部份具有第二寬度W2 。鰭狀物60的其他區域(比如淺溝槽隔離區72的上表面下的鰭狀物60)可維持第一寬度W1 。接著移除氧化物層64。
圖23A至24B係一些其他實施例中，形成鰭狀場效電晶體的中間階段之剖視圖。此實施例中與前述實施例類似的細節，不再重述於此。
在圖23A至24B的實施例中，在移除虛置閘極82與虛置閘極介電層84之後進行氧化製程62。在形成凹陷102之後，露出鰭狀物60之損傷的側壁與頂部(見圖23A與23B)。具體而言，鰭狀物60延伸高於淺溝槽隔離區72之上表面的部份將露出。接著進行氧化製程，見圖24A與24B。如此一來，氧化物層64可只沿著凹陷102所露出的鰭狀物60之部份。此外，只有凹陷102露出的鰭狀物60具有第二寬度W2。鰭狀物60的其他區域(比如淺溝槽隔離區72的上表面下的鰭狀物60)可維持第一寬度W1。接著移除氧化物層64。
在一些實施例中，進行多次氧化製程62，並在製程的不同階段進行氧化製程62。舉例來說，可在形成溝槽56 (見圖5與6)之後進行氧化製程62，在形成淺溝槽隔離區72於溝槽56中(見圖21與22)之後進行氧化製程62，且在形成凹陷102 (見圖23A至24B)之後進行氧化製程62。在重複多種氧化製程62時，可遮罩一些組的鰭狀物60。如此一來，基板50可具有多個鰭狀物60，且不同組的鰭狀物60可具有不同寬度與不同鍺濃度。
實施例可達一些優點。形成低鍺濃度的半導體層52 (見圖4)，有助於在形成鰭狀物60 (見圖5)所用的蝕刻製程時避免鰭狀物側壁變形。在形成鰭狀物60之後進行氧化製程62 (見圖6)以增加鰭狀物60的鍺濃度，可在蝕刻製程之後增加鰭狀物60的載子遷移率。最終的p型裝置之通道區遷移率可因此增加，並在形成鰭狀物時降低鰭狀物變形的風險。
在一實施例中，裝置包括：基板；第一半導體區，自基板延伸，且第一半導體區包括矽；第二半導體區，位於第一半導體區上，且第二半導體區包括矽鍺，第二半導體區的邊緣部份具有第一鍺濃度，第二半導體區的中心部份具有第二鍺濃度，且第二鍺濃度小於第一鍺濃度；閘極堆疊，位於第二半導體區上；以及源極與汲極區，位於第二半導體區中，且源極與汲極區與閘極堆疊相鄰。
在裝置的一些實施例中，第一半導體區的邊緣部份具有第三鍺濃度，第一半導體區的中心部份具有第四鍺濃度，且第四鍺濃度小於第三鍺濃度。在裝置的一些實施例中，閘極堆疊包括：閘極介電層，沿著第二半導體區的邊緣部份與上表面延伸；以及閘極，位於閘極介電層上。在裝置的一些實施例中，第一半導體區具有第一寬度，第二半導體區具有第二寬度，且第一寬度大於第二寬度。在裝置的一些實施例中，第二半導體區的第一部份具有第一寬度，而第二半導體區的第二部份具有第二寬度。在一些實施例中，裝置更包括：隔離區，與第一半導體區與第二半導體區相鄰，且接觸隔離區的第一半導體區與第二半導體區之部份受到損傷。
在一實施例中，方法包括：提供基板，其包括矽；成長半導體層於基板上，且半導體層包括矽鍺；蝕刻溝槽於半導體層及基板中，以自溝槽之間的半導體層與基板形成鰭狀物；氧化鰭狀物，以沿著鰭狀物的側部形成氧化物層，且氧化後的鰭狀物的側部之鍺濃度增加；自鰭狀物的側部移除氧化物層；以及沿著鰭狀物的側部與上表面形成金屬閘極堆疊。
在方法的一些實施例中，鰭狀物包括第一部份與第二部份，第一部份包括溝槽之間的基板的部份，第二部份包括溝槽之間的半導體層的部份，且氧化鰭狀物的步驟減少鰭狀物的第二部份之寬度。在方法的一些實施例中，蝕刻溝槽於半導體層與基板中的步驟，損傷鰭狀物的第一部份與第二部份之側部，且氧化後修復鰭狀物的第二部份之側部。在方法的一些實施例中，氧化後修復鰭狀物的第一部份之側部。在方法的一些實施例中，在移除氧化物層的步驟之前，沿著鰭狀物的第一部份延伸之氧化物層的部份具有第一厚度，沿著鰭狀物的第二部份延伸之氧化物層的部份具有第二厚度，且第二厚度大於第一厚度。在方法的一些實施例中，氧化步驟時的鍺自鰭狀物的第二部份驅動至鰭狀物的第一部份中。在一些實施例中，方法更包括：在氧化鰭狀物之後，形成隔離區於鰭狀物周圍。在一些實施例中，方法更包括：在氧化鰭狀物之前，形成隔離區於鰭狀物周圍。在一些實施例中，方法更包括：在氧化鰭狀物之前，沿著鰭狀物的上表面與側部形成虛置閘極堆疊；以及在形成金屬閘極堆疊之前，移除虛置閘極堆疊。
在一實施例中，方法包括：成長半導體層於基板上，基板包括矽，半導體層包括矽鍺，且成長後的半導體層具有一致的鍺濃度；蝕刻溝槽於半導體層及基板中；氧化溝槽所露出的半導體層與基板的側壁，以形成氧化物層於溝槽中，氧化後的半導體層具有不一致的鍺濃度，且氧化後的半導體層之側壁的鍺濃度大於氧化前的半導體層之側壁的鍺濃度；移除氧化物層；以及沉積絕緣材料於溝槽中。
在方法的一些實施例中，氧化半導體層與基板的側壁之步驟包括：在含氧環境中進行快速熱退火，且快速熱退火的溫度介於約600℃至約1200℃之間。在一些實施例中，含氧環境的形成方法為導入水蒸汽、氧分子、或臭氧至環境中。在方法的一些實施例中，沿著半導體層的側壁延伸的氧化物層的部份具有第一厚度，沿著基板的側壁延伸的氧化物層的部份具有第二厚度，且第一厚度小於第二厚度。在方法的一些實施例中，氧化前的半導體層的側壁具有第一數量的缺陷，且氧化後的半導體層的側壁具有第二數量的缺陷。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
A-A、B-B、C/D-C/D:參考剖面 D1:距離 T1、T2:厚度 W1:第一寬度 W2:第二寬度 W3:第三寬度 X:損傷 10:區域 50:基板 52:半導體層 54、80:遮罩 56:溝槽 60:鰭狀物 60A:第一部份 60B:第二部份 62:氧化製程 64:氧化物層 66:富鍺層 70:絕緣材料 72:淺溝槽隔離區 74:虛置介電層 76:虛置閘極層 78:遮罩層 82:虛置閘極 84:虛置閘極介電層 90:閘極密封間隔物 92:輕摻雜源極/汲極區 94:閘極間隔物 96:源極/汲極區 100、110:層間介電層 102:凹陷 104:閘極介電層 106:閘極 112:源極/汲極接點 114:閘極接點
圖1係一些實施例中，鰭狀場效電晶體的三維圖。 圖2至13、14A、14B、15A至15D、16A、16B、17A、17B、18A、18B、19A、19B、20A、20B係一些實施例中，形成鰭狀場效電晶體的中間階段之剖視圖。 圖21至22係一些其他實施例中，形成鰭狀場效電晶體的中間階段之剖視圖。 圖23A、23B、24A、24B係一些其他實施例中，形成鰭狀場效電晶體的中間階段之剖視圖。
10:區域
50:基板
52:半導體層
54:遮罩
56:溝槽
60:鰭狀物
60A:第一部份
60B:第二部份
62:氧化製程
64:氧化物層

Claims (20)

  1. 一種半導體裝置，包括： 一基板； 一第一半導體區，自該基板延伸，且該第一半導體區包括矽； 一第二半導體區，位於該第一半導體區上，且該第二半導體區包括矽鍺，該第二半導體區的多個邊緣部份具有一第一鍺濃度，該第二半導體區的一中心部份具有一第二鍺濃度，且該第二鍺濃度小於該第一鍺濃度； 一閘極堆疊，位於該第二半導體區上；以及 一源極與汲極區，位於該第二半導體區中，且該源極與汲極區與該閘極堆疊相鄰。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該第一半導體區的多個邊緣部份具有一第三鍺濃度，該第一半導體區的一中心部份具有一第四鍺濃度，且該第四鍺濃度小於該第三鍺濃度。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該閘極堆疊包括： 一閘極介電層，沿著該第二半導體區的該些邊緣部份與上表面延伸；以及 一閘極，位於該閘極介電層上。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該第一半導體區具有一第一寬度，該第二半導體區具有一第二寬度，且該第一寬度大於該第二寬度。
  5. 如申請專利範圍第4項所述之半導體裝置，其中該第二半導體區的第一部份具有該第一寬度，而該第二半導體區的第二部份具有該第二寬度。
  6. 如申請專利範圍第1項所述之半導體裝置，更包括： 一隔離區，與該第一半導體區和該第二半導體區相鄰，且接觸該隔離區的該第一半導體區與該第二半導體區之部份受到損傷。
  7. 一種半導體裝置的形成方法，包括： 提供一基板，其包括矽； 成長一半導體層於該基板上，且該半導體層包括矽鍺； 蝕刻多個溝槽於該半導體層及該基板中，以自該些溝槽之間的該半導體層與該基板形成一鰭狀物； 氧化該鰭狀物，以沿著該鰭狀物的側部形成一氧化物層，且氧化後的該鰭狀物的側部之鍺濃度增加； 自該鰭狀物的側部移除該氧化物層；以及 沿著該鰭狀物的側部與上表面形成一金屬閘極堆疊。
  8. 如申請專利範圍第7項所述之半導體裝置的形成方法，其中該鰭狀物包括一第一部份與一第二部份，該第一部份包括該些溝槽之間的該基板的部份，該第二部份包括該些溝槽之間的該半導體層的部份，且氧化該鰭狀物的步驟減少該鰭狀物的該第二部份之寬度。
  9. 如申請專利範圍第8項所述之半導體裝置的形成方法，其中蝕刻該些溝槽於該半導體層與該基板中的步驟，損傷該鰭狀物的該第一部份與該第二部份之側部，且氧化後修復該鰭狀物的該第二部份之側部。
  10. 如申請專利範圍第9項所述之半導體裝置的形成方法，其中氧化後修復該鰭狀物的該第一部份之側部。
  11. 如申請專利範圍第8項所述之半導體裝置的形成方法，在移除該氧化物層的步驟之前，沿著該鰭狀物的該第一部份延伸之該氧化物層的部份具有一第一厚度，沿著該鰭狀物的該第二部份延伸之該氧化物層的部份具有一第二厚度，且該第二厚度大於該第一厚度。
  12. 如申請專利範圍第8項所述之半導體裝置的形成方法，其中氧化步驟時的鍺自該鰭狀物的該第二部份驅動至該鰭狀物的該第一部份中。
  13. 如申請專利範圍第7項所述之半導體裝置的形成方法，更包括： 在氧化該鰭狀物之後，形成一隔離區於該鰭狀物周圍。
  14. 如申請專利範圍第7項所述之半導體裝置的形成方法，更包括： 在氧化該鰭狀物之前，形成一隔離區於該鰭狀物周圍。
  15. 如申請專利範圍第7項所述之半導體裝置的形成方法，更包括： 在氧化該鰭狀物之前，沿著該鰭狀物的上表面與側部形成一虛置閘極堆疊；以及 在形成該金屬閘極堆疊之前，移除該虛置閘極堆疊。
  16. 一種半導體裝置的形成方法，包括： 成長一半導體層於一基板上，該基板包括矽，該半導體層包括矽鍺，且成長後的該半導體層具有一致的鍺濃度； 蝕刻一溝槽於該半導體層及該基板中； 氧化該溝槽所露出的該半導體層與該基板的側壁，以形成一氧化物層於該溝槽中，氧化後的該半導體層具有不一致的鍺濃度，且氧化後的該半導體層之側壁的鍺濃度大於氧化前的該半導體層之側壁的鍺濃度； 移除該氧化物層；以及 沉積一絕緣材料於該溝槽中。
  17. 如申請專利範圍第16項所述之半導體裝置的形成方法，其中氧化該半導體層與該基板的側壁之步驟包括： 在一含氧環境中進行一快速熱退火，且該快速熱退火的溫度介於約600℃至約1200℃之間。
  18. 如申請專利範圍第17項所述之半導體裝置的形成方法，其中該含氧環境的形成方法為導入水蒸汽、氧分子、或臭氧至環境中。
  19. 如申請專利範圍第16項所述之半導體裝置的形成方法，其中沿著該半導體層的側壁延伸的該氧化物層的部份具有一第一厚度，沿著該基板的側壁延伸的該氧化物層的部份具有一第二厚度，且該第一厚度小於該第二厚度。
  20. 如申請專利範圍第16項所述之半導體裝置的形成方法，其中氧化前的該半導體層的側壁具有一第一數量的缺陷，且氧化後的該半導體層的側壁具有一第二數量的缺陷。
TW108122039A 2018-06-29 2019-06-25 半導體裝置與其形成方法 TWI715076B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862691906P 2018-06-29 2018-06-29
US62/691,906 2018-06-29
US16/376,293 US11437497B2 (en) 2018-06-29 2019-04-05 Semiconductor device and method
US16/376,293 2019-04-05

Publications (2)

Publication Number Publication Date
TW202013462A true TW202013462A (zh) 2020-04-01
TWI715076B TWI715076B (zh) 2021-01-01

Family

ID=68886468

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122039A TWI715076B (zh) 2018-06-29 2019-06-25 半導體裝置與其形成方法

Country Status (5)

Country Link
US (3) US11437497B2 (zh)
KR (1) KR102247654B1 (zh)
CN (1) CN110660862B (zh)
DE (1) DE102019113052B4 (zh)
TW (1) TWI715076B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10680083B2 (en) 2018-09-18 2020-06-09 International Business Machines Corporation Oxide isolated fin-type field-effect transistors
US11670551B2 (en) * 2019-09-26 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Interface trap charge density reduction
US11378750B2 (en) * 2020-01-17 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium photodetector embedded in a multi-mode interferometer
US20210296506A1 (en) * 2020-03-20 2021-09-23 Intel Corporation Fabrication of non-planar silicon germanium transistors using silicon replacement
US11424347B2 (en) 2020-06-11 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
CN114335176A (zh) * 2020-10-12 2022-04-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8211772B2 (en) 2009-12-23 2012-07-03 Intel Corporation Two-dimensional condensation for uniaxially strained semiconductor fins
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US9136383B2 (en) 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
JP2014063929A (ja) 2012-09-21 2014-04-10 Toshiba Corp 半導体装置およびその製造方法
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US8901607B2 (en) * 2013-01-14 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US9159824B2 (en) 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
KR102216511B1 (ko) 2014-07-22 2021-02-18 삼성전자주식회사 반도체 소자
KR102219678B1 (ko) 2014-08-12 2021-02-25 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20160033865A (ko) * 2014-09-18 2016-03-29 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조방법
KR102241974B1 (ko) * 2014-09-23 2021-04-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9484461B2 (en) * 2014-09-29 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with substrate isolation and un-doped channel
US9379182B1 (en) * 2015-02-03 2016-06-28 United Microelectronics Corp. Method for forming nanowire and semiconductor device formed with the nanowire
US20160268378A1 (en) * 2015-03-12 2016-09-15 Globalfoundries Inc. Integrated strained fin and relaxed fin
US9711535B2 (en) * 2015-03-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming FinFET channel
KR102251060B1 (ko) 2015-04-06 2021-05-14 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9564489B2 (en) 2015-06-29 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple gate field-effect transistors having oxygen-scavenged gate stack
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9425293B1 (en) * 2015-12-30 2016-08-23 International Business Machines Corporation Stacked nanowires with multi-threshold voltage solution for pFETs
US11152362B2 (en) * 2016-11-10 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure
US9985134B1 (en) 2016-11-29 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs
US10134902B2 (en) 2016-12-15 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. PMOS FinFET
US10164053B1 (en) 2017-08-31 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
CN110660862B (zh) 2023-05-30
US11437497B2 (en) 2022-09-06
KR20200002690A (ko) 2020-01-08
US12159925B2 (en) 2024-12-03
DE102019113052B4 (de) 2024-09-19
KR102247654B1 (ko) 2021-05-06
US20200006533A1 (en) 2020-01-02
US20220367690A1 (en) 2022-11-17
US20240371983A1 (en) 2024-11-07
CN110660862A (zh) 2020-01-07
TWI715076B (zh) 2021-01-01
DE102019113052A1 (de) 2020-01-02

Similar Documents

Publication Publication Date Title
TWI701743B (zh) 半導體裝置與其形成方法
US11855210B2 (en) Method for fabricating a strained structure and structure formed
CN108122777B (zh) 鳍状场效晶体管的形成方法
TWI715076B (zh) 半導體裝置與其形成方法
TW202011518A (zh) 半導體裝置的形成方法
TW202008433A (zh) 半導體裝置的形成方法
US12009406B2 (en) FinFET device and method
US20210366715A1 (en) Semiconductor Device and Method
CN107818919A (zh) 半导体装置的形成方法
TW202011487A (zh) 半導體裝置的形成方法
US12237402B2 (en) Methods of forming semiconductor devices
TWI816801B (zh) 半導體裝置與其形成方法
TW202109885A (zh) 半導體裝置
TW202006831A (zh) 半導體裝置與其形成方法
TW202234658A (zh) 半導體結構與其形成方法
CN113594093A (zh) 半导体装置的形成方法
TWI776617B (zh) 半導體元件之製造方法
TWI787817B (zh) 半導體元件的製造方法
TW202443891A (zh) 半導體裝置與其製作方法