[go: up one dir, main page]

TW201944458A - 位置對準方法及位置對準裝置 - Google Patents

位置對準方法及位置對準裝置 Download PDF

Info

Publication number
TW201944458A
TW201944458A TW108112251A TW108112251A TW201944458A TW 201944458 A TW201944458 A TW 201944458A TW 108112251 A TW108112251 A TW 108112251A TW 108112251 A TW108112251 A TW 108112251A TW 201944458 A TW201944458 A TW 201944458A
Authority
TW
Taiwan
Prior art keywords
substrate
substrates
marks
mark
positions
Prior art date
Application number
TW108112251A
Other languages
English (en)
Other versions
TWI850225B (zh
Inventor
三石創
福田稔
菅谷功
Original Assignee
日商尼康股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商尼康股份有限公司 filed Critical 日商尼康股份有限公司
Publication of TW201944458A publication Critical patent/TW201944458A/zh
Application granted granted Critical
Publication of TWI850225B publication Critical patent/TWI850225B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Engineering (AREA)

Abstract

一種將積層的兩個基板位置對準的位置對準方法，包含：測量從兩個基板的至少一基板所配置的複數個標記所選擇的標記的位置的階段；以及根據測量到的標記的位置，將兩個基板位置對準的階段，其中測量的標記是根據關於至少一基板的歪變資訊來選擇。

Description

位置對準方法及位置對準裝置
本發明是關於位置對準方法及位置對準裝置。
有一種根據基板上所配置的標記位置，將罩圖案等其他部件對該基板進行位置對準之方法（參照例如專利文獻1）。
專利文獻1 特開2013-118369號公報
將形成於基板的所有標記使用在對其他部件的位置對準時，需要相當大的處理負荷。另一方面，選擇比形成於基板的標記的總數少的數量的標記，使用選擇的標記來進行位置對準時，因選擇方法會有導致對其他部件的位置對準精確度降低的情況。
在本發明的第一態樣中，是一種將積層的兩個基板位置對準的位置對準方法，包含：測量從兩個基板的至少一基板所配置的複數個標記所選擇的標記的位置的階段；以及根據測量到的標記的位置，將兩個基板位置對準的階段，其中被測量的標記是根據與至少一基板的歪變相關之資訊來選擇。
本發明的第二態樣，提供一種基板積層方法，包含：以上述位置對準方法將兩個基板位置對準的階段；以及將已位置對準的兩個基板接合的階段。
本發明的第三態樣，提供一種位置對準方法，是將積層的兩個基板位置對準的位置對準方法，包含：測量從兩個基板的至少一基板所配置的複數個標記的位置的階段；以及根據測量到的複數個標記的位置，將兩個基板位置對準的階段，其中複數個標記是配置在至少一基板的歪變量在閾值以下的區域的標記。
本發明的第四態樣，提供一種位置對準方法，是將積層的兩個基板位置對準的位置對準方法，包含：測量配置在兩個基板的至少一基板的複數個標記的位置的階段；以及根據測量到的複數個標記的位置，將兩個基板位置對準的階段，其中複數個標記是配置在至少一基板產生的歪變的再現性在閾值以上的區域的標記。
本發明的第五態樣，提供一種位置對準裝置，是將積層的兩個基板位置對準的位置對準裝置，包含：測量部，在配置在兩個基板的一基板的複數個標記中，測量根據與至少一基板所產生的歪變相關之資訊所選擇的標記的位置；以及位置對準部，根據測量部所測量到的標記的位置，將兩個基板位置對準。
在本發明的第六態樣中，提供一種位置對準裝置，是將積層的兩個基板位置對準的位置對準裝置，具備：測量部，測量配置在兩個基板中的一基板的複數個標記的位置；以及位置對準部，根據測量部所測量到的複數個標記的位置，將兩個基板位置對準，其中複數個標記是配置在至少一基板的歪變量比閾值更小的區域的標記。
在本發明的第七態樣中，提供一種位置對準裝置，是將積層的兩個基板位置對準的位置對準裝置，具備：測量部，測量配置在兩個基板中的一基板的複數個標記的位置；以及位置對準部，根據測量部所測量到的複數個標記的位置，將兩個基板位置對準，其中複數個標記是配置在至少一基板所產生的歪變的再現性比閾值更大的區域的標記。
在本發明的第八態樣中，提供一種基板積層裝置，具備：上述位置對準裝置；以及接合部，接合以位置對準裝置而被位置對準的兩個基板。
在本發明的第九態樣中，提供一種積層基板製造系統，具備：選擇部，在配置在積層的兩個基板中的一基板的複數個標記中，根據與至少一基板所產生的歪變相關之資訊，選擇測量的標記；以及基板積層裝置，根據選擇部所選擇的標記的位置，接合兩個基板。
上述發明概要，並非列舉本發明的所有特徵。這些特徵群的次組合也可成為發明。
以下，經由發明的實施形態來說明本發明。下述的實施形態並非限定關於申請專利範圍的發明。在實施形態中所說明的所有特徵組合並非發明所必須。
第一圖表示基板積層裝置100的概略平面圖。基板積層裝置100具備：殼體110；配置於殼體110的外側之基板匣120、130及控制部150；配置於殼體110的內部之搬送部140；接合部300；夾具儲存庫400以及預對準器500。在基板積層裝置100中，接合部300及控制部150形成位置對準裝置的一例。
在基板積層裝置100中，一基板匣120收容接下來要接合的基板210、230。另一基板匣130收容藉由接合基板210、230而形成的積層基板250。基板匣120、130可對於殼體110個別裝卸。
搬送部140在殼體110的內部，搬送單獨的基板210、230及基板夾具220。又，搬送部140在殼體110的內部，搬送保持基板210、230的基板夾具220及積層基板210、230而形成的積層基板250。
控制部150分別控制基板積層裝置100的各部動作同時，並統整控制各部相互連動。又，控制部150接受來自外部的使用者指示，設定製造積層基板250時的條件。又，控制部150具有：使用者介面，將基板積層裝置100的動作狀態向外部顯示。
接合部300具有彼此面對的一對平台，兼具將保持在各平台的基板210、230彼此位置對準的位置對準部。又，接合部300藉由使位置對準的基板210、230彼此接觸，來形成積層基板250。
此外，基板210、230的位置對準是指調整基板210、230的面方向的相對位置，來讓設在基板210、230的對應標記213彼此一致。即使因後述的各種理由，標記213的位置不會完全一致時，例如將相對位置變小到會由設在基板210、230的電極、墊、凸塊等形成電連接的程度，也包含在位置對準中。
在基板積層裝置100的內部，也可以在使基板210、230保持在基板夾具220的狀態下裝卸。基板夾具220是以氧化鋁陶瓷等硬質材料形成，具有：保持基板210、230之保持面；以及配置於保持面的外側之緣部。
藉由設在基板夾具220的真空夾頭、靜電夾頭等使基板210、230保持在基板夾具220，藉由透過基板夾具220以保持面的背面或緣部裝卸，可防止薄脆基板210、230損傷，將基板積層裝置100的動作高速化。在基板積層裝置100中，複數個基板夾具220被收容在夾具儲存庫400。
從基板積層裝置100搬出基板210、230或積層基板250時，基板夾具220從基板210、230或積層基板250分離，回到夾具儲存庫400。因此，基板夾具220留在內部被反覆使用而不會被搬出至基板積層裝置100的外部。因此，基板夾具220也可說是基板積層裝置100的一部分。再者，基板夾具220在包含清掃的維護、交換等目的下也可以取出至基板積層裝置100的外部。
預對準器500與搬送部140協同運作，使搬入的基板210、230保持在基板夾具220。又，預對準器500也在將從接合部300搬出的積層基板250與基板夾具220分離時使用。
基板210、230之例為形成元件、電路、端子等的基板、未加工的矽晶圓、化合物半導體晶圓、藍寶石基板、玻璃基板。又，在半導體晶圓上，有的情況係形成元件、配線、切割道、標記等結構物，在此情況下，形成有結構物的半導體晶圓會成為位置對準的對象。要接合的基板210、230的組，可以是電路基板與未加工基板，也可以彼此為未加工基板。接合的基板210、230，本身也可以是已經積層複數個基板而形成的積層基板250。在本實施形態下，基板210、230是已形成電路等的半導體晶圓。
此外，基板210、230的接合是指複數個基板210、230的主面彼此平行重疊、彼此的相對位置以氫結合、凡得瓦結合以及共價結合等來固定。另一方面，所謂重疊基板210、230是指將複數個基板210、230的主面成彼此相接的狀態，但並不限定是指彼此的相對位置固定的狀態。又，「積層」與「重疊」會有同義使用的狀況。此外，基板210、230雖也有情況係在積層的場所開始接合，但也有的情況係在接合進行之間從接合部300搬出，在與位置對準的場所不同的場所完成接合。又，也有的情況係在與位置對準的場所不同的場所，藉由加熱、加壓等來接合基板210、230。
第二圖是形成積層基板250的基板210、230的概略平面圖。基板210、230具有切割道211、標記213以及電路區域214。標記213及電路區域214分別設有複數個。
標記213是形成於基板210、230表面的結構物的一例，在圖示例中，標記213是重疊於電路區域214彼此之間所配置的切割道211而配置。標記213在基板210與另一基板230接合時，使用來做為位置對準的基準。在基板210的表面形成有許多標記213，但在基板210、230位置對準時，並不限定要使用所有的標記213。
標記213是指相對於形成在基板的結構物之，測量面方向的相對位置時做為指標使用的結構物。標記213也有的情況係形成來做為元件或配線的一部分。又，標記213也有的情況係專以圖案化金屬層等做為指標來使用為目的而形成。再者，標記213除了以在基板表面堆積的金屬層等來形成的情況之外，也有的情況係為對基板210、230本身加工來形成的突起部、隆起部、階差、溝、孔等。
雖然電路區域214是具有相同結構的複數個物，但其在基板210、230表面被週期地或矩陣狀配置。在各電路區域214，設有以光刻技術等形成的元件、配線、保護膜等結構物。又，在電路區域214上，將基板210電連接於其他基板230、引線框架等時成為連接端子的墊、凸塊等連接部也被配置在電路區域214。連接部也是基板210、230表面所形成的結構物的一例。
第三圖表示在基板積層裝置100的接合部300的結構的概略剖面圖。又，第三圖也表示基板210、230被搬入接合部300隨後的狀態的圖。
接合部300具備：殼體310、固定平台321以及移動平台341。殼體310分別具有水平的頂板311及底板313。接合部300被連接於控制部150，在控制部150的控制下動作。
固定平台321朝下被固定在殼體310的頂板311，吸附並保持保持基板210的基板夾具220。保持在固定平台321的基板夾具220，被搬入至接合部300以讓基板210的接合面成為圖中朝下，且也被朝下保持在固定平台321。
在殼體310的頂板311的圖中下面，在圖中朝下固定的上顯微鏡322及上活性化裝置323被配置在移動平台341的側方。上顯微鏡322觀察相對於固定平台321配置的移動平台341所搭載的其他基板230的上面。上活性化裝置323為例如產生電漿，將保持在移動平台341的基板230的上面清淨化或活性化。
在接合部300中，在殼體310的底板313的圖中上面，重疊配置有X方向驅動部331、Y方向驅動部332以及移動平台341。在移動平台341的圖中上面，保持有保持基板230的基板夾具240。
X方向驅動部331平行於底板313，於圖中以箭頭X所示方向移動。Y方向驅動部332在X方向驅動部331上，平行於底板313，於圖中以箭頭Y所示的方向移動。藉由組合X方向驅動部331及Y方向驅動部332的動作，移動平台341平行於底板313在二維移動。
在Y方向驅動部332與移動平台341之間，更配置有Z方向驅動部333。Z方向驅動部333以箭頭Z所示，於相對於底板313垂直的方向，相對於Y方向驅動部332使移動平台341移動。藉此，使移動平台341升降。以X方向驅動部331、Y方向驅動部332以及Z方向驅動部333進行移動平台341的移動量，使用干涉計等來高精確度地控制。
在Y方向驅動部332的圖中上面，在移動平台341的側方，搭載下顯微鏡342及下活化裝置343。下顯微鏡342與Y方向驅動部332一起移動，觀察保持在固定平台321的朝下的基板210的下面。下活化裝置343與Y方向驅動部332一起移動，並照射（例如產生電漿）基板210，將保持在固定平台321的基板210的圖中下面清淨化或活性化。
此外，所謂基板210、230的活性化包含在基板210的接合面接觸其他基板230的接合面時產生氫結合、凡得瓦結合以及共價結合等，讓其在固相接合而沒有熔化，而處理至少一基板的接合面的情況。也就是說，所謂活性化是包含藉由在基板210、230表面產生懸鍵（dangling bond）來更容易形成鍵結。
更具體來說，在上活性化裝置323及下活化裝置343，例如在減壓大氣環境下，將做為處理氣體的氧氣電漿化，將氧離子照射至會成為接合面的兩個基板的各表面。例如，當基板為在Si上形成SiO膜的基板時，藉由照射此氧離子，積層時會成為接合面的基板表面的SiO的鍵結被切斷，形成Si及O的懸鍵。會有活性化在基板表面形成如此懸鍵的情況。
形成有懸鍵狀態的基板，例如當暴露於大氣時，空氣中的水分與懸鍵結合，基板表面被氫氧基（OH基）覆蓋。基板表面成為容易與水分子結合的狀態，即易親水化的狀態。也就是說，藉由活性化，結果基板表面會成為易親水化的狀態。又，在固相的接合中，在接合界面的氧化物等雜質存在、接合界面的缺陷等影響接合強度。因此，也可以將接合面的清淨化視為活性化的一部分。
做為將基板210、230活性化的方法，除了以DC電漿、RF電漿、MW激發電漿進行的自由基照射之外，也可以例示使用惰性氣體的濺射蝕刻、離子束、高速原子束等的照射。又，也可以例示以紫外線照射、臭氧灰化機等進行的的活性化。再者，也可以例示使用液體或氣體的蝕刻劑的化學清淨化處理。
再者，基板210、230的活性化，也可以使用圖未顯示的親水化裝置，藉由在基板210、230的成為接合面的表面塗布純水等，來親水化基板210、230的的表面。藉由此親水化，基板210、230的表面成為附著有OH基的狀態，即以OH基終端化的狀態。
此外，也可以將取代上活性化裝置323及下活化裝置343的活性化裝置設於與接合部300不同的其他場所，將預先活性化的基板210、230搬入接合部300。
接合部300更具備控制部150。控制部150控制X方向驅動部331、Y方向驅動部332、Z方向驅動部333、上活性化裝置323及下活化裝置343的動作。
此外，在基板210、230的接合前，控制部150預先校正上顯微鏡322及下顯微鏡342的相對位置。上顯微鏡322及下顯微鏡342的校正例如可藉由使上顯微鏡322及下顯微鏡342聚焦於共同的焦點F，並相互觀察來執行。又，也可以用上顯微鏡322及下顯微鏡342觀察共同的標準指標。
第四圖表示將基板210與另一基板230位置對準來積層時的的順序的流程圖。在積層基板210、230時，控制部150首先取得與使用於位置對準的標記213相關的資訊（步驟S101）。
與標記213相關的資訊，是在個別識別比在基板210、230上設有的標記213的總數更少的指定標記213時所參照的資訊。具體來說，做為用來個別指定標記213的資訊例如也可以為以基板210、230的凹口為基準來表示基板210、230上的位置或區域的資訊。此外，也可以是表示標記213的形狀的不同、與標記213一起設在基板210、230上的記號、文字、圖形等資訊。從總數的標記213中選擇哪一個做為指定標記213者將於後述，在此，以做為選擇預先指定的標記213而藉由以上述資訊所特定者，來繼續說明。
上述資訊為例如關於與各基板210、230相同規格的其他基板，也可以是根據實測標記213的移位結果所預先決定者。在此情況下，控制部150藉由從外部輸入關於區域位置的資訊，取得上述資訊。
又，控制部150所取得的資訊，也可以包含與搬入至基板積層裝置100為止基板210接受的處理內容或履歷等製造條件相關的資訊、基板210、230的材料、規格、製造製程條件、結晶方位等成為基板歪變原因的資訊，來做為關於歪變的資訊。在此所謂基板製程條件包含在曝光裝置的曝光條件、在成膜裝置的成膜條件、在研磨裝置的研磨條件以及在活性化裝置的活性化條件等。
又，關於基板210、230的資訊例如除了基板210、230的規格，也可以包含關於翹曲等變形量的資訊來做為關於基板歪變的資料。藉此，控制部150可藉由根據取得資訊的分析，對於在接下來的步驟S102所搬入的基板210、230，產生補償基板變形並提昇位置對準精確度的位置對準補正條件。此外，關於基板變形的資訊，也可以在基板積層裝置100設有測量部，測量搬入的基板210、230的每次變形量，做為資訊來產生。
接下來，控制部150控制搬送部140，依序使基板210、230搬入接合部300（步驟S102）。再者，控制部150如第五圖所示，藉由使移動平台341移動，用下顯微鏡342或上顯微鏡322觀察各基板210、230，而特定使用於基板210、230的位置對準的標記213（步驟S103）。
在此，控制部150是參照在步驟S101取得的資訊，推斷配置有使用於基板210位置對準的標記213的基板210、230上的位置，使移動平台341移動成能以下顯微鏡342或上顯微鏡322觀察其位置。接下來，依序掃瞄預測的位置周圍，控制部150將檢索區域內發現的標記213特定來為使用於位置對準的標記213。
接下來，控制部150因為上顯微鏡322及下顯微鏡342的相對位置的初期值為已知，根據為了特定標記213而移動的移動平台341的移動量，測量已特定的標記213的位置（步驟S104）。再者，控制部150根據測量到的標記213的位置，算出基板210、230彼此的相對位置（步驟S105）。
接下來，控制部150根據算出的相對位置，算出在基板210、230位置對準時需要的移動平台341的移動量。位置對準所需要的移動量為例如以EGA(enhance global alignment法)等已知的方法算出例如x方向、y方向及旋轉角度θ的值。
因此，控制部150成為可將特定的標記213做為基準，來執行基板210、230的位置對準的狀態。在此，所謂可執行位置對準的狀態是指執行讓各基板210、230特定的複數個標記213的位置差分為最小的統計處理，對於基板210、230的至少一者，算出移動量、旋轉量及倍率。
更具體來說，對於各基板210、230，算出相對於設計位置的位置偏移量為最小的X方向及Y方向的移動量（x、y）及旋轉量（θ）。藉此，可使基板210、230進行包含旋轉之相對移動，將位置偏移成為最小的狀態。
基板210、230的位置對準，在各基板210、230可個別移動時，朝向跟隨設計位置之基準位置，使各基板210、230個別移動及旋轉。又，如第三圖等所示，僅一基板230可移動時，合計相對於各基板210、230的基準位置的差分後，可藉由使一基板230移動成基板210、230的相對位置為最小來位置對準。
接下來，控制部150藉由保持為了位置對準所算出的基板210、230的移動量資訊，運作上活性化裝置323及下活化裝置343並使移動平台341移動，以電漿掃瞄基板210、230的表面，而活性化基板210、230的接合面（步驟S106）。經活性化的基板210、230表面，無須接著劑等中介物、熔接、壓接等加工，成為經接觸而接合的狀態。
接下來，控制部150根據之前步驟S105所算出的相對位置使移動平台341移動，如第六圖所示，將基板210、230彼此位置對準（步驟S107）。再者，控制部150如第七圖所示，使Z方向驅動部333動作，使移動平台341上升。藉此，基板230上升，然後基板210、230彼此接觸。
在步驟S106表面被活性化的基板210、230，藉由因接觸產生的氫結合、凡得瓦結合以及共價結合等而接合，形成積層基板250（步驟S108）。因此形成的積層基板250從接合部300搬出（步驟S109）。再者，積層基板250從基板夾具240分離後，被收容在基板匣130。
此外，在兩個基板210、230藉由彼此接觸而氫鍵結的情況下，也可以係在形成積層基板250後，藉由將積層基板250搬入如退火爐的加熱裝置來加熱，在基板210、230間產生共價鍵。藉此，可提昇基板210、230間的接合強度。
接下來，控制部150從基板匣120調查應積層的基板210、230是否消失（步驟S110）。在應積層的基板210、230仍殘存時（步驟S110：NO），控制部150將順序回到步驟S102，重複從步驟S102到109為止的一連串積層順序。在步驟S110，判斷應積層的基板210、230消失時（步驟S110：YES），控制部150結束基板積層裝置100的控制。
如上述，接合部300可以將設在基板210、230的標記213做為基準，來位置對準基板210、230。但是，由於基板210、230產生的歪變，在接合部300接合的時間點，基板210、230的標記213的位置會有相對於設計位置而移位的情況。
因此，在依標記213的位置將基板210、230位置對準時，會有位置對準精確度降低的情況。但是，從形成於基板210、230的標記213選擇要使用於位置對準的標記213時，藉由後述的方法來選擇，可抑制因基板變形導致位置對準精確度的降低。
此外，所謂在基板210、230產生的歪變，是使在基板210、230的結構物從設計座標（即設計位置）移位的變形。在基板210、230可產生的歪變，包含平面歪變與立體歪變。
平面歪變是在基板210、230的面方向所產生的歪變，包含線性歪變與非線性歪變。線性歪變是基板210、230上的結構物因歪變從設計位置移位的位置，可以由線性轉換來表示的歪變。非線性歪變是不能由線性轉換表示的歪變，是因基板210、230的結晶異方性及在基板210、230的製造製程的加工而產生。再者，對應形成在基板210、230的結構物的配置之剛性分布於基板210、230的接合過程等，也會有產生非線性歪變的情況。
線性歪變包含倍率歪變與垂直歪變。倍率歪變是結構物的移位量從基板210、230的中心在徑方向以固定增加率增加的歪變。歪變倍率的值是在從基板210、230中心起距離r的設計位置起的偏離量除以r，獲得單位為ppm的值。
歪變倍率包含等方性倍率歪變。等方性倍率歪變是因歪變造成結構物的移位向量所具有的X成分與Y成分相等的歪變。因此，在產生等方性倍率歪變時，基板210、230的X方向倍率與Y方向倍率相等。非等方性倍率歪變屬於非線性歪變，從結構物的設計位置起的移位向量所具有的X成分與Y成分不同。因此，基板210、230的X方向倍率與Y方向倍率不同。在積層時兩個基板210、230之間產生的位置偏差量中，包含兩個基板210、230的各倍率歪變差。
垂直歪變是在設定以基板中心做為原點的垂直座標X-Y時，結構物從設計位置在平行於X軸方向移位的歪變，結構物在Y軸方向離原點越遠則越大。又，垂直歪變導致結構物的移位量，在平行於X軸橫切Y軸的複數個區域分別相等，移位量的絕對值越遠離X軸則越大。又，垂直歪變導致的移位量，相對於Y軸在正側的移位方向與相對於Y軸在負側的移位方向彼此相對。
對於如上述的平面歪變，基板210、230所產生的立體歪變是在與基板210、230相交的方向產生結構物移位的歪變，包含彎曲。彎曲是基板210、230整體或部分地產生曲折，基板210、230的整體或一部分產生曲折的歪變。曲折是以基板210、230的表面上的三點所特定的平面上不存在的點，將其變成基板210、230表面所包含的形狀。
又，彎曲是基板210、230表面成為曲面的歪變，包含翹曲。翹曲是在排除了對於基板210、230的歪變的重力影響的狀態下，殘留於基板210、230的歪變。在重力影響翹曲的情況下，於基板210、230所產生的歪變在本實施例被稱為撓曲。翹曲包含：基板210、230整體以大致一樣的曲率來屈曲之球狀翹曲；以及在基板210、230的一部分曲率變化來屈曲之局部翹曲。
上述倍率歪變，根據其發生原因，可分類為初期倍率歪變、吸附倍率歪變以及貼合過程倍率歪變。
初期倍率歪變是從積層前的階段在各基板210、230已產生的歪變，是因為在基板210、230形成標記213、電路區域214等製程所產生的應力、配置切割道211、電路區域214等所引起的週期剛性變化等而產生。初期倍率歪變是顯示為基板210、230上的結構物的位置相對於在基板210、230的設計位置乖離的狀態。初期倍率歪變可從開始基板210、230的積層前知道。關於初期倍率歪變的資訊，可在積層當前測量基板210、230來取得，也可以在積層階段取得在基板210、230的製造階段所測量到的資訊。
吸附倍率歪變是基板210、230的形狀與保持基板210、230的基板夾具220、240等的吸附面的形狀不同時所產生的歪變。當基板夾具220、240等的保持部件藉由靜電夾頭、真空夾頭等保持機構吸附基板210、230，基板210、230會成為依循保持部件的吸附面的形狀。因此，在基板210、230的形狀與保持部件的吸附面的形狀不同時，藉由將基板210、230吸附在保持部件，基板210、230變形，其歪變狀態變化。
此外，吸附倍率歪變的大小是在基板210、230產生翹曲等歪變時，藉由預先調查其歪變與吸附倍率歪變的相關，可從從包含基板210、230的翹曲量及翹曲形狀等歪變狀態算出。因此，也可以藉由準備吸附面的形狀不同的複數個保持部件等來調整吸附面的形狀，積極將吸附倍率歪變利用於基板210、230的歪變修正。
貼合過程倍率歪變是在積層基板210、230來貼合的過程，新產生的倍率歪變。在貼合基板210、230時，基板210、230的接合從基板210、230的接合面的一部分開始擴大，最後遍及基板210、230的大致整體。因此，在接合過程的基板210、230，已被接合並密接於另一基板的區域與未接觸另一基板而於此後要接合的區域的分界附近，在基板210、230的至少一者產生變形。產生變形的一部分由於基板210、230相互貼合而固定，而成為貼合過程倍率歪變。
接下來，參照第八及九圖，就從基板210的複數個標記213，選擇應使用於位置對準的標記213的方法進行說明。第八圖是以向量表示在基板210產生的變形的非線性成分所導致基板210表面上的複數個點的移位的圖。
如圖示，在基板210的表面的變形的非線性成分包含各種方向與大小的向量。具有如此面方向變形的基板210的表面所形成的標記213，會對應基板210表面的面方向變形而在基板210的面方向移位。
在此，將基板210、230位置對準時，若測量所有標記213的位置並計算基板210、230的相對位置，則前述移動量、旋轉量及倍率可附加非線性成分導致的移位來算出。但是，因為測量並計算許多標記213會顯著增加處理負荷與處理時間，所以對積層基板250的工業製造來說並不是適合的方法。
另一方面，使用複數個標記213中的一部分的複數個標記213，來位置對準基板210、230時，根據使用於位置對準的標記213選擇，基板210、230的位置對準精確度會有改變的情況。例如，在第九圖中，在被四角形W包圍的區域鍾，基板210的變形的非線性成分的方向會包含所有圖中向下的成分。
因此，僅選擇在被四角形W包圍的區域所配置的標記213來做為位置對準的基準時，根據標記213的位置所算出的基板210的位置，會變成在圖中水平方向偏離。因此，根據該標記213的位置之位置對準精確度也會對應基板210的變形的非線性成分導致的標記213的移位的大小及方向等而降低。
此外，在本實施例中，標記213的選擇是以控制部150來進行。也就是說，在本實施例中，控制部150擔當選擇標記213的選擇部。也可以在基板積層裝置100的外部設有選擇部，以本實施例所記載的方法以選擇部預先選擇標記213，來取代以控制部150進行標記213的選擇。在此情況下，從選擇部將表示與以選擇部選擇標記213相關的資訊傳送到基板積層裝置100，根據該需訊號，控制部150控制接合部300讓上顯微鏡322及下顯微鏡342觀察經選擇的標記213。在此情況下，具備選擇部及基板積層裝置100的系統也可以做為積層基板積層系統。
第九圖說明可減少如上述的標記213的移位影響的標記213的選擇方法的一例的圖。圖示的基板210產生與第八圖所示的基板210相同的變形。
在此，在圖中的被圓A包圍的區域的基板210的變形的非線性成分，如圖中記載的箭頭所示，雖然具有彼此不同方向，但相當於變形量的箭頭長度比其他區域的長度更小。因此，雖然在整個基板210產生各種變形，但在基板210被圓A包圍的區域，變形的非線性成分的影響少。因此，藉由使用圓A包圍的區域所包含的標記213來位置對準，可進一步減少對位置對準精確度的非線性成分的影響。
也就是說，當非線性成分大時，為了位置對準需要的移動量、旋轉量及倍率由於非線性成分而會偏離最適合的值。因此，產生所謂最後的位置偏離量比做為目標的位置對準精確度更不能達成之影響。因此，藉由使用於基板210所產生的變形的非線性成分小的區域所配置的標記213，算出位置對準所需的基板230的移動量，可降低非線性成分的影響，抑制計算誤差。做為具體的標記213的選擇方法為例如也可以根據最後要獲得的積層基板250所要求的位置對準精確度，對於基板變形中非線性成分的大小來預先決定閾值。
藉此，將起因於基板210所產生的變形的非線性成分之基板210上的點移位配置於比預先決定的閾值更小的區域做為條件，可簡單選擇做為用於位置對準的標記213。又，在以控制部150等自動執行選擇使用於位置對準的標記213的處理之情形時，處理也變得容易。
在上述的例中，表示了關於將一對基板210、230位置對準來形成積層基板250的情況。但是，如上述的標記213的選擇，對積層基板250進一步積層其他基板260（參照第十圖）的情況也可以適用。
第十圖例示以基板210、230形成的積層基板250與在積層基板250積層其他基板260，來做為以經選擇的一部分的標記213進行位置對準來積層的其他例的圖。積層基板250包含已積層的基板210、230，根據第四圖所示的順序來位置對準並積層。
基板210、230分別具有基礎基板219、239及結構物層218、238。基礎基板219、239是在形成結構物層218、238時，成為基礎的基板。各結構物層218、238包含以光刻等製程形成的元件、配線等。一對結構物層218、238在連接部217、237被電性結合。又，在一基板210，基礎基板219被薄化。
在積層基板250積層的基板260具有基礎基板269及結構物層268。基板260相對於積層基板250被薄化的基板210的基礎基板219，接合結構物層268。
第十一圖表示在基板210的經薄化的基礎基板219所產生的變形分布圖。如上述，在積層基板250積層的基板210、230中，基板210被薄化而剛性降低。因此，因基板210、230的接合而在基板230產生的大部分歪變，移到因薄化而剛性變低的基板210，除了基板210接合前具有的歪變，還有移自基板230的歪變在基板210產生。
因此，如圖示，在基板260所接合的基板210的表面，產生具有各種非線性成分的變形。但是，如參照第九圖來說明，藉由將變形的非線性成分比閾值更小做為條件，來選擇使用於對於積層基板250的位置對準之基板260的標記213，可進行抑制在積層基板250產生的變形的非線性成分的影響之高精確度位置對準。
又，在積層基板250中，基板210的結構物層218與基板230的結構物層238位置對準來接合。另一方面，基板260是相對於在積層基板250中基板210的結構物層218的相反側的面而位置對準來積層。因此，當將基板260對積層基板250位置對準時，在積層基板250選擇的標記213，與將基板210對基板230位置對準時在基板210選擇的標記213，並不限定要相同。
又，在一個基板210，不相同的標記213除了是指在基板210的面方向配置於不同位置的標記213之外，也是指在基板210的厚度方向配置於不同位置的標記213。再者，在基板210，彼此不同的標記213也有配置在基板210的內外的情況。
又，標記213不同是指在將基板260對積層基板250位置對準的情況下，如選擇位置對準兩個基板210、230時所選擇的標記213的一部分的情況，或位置對準兩個基板210、230時所選擇的標記213的的全部或一部分之外，如選擇不同於這些的位置所形成的標記213的情況，也包含用於位置對準的標記213的數量不同。
再者，最後積層3層以上的基板210、230、260時，除了鄰接的層的位置對準以外，其間夾著其他基板而分離的基板230、260之間也有位置對準的情況。在如此情況下，從成為位置對準的對象的基板230、260所設有的標記213，選擇使用於位置對準的標記213。
又，在形成積層基板250的過程中，在基板210、230因接合產生新的變形。在此，在整個積層基板250產生的歪變是以形成積層基板250的基板210、230的厚度為比例來分配。因此，如上述，在僅薄化基板210，不薄化基板230的狀態下，積層基板250產生的許多歪變被集中在基板210。
在此，在將基板260積層於積層基板250時所選擇的標記213的數量，也可以增加成比以基板210、230形成積層基板250時所選擇的標記213的數量更多。藉此，可將在基板260積層於積層基板250時的位置對準精確度保持在與形成積層基板250時的位置對準精確度同等。
在參照第九圖來說明的例中，從接合前在基板210產生的變形的非線性成分，或因接合在基板210產生的非線性成分導致的基板210上的點移位被配置於比預先決定的閾值更小的區域做為條件，來選擇標記213。但是，可抑制因變形的非線性成分導致的影響的標記213的選擇方法，並不限於上述方法。
第十二圖說明從形成於基板210、230、260的標記213，選擇使用於位置對準的標記213的其他方法的圖。在同圖中，在積層基板250中形成對基板260接合的表面之基板210表面的變形的非線性成分的分布是以向量表示。
在圖示的例中，在被圓B包圍的四個區域與包圍有圓C的四個區域，分別選擇有使用於位置對準的標記213。在此，在被圓B包圍的區域，基板210所產生的變形的非線性成分的向量方向在基板210的徑方向朝向外側。對此，在被圓C包圍的區域，基板210所產生的變形的非線性成分的向量方向在基板210的徑方向朝向內側。
在此情況下，當以經選擇的標記213做為基準來位置對準成位置偏離統計性地變小時，在基板210的變形的非線性成分的一部分被抵消。也就是說，使用在被圓B包圍的區域所配置的標記213來算出的移動量、旋轉量及倍率因非線性成分產生的計算誤差與使用在被圓C包圍的區域所配置的標記213來算出的移動量、旋轉量及倍率因非線性成分產生的計算誤差的一部分被抵銷。因此，不管複數個基板210的各非線性成分的大小或方向等在複數個基板210間是否分散，即無論再現性高低，也可以如包含起因於基板210的變形的非線性成分的影響彼此抵消的成分的組合，將成為該組合做為條件，選擇使用於位置對準的標記213。
藉此，可抑制起因於從接合前在基板210產生的變形的非線性成分，或由於接合產生在基板210的變形的非線性成分之標記213的移位影響。閾值是將最後產生的接合偏離可達成做為目標的接合精確度做為條件來決定閾值，也可以選擇經測量比該閾值更小的向量處的標記213。
此外，選擇標記213時，做為測量基板210、230、260及積層基板250所產生的歪變的非線性成分的方法，也可以在基板210、230、260及積層基板250，實測在接合前相對於設計位置的標記213移位。在此情況下，測量形成於基板210、230、260及積層基板250的所有標記213的移位為較佳，但也可以測量比總標記213數更少數量的標記213。對於單體的基板210、230、260，變成會測量因接合前的初期歪變的非線性成分導致的標記移位，對於積層基板250，變成會測量因構成積層基板250的複數個基板接合所產生的歪變的非線性成分導致的標記移位。
基板210、230、260及積層基板250經測量的非線性成分的分布，也可以適用於與基板210、230、260及積層基板250相同的批次基板或積層基板、與這些相同的製程所製造的基板或積層基板、具有與這些相同的結構物的基板或積層基板。在此情況下，也可以在經測量非線性成分的分布的基板210、230、260及積層基板250，根據應測量之經選定的標記213的位置，測量在包含該位置的區域因非線性成分導致的移位。藉此，相較於遍及基板210、230、260及積層基板250的整個區域來測量非線性成分的分布的情況，可達成縮短測量時間。
又，也可以根據基板210、230、260及積層基板250的材料、規格、製造製程條件、結晶方位及包含翹曲的形狀等的關於歪變的資訊，藉由這些資訊與非線性成分的分布的關係，或藉由分析來推斷非線性成分的分布。又，在積層基板250的情況下，根據製造條件或翹曲等的關於歪變的資訊預測構成積層基板250的複數個基板接合時所產生的歪變狀態，也可以據此推斷非線性成分的分布。
在上述的例中，說明以成為抵消因變形的非線性成分導致標記213的移位之組合做為條件來選擇標記213。但是，更可以用其他方法選擇使用於位置對準的標記213。
第十三圖表示將複數個以向量表示在基板210的變形的非線性成分的圖重疊的狀態的圖。更具體來說，表示著向量重疊的狀態，該向量表示在三片基板210分別與其他基板接合時，產生於各基板210的非線性成分的分布。
如同圖所示，在基板210的一部分區域，總是產生幾乎相同大小與方向的非線性成分。因此，也可以選擇在此區域配置的標記213做為使用於位置對準的標記213。也就是說，在基板210產生的變形的非線性成分的再現性配置於比預先決定的閾值更高的區域，將此做為條件，也可以從配置於基板210的許多標記213，選擇使用於位置對準的一部分標記213。上述閾值也可以最後獲得的積層基板250的接合偏離可達成做為目標的接合經區度做為條件來決定。
此外，在製造複數個積層基板250時，非線性成分的再現性不變化之間，在積層基板250的位置對準階段，也可以每次使用相同的標記213。又，也可以按預先決定的片數測量非線性成分的再現性，更新指定使用的標記213。藉此，可持續維持高位置對準精確度。
配置有應使用於位置對準之經選擇的標記213的區域，若是在複數個基板210之間變形的非線性成分的分布有再現性的區域，則因非線性成分所產生的移動量、旋轉量及倍率的計算誤差也會成為有再現性的值。因此，在第二次以後的接合，進行位置對準的階段，考慮於一基板210所產生、起因於變形的非線性成分的標記213的移位，算出位置對準需要的基板210的移動量、旋轉量及倍率。也就是說，可藉由預先算出再現性高的非線性成分的大小及方向做為為了位置對準算出的相對於相對位置的偏差量，來抑制非線性成分的影響。又，若在已算出的移動量、旋轉量及倍率因非線性成分產生的計算誤差在複數個基板210間有再現性，則即使是在複數個基板210間變形的非線性成分的分布沒有再現性，即有分散的區域。也可以選擇複數個基板210間對應的區域所形成的標記213做為使用於位置對準的標記213。
第十四圖表示把握第十三圖所示的非線性成分的再現性的其他顯示的圖。在圖示的例中，在三片基板210分別與其他基板接合時，將各基板210所產生的非線性成分的向量以相對於在各基板210的各點的平均值的差分重疊表示來顯示。藉此，在基板210容易看出非線性成分的再現性高的區域。
第十五圖係將基板210的徑方向位置做為水平軸座標表示，且將垂直軸基板210的變形的倍率與測量某變動模式的非線性成分導致的移位之結果做為偏離來描繪的圖。圖示的垂直座標的原點成為基板210的中心。
在同圖中，以虛線的直線，將基板210所產生的變形的線性成分做為倍率來表示。又，實線的曲線表示起因於變形的非線性成分及倍率的基板210上的點的移位的實測值。直線（虛線）與曲線（實線）之間所記載的垂直箭頭，相當於在基板210產生的變形的非線性成分的大小。
如圖示，此變動模式的非線性成分，沿著基板210的徑方向朝向座標大處，相對於倍率的直線，從圖中上側往下側變化，再往上側及下側變化。因此，當設不同的坐標的原點，曲線在與直線的交叉點D交叉兩次。如此交叉點D，如在圖中以點線的曲線所示，即使在不同基板非線性成分的大小變化時，因非線性成分導致的變形量變化小。因此，在各變動模式的非線性成分中，如此變化少的區域是非線性成分的再現性高的區域，從該區域可選擇適合位置對準的標記213。
第十六及十七圖是說明基板210所產生的非線性成分的再現性的圖，第十六圖表示關於變形的X方向成分，第十七圖表示關於變形的Y方向成分。這些圖是就某基板夾具20所保持的10片基板210，基板210的變形導致該基板210上的點的非線性成分的移位量（長度[nm]）的非線性尺寸與在該各點的分散（標準差3σ）的關係進行描繪的圖，在圖中的虛線表示對再現性的閾值的一例與該再現性高的機率所獲得的非線性尺寸的範圍。在非線性尺寸小的圖中左下的區域，處於非線性成分的再現性高的傾向。
如上述，起因於基板210的變形的非線性成分的變形小的區域，同時也可以是基板210所產生的變形的非線性成分的再現性高的區域。因此，基板210所產生的變形的非線性成分小的區域，可以是非線性成分的再現性高的區域。從這樣的觀點來看，選擇起因於基板210的非線性成分的變形小的區域所配置的標記213來做為使用於基板210的位置對準的標記213為較佳。
第十八圖表示就起因於基板210的非線性成分的X方向成分經測量之再現性分布的圖。又，第十九圖表示就在基板210的變形的非線性成分的Y方向成分經測量之再現性分布的圖。在兩圖中，顏色濃的區域是非線性成分變動小，再現性高的區域。
如上述，藉由從非線性成分的再現性高的區域，選擇使用於位置對準的標記213，可抑制非線性成分對位置對準精確度的影響。因此，藉由選擇在第十八圖的顏色濃的區域與在第十九圖的顏色濃的區域重疊的區域所配置的標記213，可進行經抑制非線性成分影響的位置對準。具體來說，例如對應最後獲得的積層基板250所要求的位置對準精確度的目標值來決定閾值，在可得到不超過已決定之閾值的位置對準精確度的區域內選擇所配置的標記213。
或是，從第十八圖所示的X方向的非線性成分的分布，選擇在X方向再現性高的區域的標記213，以選擇的標記213為基準，僅在X方向進行位置對準讓位置偏離在統計上變小。藉此，在基板210的X方向，可進行排除基板210的變形的非線性成分的影響的位置對準。
又，從第十九圖所示的Y方向的非線性成分的分布，選擇在Y方向再現性高的區域的標記213，以選擇的標記213為基準，僅在Y方向進行位置對準讓位置偏離在統計上變小。藉此，在基板210的Y方向，可進行排除基板210的變形的非線性成分的影響的位置對準。
以這種方式，因為可在X方向與X方向交叉的Y方向分別進行位置對準，所以以標記213為基準，可進行在基板210的面方向的二維位置對準。又，因為在X方向與Y方向可個別選擇標記213，所以在基板210的標記213的選擇自由度變高。也就是說，比較第十八及十九圖可知，例如即使在X方向非線性成分的再現性變高，在Y方向非線性成分的再現性變低的區域，也可以僅有效利用X方向的再現性的高度。
此外，在選擇標記213時，在基板210的徑方向，選擇位於更靠近基板210的緣部側為較佳。藉此，可進一步提昇標記213的位置對準精確度。
以上用實施形態來說明本發明，但本發明的技術範圍並非受限於上述實施形態所記載的範圍。所屬領域中具有通常知識者明瞭可施加各種變更或改良於上述實施形態。從申請專利範圍可知施加如此變更或改良的形態也包含在本發明的技術範圍內。
申請專利範圍、說明書以及圖式中所示的裝置、系統、程式及方法的動作、順序、步驟及階段等各處理執行順序，以未特別明示為「之前」、「首先」等，且並非在後處理使用前處理的輸出者為限，應注意係可以任意順序來實現。關於申請專利範圍、說明書以及圖式中的動作流程，即使為了方便使用「首先」、「接下來」來說明，並不代表必須以此順序來實施。
100‧‧‧基板積層裝置
110、310‧‧‧殼體
120、130‧‧‧基板匣
150‧‧‧控制部
210、230、260‧‧‧基板
211‧‧‧切割道
213‧‧‧標記
214‧‧‧電路區域
217、237‧‧‧連接部
218、238、268‧‧‧結構物層
219、239、269‧‧‧基礎基板
220、240‧‧‧基板夾具
250、260‧‧‧積層基板
300‧‧‧接合部
311‧‧‧頂板
313‧‧‧底板
321‧‧‧固定平台
322‧‧‧上顯微鏡
323‧‧‧上活性化裝置
331‧‧‧X方向驅動部
332‧‧‧Y方向驅動部
333‧‧‧Z方向驅動部
341‧‧‧移動平台
342‧‧‧下顯微鏡
343‧‧‧下活化裝置
400‧‧‧夾具儲存庫
500‧‧‧預對準器
A、B、C‧‧‧圓
W‧‧‧四角形
［第一圖］表示基板積層裝置100的結構的概略圖。
［第二圖］基板210、230的概略平面圖。
［第三圖］表示接合部300的結構的概略剖面圖。
［第四圖］表示將基板210、230位置對準的順序的流程圖。
［第五圖］表示接合部300的動作的概略剖面圖。
［第六圖］表示接合部300的動作的概略剖面圖。
［第七圖］表示接合部300的動作的概略剖面圖。
［第八圖］例示基板210所產生的變形的非線性成分的分布圖。
［第九圖］表示在第八圖所示的基板210變形小的區域的圖。
［第十圖］表示在積層基板250積層基板260的例的概略剖面圖。
［第十一圖］表示積層基板250所產生的變形的非線性成分的圖。
［第十二圖］表示配置有選擇的標記213的區域的圖。
［第十三圖］表示在基板210的非線性成分的變動的圖。
［第十四圖］表示在基板210的非線性成分的變動的圖。
［第十五圖］表示基板210的變形的非線性成分的分布圖。
［第十六圖］說明非線性成分的再現性的圖。
［第十七圖］說明非線性成分的再現性的圖。
［第十八圖］說明非線性成分的再現性的分布的圖。
［第十九圖］說明非線性成分的再現性的分布的圖。

Claims (20)

  1. 一種位置對準方法，是將層疊的兩個基板位置對準的位置對準方法，包含： 測量從前述兩個基板的至少一基板所配置的複數個標記所選擇的標記的位置的階段；以及 根據測量到的前述標記的位置，將前述兩個基板位置對準的階段，其中被測量的前述標記是根據與前述至少一基板的歪變相關之資訊來選擇。
  2. 如申請專利範圍第1項所述的位置對準方法，其中前述選擇階段是根據前述一基板的變形所導致的移位來選擇前述標記。
  3. 如申請專利範圍第2項所述的位置對準方法，其中前述複數個標記的各移位值，是對應相對於前述一基板的設計位置的移位的實測值。
  4. 如申請專利範圍第2項所述的位置對準方法，其中前述複數個標記的各移位值，是根據前述一基板的分析結果及製造製程條件的至少一者來預測。
  5. 如申請專利範圍第1項所述的位置對準方法，其中前述選擇階段是根據前述一基板所產生的變形的再現性來選擇前述標記。
  6. 如申請專利範圍第1項所述的位置對準方法，其中前述選擇階段是選擇前述一基板所產生的變形所導致的移位的至少一部分抵消的前述標記的組合。
  7. 如申請專利範圍第1項所述的位置對準方法，其中在前述位置對準的階段，考慮起因於前述一基板所產生的變形的非線性成分之經選擇的前述標記的移位來位置對準。
  8. 如申請專利範圍第1項所述的位置對準方法，其中前述選擇標記的階段，包含：在平行於前述一基板的面方向的第一方向選擇表示前述一基板的位置的第一標記的階段；以及在平行於前述第一基板的面方向與前述第一方向交叉的第二方向，選擇表示前述一基板的位置且包含與前述第一標記不同的標記的第二標記的階段， 前述位置對準階段，分別包含：使用前述第一標記來位置對準的階段；以及使用前述第二標記來位置對準的階段。
  9. 如申請專利範圍第1項所述的位置對準方法，其中在前述一基板係經積層之包含複數個基板的積層基板時，前述一基板所配置的前述複數個標記中，以將前述兩個基板的另一個位置對準前述一基板為目的所選擇的前述標記，包含不同於前述一基板所包含在將前述複數個基板位置對準時使用過的標記。
  10. 如申請專利範圍第9項所述的位置對準方法，其中將前述兩個基板的另一個位置對準前述一基板時使用過的前述標記的數量，不同於在前述一基板中積層前述複數個基板時使用過的標記的數量。
  11. 一種基板積層方法，包含： 以如申請專利範圍第1項所述的位置對準方法將前述兩個基板位置對準的階段；以及 接合已位置對準的前述兩個基板的階段。
  12. 一種位置對準方法，是將積層的兩個基板位置對準的位置對準方法，包含： 測量從前述兩個基板的至少一基板所配置的複數個標記的位置的階段；以及 根據測量到的前述複數個標記的位置，將前述兩個基板位置對準的階段， 其中前述複數個標記是配置在前述至少一基板的歪變量在閾值以下的區域的標記。
  13. 一種位置對準方法，是將積層的兩個基板位置對準的位置對準方法，包含： 測量配置在前述兩個基板的至少一基板的複數個標記的位置的階段；以及 根據測量到的前述複數個標記的位置，將前述兩個基板位置對準的階段， 其中前述複數個標記是配置在前述至少一基板產生的歪變的再現性在閾值以上的區域的標記。
  14. 一種位置對準裝置，是將積層的兩個基板位置對準的位置對準裝置，包含： 測量部，在配置在前述兩個基板的一基板的複數個標記中，測量根據與前述至少一基板所產生的歪變相關資訊所選擇的標記的位置；以及 位置對準部，根據前述測量部所測量到的前述標記的位置，將前述兩個基板位置對準。
  15. 一種位置對準裝置，是將積層的兩個基板位置對準的位置對準裝置，具備： 測量部，測量配置在前述兩個基板中的一基板的複數個標記的位置；以及 位置對準部，根據前述測量部所測量到的前述複數個標記的位置，將前述兩個基板位置對準， 其中前述複數個標記是配置在前述至少一基板的歪變量比閾值更小的區域的標記。
  16. 一種位置對準裝置，是將積層的兩個基板位置對準的位置對準裝置，具備： 測量部，測量配置在前述兩個基板中的一基板的複數個標記的位置；以及 位置對準部，根據前述測量部所測量到的前述複數個標記的位置，將前述兩個基板位置對準， 其中前述複數個標記是配置在前述至少一基板所產生的歪變的再現性比閾值更大的區域的標記。
  17. 如申請專利範圍第15項所述的位置對準裝置，其中前述閾值是藉由成為前述兩個基板的目標的位置對準精確度及接合精確度的至少一者來決定。
  18. 一種基板積層裝置，包含： 如申請專利範圍第14項所述的位置對準裝置；以及 接合部，接合被位置對準裝置而被位置對準的前述兩個基板。
  19. 如申請專利範圍第18項所述的基板積層裝置，具備：活性化裝置，是以前述位置對準裝置將前述兩個基板位置對準前或後，將前述兩個基板的接合面活性化。
  20. 一種積層基板製造系統，具備： 選擇部，在配置在積層的兩個基板中的一基板的複數個標記中，根據與前述至少一基板所產生的歪變相關之資訊，選擇測量的標記；以及 基板積層裝置，根據以前述選擇部所選擇的前述標記的位置，接合前述兩個基板。
TW108112251A 2018-04-12 2019-04-09 位置對準方法及位置對準裝置 TWI850225B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-077151 2018-04-12
JP2018077151 2018-04-12
JP2018091007 2018-05-09
JP2018-091007 2018-05-09

Publications (2)

Publication Number Publication Date
TW201944458A true TW201944458A (zh) 2019-11-16
TWI850225B TWI850225B (zh) 2024-08-01

Family

ID=68163704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112251A TWI850225B (zh) 2018-04-12 2019-04-09 位置對準方法及位置對準裝置

Country Status (6)

Country Link
US (1) US20200381387A1 (zh)
JP (1) JP6881677B2 (zh)
KR (2) KR102511929B1 (zh)
CN (1) CN111656487B (zh)
TW (1) TWI850225B (zh)
WO (1) WO2019198801A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827023B (zh) * 2022-04-27 2023-12-21 華邦電子股份有限公司 半導體製造裝置及其半導體製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102658033B1 (ko) * 2023-11-20 2024-04-17 주식회사 덕인 마이크로 led 접속 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3742000B2 (ja) * 2000-11-30 2006-02-01 富士通株式会社 プレス装置
JP2002353099A (ja) * 2001-05-22 2002-12-06 Canon Inc 位置検出方法及び装置及び露光装置及びデバイス製造方法
DE10253250B4 (de) * 2002-11-15 2004-09-30 Uni-Tek System Inc. Automatisches Präzisionsausrichtungsverfahren für eine Halbleiterwaferschneidevorrichtung
KR101256711B1 (ko) * 2004-01-07 2013-04-19 가부시키가이샤 니콘 적층 장치 및 집적 회로 소자의 적층 방법
CN101779270B (zh) * 2007-08-10 2013-06-12 株式会社尼康 基板贴合装置及基板贴合方法
TWI478272B (zh) * 2007-08-15 2015-03-21 尼康股份有限公司 A positioning device, a bonding device, a laminated substrate manufacturing device, an exposure device, and a positioning method
JP4831842B2 (ja) * 2009-10-28 2011-12-07 三菱重工業株式会社 接合装置制御装置および多層接合方法
JP5600952B2 (ja) * 2010-02-01 2014-10-08 株式会社ニコン 位置検出装置、基板貼り合わせ装置、位置検出方法、基板貼り合わせ方法、及びデバイスの製造方法
JP5549343B2 (ja) * 2010-03-18 2014-07-16 株式会社ニコン 基板接合装置、基板ホルダ、基板接合方法、デバイスの製造方法および位置合わせ装置
NL2009719A (en) * 2011-12-02 2013-06-05 Asml Netherlands Bv Alignment mark deformation estimating method, substrate position predicting method, alignment system and lithographic apparatus.
JP6098148B2 (ja) * 2012-12-11 2017-03-22 株式会社ニコン アライメント装置、貼り合わせ装置および位置合わせ方法
KR20230009995A (ko) * 2014-12-10 2023-01-17 가부시키가이샤 니콘 기판 겹침 장치 및 기판 겹침 방법
KR102365284B1 (ko) * 2016-02-16 2022-02-18 에베 그룹 에. 탈너 게엠베하 기판 결합 방법
CN107134422A (zh) * 2016-02-29 2017-09-05 上海微电子装备（集团）股份有限公司 芯片键合装置及方法
WO2017168534A1 (ja) * 2016-03-28 2017-10-05 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法
WO2018012300A1 (ja) * 2016-07-12 2018-01-18 株式会社ニコン 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
CN108735645A (zh) * 2018-05-24 2018-11-02 德淮半导体有限公司 晶圆对准方法及晶圆对准装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827023B (zh) * 2022-04-27 2023-12-21 華邦電子股份有限公司 半導體製造裝置及其半導體製造方法

Also Published As

Publication number Publication date
TWI850225B (zh) 2024-08-01
KR20220031757A (ko) 2022-03-11
CN111656487A (zh) 2020-09-11
KR102370325B1 (ko) 2022-03-04
WO2019198801A1 (ja) 2019-10-17
KR102511929B1 (ko) 2023-03-23
JP6881677B2 (ja) 2021-06-02
CN111656487B (zh) 2023-04-04
US20200381387A1 (en) 2020-12-03
JPWO2019198801A1 (ja) 2020-12-03
KR20200110802A (ko) 2020-09-25

Similar Documents

Publication Publication Date Title
JP7067474B2 (ja) 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
TWI801437B (zh) 積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介
WO2017217431A1 (ja) 積層装置および積層方法
KR20200014268A (ko) 기판 접합 방법, 적층 기판 제조 방법, 적층 기판 제조 장치 및 적층 기판 제조 시스템
KR102478503B1 (ko) 접합 방법 및 접합 장치
JP2022101596A (ja) 積層基板の製造方法および製造装置
TW201944458A (zh) 位置對準方法及位置對準裝置
JP7234494B2 (ja) 接合装置および接合方法
WO2023153317A1 (ja) 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法
TWI875592B (zh) 積層基板之製造方法及製造裝置