TW201918028A

TW201918028A - 暫存器配置電路

Info

Publication number: TW201918028A
Application number: TW106137408A
Authority: TW
Inventors: 唐永生; 張漢儒; 勇王
Original assignee: 北京集創北方科技股份有限公司
Priority date: 2017-10-30
Filing date: 2017-10-30
Publication date: 2019-05-01
Also published as: TWI637598B

Abstract

一種暫存器配置電路，包含一個計數器、一個致能單元、及一個暫存器。該計數器具有N+1個位元，並根據一個第一控制信號的邏輯值，對一個第二控制信號的脈波數進行計數，以產生一個鎖存致能信號及一個N+1個位元的資料信號，N為正整數且大於等於1。該N+1個位元的資料信號對應的十進位數值是該計數器所計數的結果。該暫存器根據該致能單元所產生的一個鎖存信號，將該N+1個位元的資料信號的邏輯值鎖存，以產生一個N+1個位元的暫存器輸出信號。該暫存器配置電路可以防止信號的突波現象，並應用於發光二極體顯示幕的行管驅動晶片。

Description

暫存器配置電路

本發明是有關於一種暫存器配置電路，特別是指一種用於產生多個位元的控制信號的暫存器配置電路。

習知的發光二極體顯示幕包含多個發光二極體，並藉由多個行驅動管晶片及多個恆流源晶片驅動而能正常顯示畫面。簡單舉例來說，假設一個發光二極體顯示幕包含8列*16行，共128個發光二極體；一個行驅動管晶片接收三個控制信號及一個致能信號，以輸出八個列控制信號，該等列控制信號分別輸出至該八列發光二極體的陽極端；該恆流源晶片包括16個輸出端，以分別電連接該16行發光二極體的陰極端。藉由該致能信號致能(Enable)該行驅動管晶片，將該三個控制信號轉換成該八個列控制信號輪流為邏輯1，以使該八列發光二極體輪流發光，並藉由該恆流源晶片控制該16行發光二極體的導通時間，進而控制該八列發光二極體之其中任一列的該16個發光二極體的灰度，以達成正確地顯示整個發光二極體顯示幕的整個畫面。然而，習知的行驅動管晶片因為產品的品質不一致，例如：電源電壓的變化、導通電壓的偏差較大等等問題，使得行驅動管晶片往往具備例如消影模式的選擇、消影電壓的控制等等一些可供參數調整的設定選項。因此，如何選擇這些行驅動管晶片的內建選項便成為一個待解決的問題。

因此，本發明的目的，即在提供一種產生多個位元的控制信號的暫存器配置電路。

於是，本發明暫存器配置電路，包含一個計數器、一個致能單元、及一個暫存器。

該計數器具有N+1個位元，並接收一個第一控制信號及一個第二控制信號，且根據該第一控制信號的邏輯值，對該第二控制信號的脈波數進行計數，以產生一個鎖存致能信號及一個N+1個位元的資料信號。N為正整數且大於等於1，該N+1個位元的資料信號對應的十進位數值是該計數器所計數的結果。

該致能單元接收該第一控制信號，並電連接該計數器以接收該鎖存致能信號，且根據該第一控制信號及該鎖存致能信號，產生一個鎖存信號。

該暫存器具有N+1個位元，並電連接該致能單元及該計數器，以分別接收該鎖存信號及該N+1個位元的資料信號，且根據該鎖存信號，將該N+1個位元的資料信號的邏輯值鎖存，以產生一個N+1個位元的暫存器輸出信號。

在一些實施態樣中，當該第一控制信號等於一個第一邏輯值時，該計數器對該第二控制信號的脈波數由零開始計數。

當該計數器由零開始計數到一個預設閥值時，將輸出的該鎖存致能信號的邏輯值由一個第三邏輯值改為一個第四邏輯值，並將該計數器所計數的結果重新歸零。

在該計數器將計數的結果重新歸零後，重新對該第二控制信號的脈波數進行計數。當該第一控制信號等於一個第二邏輯值時，該計數器停止計數。

在一些實施態樣中，其中，該第三邏輯值等於邏輯0，該第四邏輯值等於邏輯1。該致能單元包括一個反向器閘及一個及閘。該反向器閘接收該第一控制信號，以產生一個反向信號。該及閘接收該反向信號及來自該計數器的該鎖存致能信號，並作及運算，以產生該鎖存信號。

在一些實施態樣中，其中，當該鎖存信號的邏輯值由邏輯0改為邏輯1時，該暫存器將該資料信號的邏輯值鎖存，以產生該N+1個位元的暫存器輸出信號。

在一些實施態樣中，其中，該第一邏輯值等於邏輯1，該第二邏輯值等於邏輯0，該計數器被該第二控制信號的脈波正緣觸發而計數。

在一些實施態樣中，其中，N=3，該預設閥值等於8。

本發明的功效在於：藉由該計數器根據該第一控制信號的邏輯值，對該第二控制信號的脈波數進行計數，以實現該第一控制信號及該第二控制信號在沒有傳輸視頻資料時，作參數資料的傳輸，並藉由該預設閥值的設計，使得該計數器能有效防止該第一控制信號及該第二控制信號的突波(Glitch)現象，而能正確地產生該暫存器輸出信號。

在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖1，本發明暫存器配置電路的一個實施例，包含一個計數器1、一個致能單元2、及一個暫存器3。

該計數器1具有N+1個位元，並接收一個第一控制信號A0及一個第二控制信號A1，且根據該第一控制信號A0的邏輯值，對該第二控制信號A1的脈波數進行計數，以產生一個鎖存致能信號LAT_EN及一個N+1個位元的資料信號DATA。N為正整數且大於等於1。該N+1個位元的資料信號DATA對應的十進位數值是該計數器1所計數的結果。在本實施例中，為方便說明起見，是以N=3為例作說明，即DATA為DATA＜3:0＞，但在其他實施例中，N也可以是其他正整數。

更詳細地說，當該第一控制信號A0等於一個第一邏輯值時，該計數器1對該第二控制信號A1的脈波數由零開始計數。在本實施例中，該第一邏輯值等於邏輯1，該計數器1被該第二控制信號A1的脈波正緣觸發而計數，但在其他實施例中，則不在此限。再參閱圖3，圖3是一個時序圖，舉例說明一個第一控制信號A0、一個第二控制信號A1、一個資料信號DATA、一個鎖存致能信號LAT_EN、一個鎖存信號LAT_CLK、及一個暫存器輸出信號REG之間的關係。圖3中的資料信號DATA的數值是以16進位表示，當該第一控制信號A0等於邏輯1時，該計數器1受到該第二控制信號A1的正緣觸發，而計數該第二控制信號A1的脈波數，使得該資料信號DATA所對應的十進位數值，依序是0、1、2...7。

當該計數器1由零開始計數到一個預設閥值時，將輸出的該鎖存致能信號LAT_EN的邏輯值由一個第三邏輯值改為一個第四邏輯值，並將該計數器1所計數的結果重新歸零。在本實施例中，該第三邏輯值等於邏輯0，該第四邏輯值等於邏輯1，該預設閥值等於8，但在其他實施例中，該第三邏輯值及該第四邏輯值也可以分別是邏輯1及邏輯0，該預設閥值也可以是其他正整數。再參閱圖3，當該計數器1數到該第二控制信號A1的第八個脈波數時，也就是再受到第九個正緣觸發時，該計數器1將該鎖存致能信號LAT_EN的邏輯值由邏輯0改為邏輯1，且該資料信號DATA所對應的十進位數值，也由7變為0，即重新歸零，而不是變為8。

在該計數器1將計數的結果重新歸零後，重新對該第二控制信號A1的脈波數進行計數。再參閱圖3，該計數器1將計數的結果重新歸零後，即該資料信號DATA所對應的十進位數值由7變為0之後，該計數器1重新計數，使得該資料信號DATA所對應的十進位數值，再依序為0、1、2...10(即16進位制的a)、11(即16進位制的b)。

當該第一控制信號A0等於一個第二邏輯值時，該計數器1停止計數。在本實施例中，該第二邏輯值等於邏輯0，但在其他實施例中，則不在此限。再參閱圖3，當該第一控制信號A0的邏輯值由邏輯1變為邏輯0時，該計數器1停止計數，該資料信號DATA所對應的十進位數值保持在11(即16進位制的b)。

參閱圖1，該致能單元2接收該第一控制信號A0，並電連接該計數器1以接收該鎖存致能信號LAT_EN，且根據該第一控制信號A0及該鎖存致能信號LAT_EN，產生該鎖存信號LAT_CLK。再參閱圖2，在本實施例中，該致能單元2包括一個反向器閘(Inverter Gate)21及一個及閘(AND Gate)22。

該反向器閘21接收該第一控制信號A0，以產生一個反向信號。該及閘22接收該反向信號及來自該計數器1的該鎖存致能信號LAT_EN，並作及(AND)運算，以產生該鎖存信號LAT_CLK。再參閱圖3，當該第一控制信號A0的邏輯值由邏輯1變為邏輯0，且該鎖存致能信號LAT_EN的邏輯值為邏輯1時，該鎖存信號LAT_CLK的邏輯值由邏輯0變為邏輯1。

該暫存器3具有N+1個位元，並電連接該致能單元2及該計數器1，以分別接收該鎖存信號LAT_CLK及該N+1個位元的資料信號DATA，且根據該鎖存信號LAT_CLK，將該N+1個位元的資料信號DATA的邏輯值鎖存，以產生該N+1個位元的暫存器輸出信號REG。在本實施例中，N=3，即REG為REG＜3:0＞。

更詳細地說，當該鎖存信號LAT_CLK的邏輯值由邏輯0改為邏輯1時，該暫存器3將該資料信號DATA的邏輯值鎖存(Latch)，以產生該N+1個位元的暫存器輸出信號REG。再參閱圖3，當該鎖存信號LAT_CLK的邏輯值由邏輯0變為邏輯1時，該暫存器輸出信號REG將該資料信號DATA的邏輯值鎖存，使得該暫存器輸出信號REG的邏輯值為1011(即16進位制的b)。

以下舉例說明本發明暫存器配置電路的一種應用態樣，一個發光二極體顯示幕包含多個發光二極體，並藉由多個行驅動管晶片及多個恆流源晶片驅動而能正常顯示畫面。為方便說明起見，簡單假設該發光二極體顯示幕包含8列*16行，共128個發光二極體，因此只需要一個行驅動管晶片即一個恆流源晶片。

該行驅動管晶片接收一個第一控制信號(A0)、一個第二控制信號(A1)、一個第三控制信號(A3)、及一個致能信號，以輸出八個列控制信號，該等列控制信號分別輸出至該八列發光二極體的陽極端。該恆流源晶片包括16個輸出端，以分別電連接該16行發光二極體的陰極端。為解決行驅動管晶片的品質不一的問題，該行驅動管晶片已內建或外加一些功能模組，例如：消影模式的選擇、消影電壓的控制等等，並需要多個位元的控制信號，以選擇這些功能模組的設定選項。

該第一控制信號(A0)、該第二控制信號(A1)、及該第三控制信號(A3)是藉由一個發光二極體接收卡所產生，且在該發光二極體顯示幕所顯示的不同幀(Frame)之間，該第一控制信號(A0)及該第二控制信號(A1)可以利用傳輸視頻資料的閒置時間，用來傳輸這些功能模組的設定參數。也就是說，視頻資料是用來使得該發光二極體顯示幕的該等發光二極體正常發光，而在該等發光二極體不需要發光的時間，藉由本發明暫存器配置電路接收該第一控制信號(A0)及該第二控制信號(A1)，能將設定參數以該第二控制信號的脈波數量的形式，轉換為該暫存器輸出信號，再輸出至這些功能模組。

綜上所述，藉由該計數器根據該第一控制信號的邏輯值，對該第二控制信號的脈波數進行計數，以實現該第一控制信號及該第二控制信號在沒有傳輸視頻資料時，作參數資料的傳輸，並藉由該預設閥值的設計，使得該計數器能有效防止該第一控制信號及該第二控制信號的突波(Glitch)現象，而能正確地產生該暫存器輸出信號，故確實能達成本發明的目的。

惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。

1‧‧‧計數器

2‧‧‧致能單元

21‧‧‧反向器閘

22‧‧‧及閘

3‧‧‧暫存器

A0‧‧‧第一控制信號

A1‧‧‧第二控制信號

LAT_EN‧‧‧鎖存致能信號

LAT_CLK‧‧‧鎖存信號

DATA‧‧‧資料信號

REG‧‧‧暫存器輸出信號

本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一方塊圖，說明本發明暫存器配置電路的一實施例；圖2是一電路圖，說明該實施例的一個致能單元；及圖3是一時序圖，說明該實施例的多個信號之間的關係。

Claims

一種暫存器配置電路，包含：一個計數器，具有N+1個位元，並接收一個第一控制信號及一個第二控制信號，且根據該第一控制信號的邏輯值，對該第二控制信號的脈波數進行計數，以產生一個鎖存致能信號及一個N+1個位元的資料信號，N為正整數且大於等於1，該N+1個位元的資料信號對應的十進位數值是該計數器所計數的結果；一個致能單元，接收該第一控制信號，並電連接該計數器以接收該鎖存致能信號，且根據該第一控制信號及該鎖存致能信號，產生一個鎖存信號；及一個暫存器，具有N+1個位元，並電連接該致能單元及該計數器，以分別接收該鎖存信號及該N+1個位元的資料信號，且根據該鎖存信號，將該N+1個位元的資料信號的邏輯值鎖存，以產生一個N+1個位元的暫存器輸出信號。
如請求項1所述的暫存器配置電路，其中，當該第一控制信號等於一個第一邏輯值時，該計數器對該第二控制信號的脈波數由零開始計數，當該計數器由零開始計數到一個預設閥值時，將輸出的該鎖存致能信號的邏輯值由一個第三邏輯值改為一個第四邏輯值，並將該計數器所計數的結果重新歸零，在該計數器將計數的結果重新歸零後，重新對該第二控制信號的脈波數進行計數，及當該第一控制信號等於一個第二邏輯值時，該計數器停止計數。
如請求項2所述的暫存器配置電路，其中，該第三邏輯值等於邏輯0，該第四邏輯值等於邏輯1，該致能單元包括：一個反向器閘，接收該第一控制信號，以產生一個反向信號；及一個及閘，接收該反向信號及來自該計數器的該鎖存致能信號，並作及運算，以產生該鎖存信號。
如請求項3所述的暫存器配置電路，其中，當該鎖存信號的邏輯值由邏輯0改為邏輯1時，該暫存器將該資料信號的邏輯值鎖存，以產生該N+1個位元的暫存器輸出信號。
如請求項4所述的暫存器配置電路，其中，該第一邏輯值等於邏輯1，該第二邏輯值等於邏輯0，該計數器被該第二控制信號的脈波正緣觸發而計數。
如請求項5所述的暫存器配置電路，其中，N=3，該預設閥值等於8。