[go: up one dir, main page]

TW201840008A - 具有降低的通道電阻之可變電容器結構 - Google Patents

具有降低的通道電阻之可變電容器結構 Download PDF

Info

Publication number
TW201840008A
TW201840008A TW107105836A TW107105836A TW201840008A TW 201840008 A TW201840008 A TW 201840008A TW 107105836 A TW107105836 A TW 107105836A TW 107105836 A TW107105836 A TW 107105836A TW 201840008 A TW201840008 A TW 201840008A
Authority
TW
Taiwan
Prior art keywords
region
insulating
insulating region
control
insulated
Prior art date
Application number
TW107105836A
Other languages
English (en)
Inventor
梁慶清
法蘭西斯科 卡羅伯蘭提
法比奥 阿萊西歐 瑪立諾
娜拉斯姆胡盧 克耐吉
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201840008A publication Critical patent/TW201840008A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/62Capacitors having potential barriers
    • H10D1/64Variable-capacitance diodes, e.g. varactors 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/01Manufacture or treatment
    • H10D1/045Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H10D1/048Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors having PN junctions, e.g. hybrid capacitors with MOS control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/62Capacitors having potential barriers
    • H10D1/66Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113Isolations within a component, i.e. internal isolations
    • H10D62/115Dielectric isolations, e.g. air gaps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126Top-view geometrical layouts of the regions or the junctions

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

本發明之某些態樣提供一種半導體電容器。該半導體電容器大體上包括:一第一非絕緣區域,其安置在一絕緣層上方;一絕緣區域;以及一第二非絕緣區域,其安置為鄰近於該絕緣區域,其中該絕緣層安置在該第二非絕緣區域及該絕緣區域上方。在一些情況下,該絕緣區域的至少一部分安置在該第二非絕緣區域的一或多個部分上方。

Description

具有降低的通道電阻之可變電容器結構
本發明之某些態樣大體上係關於電子電路,並且更特定而言,係關於可變半導體電容器。
半導體電容器為積體電路之基本組件。可變電容器為電容在偏置電壓的影響下可有意且反覆地改變之電容器。可被稱作可變電抗器之可變電容器常常用於電感器-電容器(LC)電路以設置振盪器之共振頻率,或用作可變電抗,例如,以在天線調諧器中進行阻抗匹配。 壓控振盪器(VCO)為可使用可變電抗器之實例電路,其中在p-n接面二極體中形成的耗盡區域之厚度藉由改變偏置電壓以更改接面電容而發生變化。任何接面型二極體都呈現了此作用(包括電晶體中之p-n接面),但是用作可變電容二極體之裝置被設計成具有較大接面面積及摻雜分佈,該較大接面面積及摻雜分佈經特定選擇以提高裝置效能,例如品質因數及調諧範圍。
本發明之某些態樣大體上係關於相比於習知半導體可變電容器具有降低的通道電阻及增加的品質因數之半導體可變電容器之結構。 本發明之某些態樣提供半導體可變電容器。半導體可變電容器大體上包括:第一非絕緣區域,其安置在絕緣層上方;第二非絕緣區域,其安置為鄰近於絕緣區域,其中絕緣層安置在第二非絕緣區域及絕緣區域上方,其中絕緣區域之至少一部分安置在第二非絕緣區域中之至少一者的一或多個部分上方。 本發明之某些態樣提供半導體可變電容器。半導體可變電容器大體上包括:第一非絕緣區域,其安置為鄰近於第一控制區域或絕緣區域中之至少一者;第二非絕緣區域,其安置為鄰近於第一控制區域或絕緣區域中之該至少一者;以及第二控制區域,其安置在絕緣層上方,該絕緣層安置在第一控制區域或絕緣區域中之該至少一者上方,其中第二控制區域安置在第一非絕緣區域及第二非絕緣區域上方,並且第一控制區域及第二控制區域經組態以使得第一非絕緣區域及第二非絕緣區域之間的電容經組態以藉由改變施加至第一控制區域或第二控制區域中之至少一者的控制電壓來調整。 本發明之某些態樣提供用於製造根據本發明之某些態樣的半導體可變電容器之方法。該方法大體上包括:在絕緣層上方形成第一非絕緣區域;在鄰近於絕緣區域處形成第二非絕緣區域,其中絕緣層安置在第二非絕緣區域及絕緣區域上方。在某些態樣,絕緣區域之至少一部分安置在第二非絕緣區域之一或多個部分上方。 本發明之某些態樣提供用於製造根據本發明之某些態樣的半導體可變電容器之方法。該方法大體上包括:在鄰近於第一控制區域或絕緣區域中之至少一者處形成第一非絕緣區域;在鄰近於第一控制區域或絕緣區域中之該至少一者處形成第二非絕緣區域;在第一控制區域或絕緣區域中之該至少一者上方形成絕緣層;以及在絕緣層上方形成第二控制區域。在某些態樣,第二控制區域安置在第一非絕緣區域及第二非絕緣區域上方。第一控制區域及第二控制區域可經組態以使得第一非絕緣區域及第二非絕緣區域之間的電容經組態以藉由改變施加至第一控制區域或第二控制區域中之至少一者的控制電壓來調整。
相關申請之交叉參考 本專利申請主張2017年4月21日申請之第15/494,187號美國專利申請之權益,該申請特此明確地以全文引用之方式併入本文中。 本發明之某些態樣大體上針對適用於積體電路之半導體可變電容器結構,例如transcap (TC)裝置。TC裝置可具有至少三個端子,其中裝置之兩個主要端子(C1及C2)之間的電容可藉由改變施加在控制端子CTRL及其他兩個主要端子中之一者(例如,C2)之間的電壓而變化。本發明之某些態樣大體上針對在努力增加可變電容器之品質因數(Q)之過程中降低可變電容器之通道電阻的TC裝置結構。 詞語「例示性」在本文中用於意謂「充當實例、例子或說明」。本文中描述為「例示性」之任何態樣不必解釋為比其他態樣較佳或有利。 如本文中所使用,呈動詞「連接」之各種時態之術語「與……連接」可意謂元件A 直接連接至元件B 或其他元件可連接於元件AB 之間(亦即,元件A 與元件B 間接連接)。在電氣組件的情況下,術語「與……連接」在本文中還可用於意謂使用金屬線、跡線或其他導電材料電連接元件AB (及在元件AB 之間電連接之任何組件)。 圖1說明TC裝置100之實例結構之截面圖。TC裝置之某些實施使用氧化層110,該氧化層110可類似於用於製造金屬-氧化物半導體(MOS)裝置之氧化層(例如,薄或厚的閘極氧化物)。氧化層110可隔離C1與C2端子,並因此,實際上充當TC裝置100之介電質。非絕緣區域106 (例如,n+植入區域)及非絕緣區域108 (例如,p+植入區域)可在TC裝置100之兩個側面上形成以產生p-n接面。如本文中所使用,非絕緣區域及控制區域大體上係指可導電或半導電之區域。偏置電壓可施加在控制端子102與C2端子之間,以調變端子C1與C2之間的電容。例如,藉由向控制端子102施加偏置電壓,耗盡區域130可形成於非絕緣區域108 (例如,控制區域)與半導體區域120 (例如,n井區域)之間的p-n接面處。基於偏置電壓,此耗盡區域130可在氧化層110下擴寬,從而減小等效電極之面積。 長度Lgate為非絕緣區域112 (例如,上部電容板)之長度,而Lcap為下部等效電容板之長度。長度Lcap可基於耗盡區域130之大小而變化,並且隨著長度Lcap之變化,TC裝置100之有效電容面積及電容值亦發生變化。 在氧化層110上方之非絕緣區域112的功函數可經選擇以提高裝置效能。例如,即使在氧化層110下方之半導體區域114摻雜有n型雜質,亦可使用n摻雜多晶矽材料(而不是p摻雜)。在一些態樣,金屬材料(若需要,亦可為摻雜的)可用於具有適當的功函數之非絕緣區域112或不同金屬材料之多層堆疊,以便獲得所要功函數。在某些態樣,非絕緣區域112可劃分成兩個子區域,一個為n摻雜,一個為p摻雜,或可針對每一子區域使用不同金屬材料。 在一些情況下,半導體區域114可安置在絕緣體或半導體區域116上方。半導體區域116之材料類型可經選擇以提高TC裝置100效能。例如,半導體區域116可為絕緣體、半絕緣體或純質/近純質半導體,以減小與基板(未示出)相關聯之寄生電容。在一些情況下,半導體區域116可由具有適當的摻雜分佈之n摻雜或p摻雜半導體製成,以增加TC裝置品質因數及/或對耗盡區域130之控制,該耗盡區域130在向控制端子102施加偏置電壓時可形成於非絕緣區域108與半導體區域114之間。半導體區域116亦可由多個半導體層或以不同方式(n、p或純質)摻雜之區域形成。此外,半導體區域116可包括半導體、絕緣層及/或基板,或可在半導體、絕緣層及/或基板上方形成。 為了更好的理解TC裝置100之工作原理,可假設(例如)相對於C2端子,利用負電壓偏置控制端子102。半導體區域114中之耗盡區域130的寬度可藉由向控制端子102施加控制電壓來控制。C1與C2端子之間的電容可取決於半導體區域114中之耗盡區域130之尺寸,並因此可藉由向控制端子102施加控制電壓來控制。此外,施加至控制端子102之偏置電壓的變化可能不會更改C1與C2端子之間的DC電壓,從而實現對裝置特徵之改良的控制。 在一些情況下,可能較佳的係使非絕緣區域106及/或非絕緣區域108與氧化層110相距某一距離,以減小與非絕緣區域108相關聯的寄生電容並針對高控制電壓改善非絕緣區域106之隔離。例如,非絕緣區域106可與氧化層110部分重疊,或非絕緣區域106可形成於與氧化層110之邊緣相距某一距離處,以便增加裝置調諧範圍及線性。在後一種情況下,裝置之電壓耐受能力增加,因為可施加至C1及C2端子之射頻(RF)信號的一部分在氧化物邊緣與非絕緣區域106之間下降,而不是跨越氧化層110全部施加。非絕緣區域108可與氧化層110部分重疊,或非絕緣區域108可間隔開,以便減小C1端子與控制端子102之間的寄生電容。p摻雜區域118可視情況用於增加非絕緣區域108與半導體區域114之間的p-n接面之擊穿電壓,同時降低C1端子與控制端子102之間的寄生電容。 使用進階高k金屬閘極(HKMG)製程製造之裝置的閘極電阻高於利用多晶矽閘極實施之裝置的閘極電阻,並且幾乎控制著短通道裝置之串聯電阻。HKMG製程降低將閘極用作電容器之一個端子的可變電容器之Q,TC裝置亦係同樣的情況。為了提高TC裝置之Q,長度Lcap可藉由減小閘極長度Lgate來減小。然而,根據下式,減小閘極長度Lgate亦增加了閘極電阻Rgate:其中ρ 表示半導體區域120之電阻率,W表示非絕緣區域112之寬度,L表示非絕緣區域112之長度,且T表示非絕緣區域112之厚度。本發明之某些態樣提供一TC結構,其藉由使得長度Lcap能夠降低,同時維持長閘極長度Lgate來降低TC裝置之通道電阻從而增加TC裝置之Q。 圖2A及圖2B分別說明根據本發明之某些態樣的TC裝置200之實例結構之截面圖及俯視圖。長度Lcap可表示閘極側上之非絕緣區域112與非絕緣區域204之間的重疊。在某些態樣,非絕緣區域204可對應於非絕緣區域106及半導體區域114。如所說明,可藉由在非絕緣區域112的一部分下面形成絕緣區域202 (例如,介電區域)以將非絕緣區域204的至少一部分與靠近非絕緣區域112之區域中之控制區域206的至少一部分分開來減小長度Lcap。以此方式,長度Lcap可獨立於閘極長度Lgate而減小。在某些態樣,絕緣區域202可在控制區域206的另一部分或非絕緣區域204的另一部分中之至少一者上方形成。 當在圖2B中自上向下觀看時,在一個平面中,可在鄰近於非絕緣區域204之至少三個側面處形成絕緣區域202。在某些態樣,絕緣區域202可為淺溝槽隔離(STI)區域。在此情況下,一或多個觸點208可在非絕緣區域112上方形成。對某些態樣而言,觸點位置可限制在STI區域上方之區域。因此,藉由使STI區域(例如,絕緣區域202)在非絕緣區域112下面,一或多個觸點208可在非絕緣區域112上方形成。在此情況下,當自上向下觀看時,非絕緣區域112可延伸至TC裝置200之結構的兩個邊緣220及222。 圖3A及圖3B分別說明根據本發明之某些態樣的TC裝置300之實例結構之截面圖及俯視圖。此處,類似於圖2之TC裝置200,使用絕緣區域202將非絕緣區域204的至少一部分與非絕緣區域112下之控制區域206的至少一部分分開,以使得長度Lcap可獨立於閘極長度Lgate而減小。在圖3A及圖3B中,與圖2之TC裝置200相反,當在圖3B中自上向下觀看時,非絕緣區域112不會延伸至transcap結構300之邊緣。此外,當自上向下觀看,非絕緣區域204延伸至TC裝置300之結構的邊緣302及304。 圖4A、圖4B及圖4C說明根據本發明之某些態樣的TC裝置400之實例結構之截面圖及俯視圖。圖4A表示穿過圖4C中之線AA'截取之橫截面。在TC裝置400中,使用絕緣區域202將非絕緣區域204的至少一部分與非絕緣區域112下之控制區域206的至少一部分分開,以使得長度Lcap可獨立於閘極長度Lgate而減小。在此情況下,當在穿過圖4C中之線BB'截取之圖4B的截面中觀看時,在鄰近於絕緣區域202之至少三個側面處形成控制區域206。因此,如圖4C之俯視圖中所示,在一個平面中,絕緣區域202之至少一部分形成於控制區域206之至少兩個側面402與404之間。此外,非絕緣區域112之寬度大於非絕緣區域204之寬度。因此,非絕緣區域112與非絕緣區域204之頂側的三個邊緣406、408、410重疊。 圖4D、圖4E及圖4F說明根據本發明之某些態樣的半導體電容器450之實例結構之截面圖及俯視圖。半導體電容器450之結構類似於TC裝置400之結構,但是不具有控制區域206。 圖5A、圖5B及圖5C說明根據本發明之某些態樣的TC裝置500之實例結構之截面圖及俯視圖。圖5A表示穿過圖5C中之線AA'截取之截面,而圖5B表示穿過線BB'截取之截面。在TC裝置500中,使用絕緣區域202將非絕緣區域204的至少一部分與非絕緣區域112下之控制區域206的至少一部分分開,以使得長度Lcap可獨立於閘極長度Lgate而減小。在此情況下,非絕緣區域204之寬度大於非絕緣區域112之寬度。因此,非絕緣區域112與非絕緣區域204之頂側的一個邊緣410重疊,此與TC裝置400之結構相反,在TC裝置400之結構中,非絕緣區域112與非絕緣區域204之頂側的三個邊緣406、408、410重疊(例如,見圖5C)。 圖5D、圖5E及圖5F說明根據本發明之某些態樣的半導體電容器550之實例結構之截面圖及俯視圖。半導體電容器550之結構類似於TC裝置500之結構,但是不具有控制區域206。 圖6為根據本發明之某些態樣的用於製造半導體電容器之實例操作600之流程圖。操作600可例如由半導體處理室執行。 操作600可開始於區塊602處,在絕緣層(例如,介電層,例如氧化層110)上方形成第一非絕緣區域(例如,非絕緣區域112)。在區塊604處,在鄰近於絕緣區域(例如,絕緣區域202)處形成第二非絕緣區域(例如,非絕緣區域204),其中絕緣層安置在第二非絕緣區域及絕緣區域上方。在某些態樣,絕緣區域的至少一部分安置在第二非絕緣區域的一或多個部分上方。 在區塊606處,視情況在鄰近於絕緣區域處形成控制區域(例如,控制區域206),以使得第一非絕緣區域與第二非絕緣區域之間的電容經組態以藉由改變施加至控制區域之控制電壓來調整。在某些態樣,絕緣區域的至少一部分安置在控制區域的一或多個部分上方。 圖7A、圖7B及圖7C說明根據本發明之某些態樣的差分TC裝置700之實例結構之截面圖及俯視圖。圖7A及圖7B表示根據本發明之不同態樣的穿過如圖7C中所示之線AA'截取之截面。在本實例中,RF+及RF-端子對應於差分RF信號之差分RF埠的正節點及負節點。RF+端子可耦接至非絕緣區域702,且RF-端子可耦接至非絕緣區域704。例如,非絕緣區域702、704二者在功能及/或結構方面都可類似於非絕緣區域106或204。差分TC裝置700可具有多個控制區域,其中之每一者在功能及/或結構方面可類似於非絕緣區域108或206。例如,第一控制區域706可安置在絕緣層708上方,且第二控制區域710可在一個平面中插入於非絕緣區域702與704之間。在另一平面中,第二控制區域710可安置在非絕緣區域702及704下面,如圖所示。第二控制區域710可安置在深n井(DNW)區域712及p摻雜基板(p-sub)區域714上方。在某些態樣,第二控制區域710可為p-sub區域714之部分,如圖7B中所示之截面中所說明,此與圖7A中所示之截面相反,在圖7A中所示之截面中,第二控制區域710藉由DNW區域712而與p-sub分開。 圖7C為差分TC裝置700之實例結構之俯視圖。如所說明,非絕緣區域702及704及控制區域710可安置為鄰近於絕緣(例如,介電)區域716。第一控制區域706之一或多個部分亦可安置在絕緣區域716上方。在操作中,偏置電壓可被施加至控制區域706或710中之至少一者,從而在非絕緣區域702及704周圍形成耗盡區域。藉由形成耗盡區域,TC裝置700之電容可藉由調節非絕緣區域702與704之間的通道大小來調整。 圖8A及圖8B分別說明根據本發明之某些態樣的差分TC裝置800之實例結構之截面圖及俯視圖。圖8A表示穿過如圖8B中所示之線AA'截取之截面。在此情況下,控制區域706安置在絕緣區域802上方,該絕緣區域802可使用淺溝槽隔離(STI)區域來實施。如圖8B之自上向下之視圖中所說明,絕緣區域802可安置為鄰近於另一控制區域804,該控制區域804安置在絕緣區域716之兩個部分之間。偏置電壓可被施加至控制區域706或804中之至少一者,從而在非絕緣區域702及704周圍形成耗盡區域。藉由形成耗盡區域,差分TC裝置800之電容可藉由調節非絕緣區域702與704之間的通道大小來調整。 圖9A、圖9B及圖9C說明根據本發明之某些態樣的差分TC裝置900之實例結構之截面圖及俯視圖。圖9A表示穿過圖9C中之線AA'截取之截面,而圖9B表示穿過線BB'截取之截面。在差分TC裝置900中,控制區域902在絕緣區域下面形成。當自圖9B之截面觀看時,在鄰近於絕緣區域802之至少三個側面處形成控制區域902。當自上向下觀看時,第一控制區域706與非絕緣區域702之頂側的一個邊緣910重疊。在一些情況下,第一控制區域706亦與非絕緣區域704之頂側的一個邊緣912重疊。偏置電壓可被施加至控制區域706或902中之至少一者,從而在非絕緣區域702及704周圍形成耗盡區域。藉由形成耗盡區域,差分TC裝置900之電容可藉由調節非絕緣區域702與704之間的通道大小來調整。 圖10A、圖10B及圖10C說明根據本發明之某些態樣的差分TC裝置1000之實例結構之截面圖及俯視圖。圖10A表示穿過圖10C中之線AA'截取之截面,而圖10B表示穿過線BB'截取之截面。在差分TC裝置1000中,第一控制區域706與非絕緣區域702之頂側的三個邊緣1010、1012、1014重疊。在一些情況下,第一控制區域706與非絕緣區域704之頂側的三個邊緣1016、1018、1020重疊。差分TC裝置700、800、900及1000之實例結構允許用作TC裝置中之內部節點之閘極區域(例如,第一控制區域706)放大,從而提高TC裝置之Q。在某些態樣,兩個分開的矽化物擴散區域可用作耦接至非絕緣區域702及704之電容器的兩個板。如上文所描述,偏置電壓可被施加至控制區域706或902中之至少一者,從而在非絕緣區域702及704周圍形成耗盡區域。藉由形成耗盡區域,差分TC裝置1000之電容可藉由調節非絕緣區域702與704之間的通道大小來調整。 圖11為根據本發明之某些態樣的用於製造半導體可變電容器之實例操作1100之流程圖。例如,操作1100可由一控制器執行。 操作1100可開始於區塊1102處,在鄰近於一第一控制區域或一絕緣區域中之至少一者處形成一第一非絕緣區域,並且在區塊1104處,在鄰近於第一控制區域或絕緣區域中之該至少一者處形成一第二非絕緣區域。在區塊1106處,在第一控制區域或絕緣區域中之該至少一者上方形成一絕緣層,並且在區塊1108處,在絕緣層上方形成一第二控制區域。在某些態樣,第二控制區域安置在第一非絕緣區域及第二非絕緣區域上方。第一控制區域及第二控制區域可經組態以使得第一非絕緣區域與第二非絕緣區域之間的電容經組態以藉由改變施加至第一控制區域或第二控制區域中之至少一者的控制電壓來調整。 上文所描述之方法的各種操作可由能夠執行對應功能之任何合適構件執行。該等構件可包括各種硬體及/或軟體組件及/或模組,包括(但不限於)一電路、一特殊應用積體電路(ASIC)或處理器。一般而言,在存在諸圖中所說明之操作的情況下,彼等操作可具有具類似編號之對應構件加功能組件對應物。 如本文中所使用,術語「判定」涵蓋廣泛多種動作。例如,「判定」可包括計算、運算、處理、導出、研究、查找(例如,在表、資料庫或另一資料結構中查找)、斷定等等。並且,「判定」可包括接收(例如,接收資訊)、存取(例如,存取記憶體中之資料)等等。又,「判定」可包括解析、選擇、挑選、證實等等。 如本文中所使用,涉及項目清單「中之至少一者」的片語係指彼等項目之任何組合,包括單個成員項目。作為實例,「abc 中之至少一者」意圖涵蓋abca-ba-cb-ca-b-c ,以及與多個同一元素之任何組合(例如,a-aa-a-aa-a-ba-a-ca-b-ba-c-cb-bb-b-bb-b-cc-cc-c-c ,或abc 之任何其他排序)。 本文揭示之方法包含用於實現所描述方法之一或多個步驟或動作。在不脫離申請專利範圍之範疇的情況下,方法步驟及/或動作可與彼此互換。換言之,除非指定步驟或動作之特定次序,否則在不脫離申請專利範圍之範疇的情況下可對特定步驟及/或動作之次序及/或使用進行修改。 應理解,所附申請專利範圍不限於上文所說明之精確組態及組件。在不偏離申請專利範圍之範疇的情況下,可在上文所描述之方法及設備之配置、操作及細節中作出各種修改、改變及變化。
100‧‧‧TC裝置
102‧‧‧控制端子
106‧‧‧非絕緣區域
108‧‧‧非絕緣區域
110‧‧‧氧化層
112‧‧‧非絕緣區域
114‧‧‧半導體區域
116‧‧‧半導體區域
118‧‧‧p摻雜區域
120‧‧‧半導體區域
130‧‧‧耗盡區域
200‧‧‧TC裝置
202‧‧‧絕緣區域
204‧‧‧非絕緣區域
206‧‧‧控制區域
208‧‧‧觸點
220‧‧‧邊緣
222‧‧‧邊緣
300‧‧‧TC裝置
302‧‧‧邊緣
304‧‧‧邊緣
400‧‧‧TC裝置
402‧‧‧側面
404‧‧‧側面
406‧‧‧邊緣
408‧‧‧邊緣
410‧‧‧邊緣
450‧‧‧半導體電容器
500‧‧‧TC裝置
550‧‧‧半導體電容器
600‧‧‧操作
602‧‧‧區塊
604‧‧‧區塊
606‧‧‧區塊
700‧‧‧差分TC裝置
702‧‧‧非絕緣區域
704‧‧‧非絕緣區域
706‧‧‧第一控制區域
708‧‧‧絕緣層
710‧‧‧第二控制區域
712‧‧‧深n井區域
714‧‧‧p摻雜基板區域
716‧‧‧絕緣區域
800‧‧‧差分TC裝置
802‧‧‧絕緣區域
804‧‧‧控制區域
900‧‧‧差分TC裝置
902‧‧‧控制區域
910‧‧‧邊緣
912‧‧‧邊緣
1000‧‧‧差分TC裝置
1010‧‧‧邊緣
1012‧‧‧邊緣
1014‧‧‧邊緣
1016‧‧‧邊緣
1018‧‧‧邊緣
1020‧‧‧邊緣
1100‧‧‧操作
1102‧‧‧區塊
1104‧‧‧區塊
1106‧‧‧區塊
1108‧‧‧區塊
AA'‧‧‧線
BB'‧‧‧線
C1‧‧‧主要端子
C2‧‧‧主要端子
CTRL‧‧‧控制端子
為了可以詳細地理解本發明之上述特徵之方式,可藉由參考各態樣來作出上文簡要概括的更特定描述,該等態樣中之一些在附圖中加以說明。然而,應注意,附圖僅說明本發明之某些典型態樣且因此不應被視為限制本發明之範疇,此係因為描述可准許其他同等有效之態樣。 圖1說明實例可變電容器之截面圖。 圖2A及圖2B說明根據本發明之某些態樣的使用絕緣區域來實施以減小通道長度之可變電容器之實例結構。 圖3A及圖3B說明根據本發明之某些態樣的其中非絕緣區域延伸至結構之邊緣的半導體可變電容器之實例結構。 圖4A、圖4B及圖4C說明根據本發明之某些態樣的其中控制區域安置為鄰近於絕緣區域之至少三個側面的可變電容器之實例結構。 圖4D、圖4E及圖4F說明根據本發明之某些態樣的半導體電容器之實例結構。 圖5A、圖5B及圖5C說明根據本發明之某些態樣的具有與非絕緣區域之頂側之單個邊緣重疊之閘極區域的可變電容器之實例結構。 圖5D、圖5E及圖5F說明根據本發明之某些態樣的具有與非絕緣區域之頂側之單個邊緣重疊之閘極區域的半導體電容器之實例結構。 圖6為根據本發明之某些態樣的用於製造可變電容器之實例操作之流程圖。 圖7A、圖7B及圖7C說明根據本發明之某些態樣的其中控制區域插入於兩個非絕緣區域之間的差分可變電容器之實例結構。 圖8A及圖8B說明根據本發明之某些態樣的其中絕緣區域插入於兩個非絕緣區域之間的差分可變電容器之實例結構。 圖9A、圖9B及圖9C說明根據本發明之某些態樣的具有與非絕緣區域之頂側之單個邊緣重疊之控制區域的差分可變電容器之實例結構。 圖10A、圖10B及圖10C說明根據本發明之某些態樣的具有與非絕緣區域之頂側之三個邊緣重疊之控制區域的差分可變電容器之實例結構。 圖11為根據本發明之某些態樣的用於製造差分可變電容器之實例操作之流程圖。

Claims (25)

  1. 一種半導體電容器,包含: 一第一非絕緣區域,其安置在一絕緣層上方; 一絕緣區域;以及 一第二非絕緣區域,其安置為鄰近於該絕緣區域,其中該絕緣層安置在該第二非絕緣區域及該絕緣區域上方,其中該絕緣區域的至少一部分安置在該第二非絕緣區域的一或多個部分上方。
  2. 如請求項1之半導體電容器,進一步包含: 一控制區域,其安置為鄰近於該絕緣區域以使得該第一非絕緣區域與該第二非絕緣區域之間的電容經組態以藉由改變施加至該控制區域之控制電壓來調整,其中該絕緣區域的至少一部分安置在該控制區域的一或多個部分上方。
  3. 如請求項2之半導體電容器,其中該絕緣區域在該絕緣層正下方將該第二非絕緣區域的至少一部分與該控制區域的至少一部分分開。
  4. 如請求項2之半導體電容器,其中該控制區域安置為鄰近於該絕緣區域之至少兩個側面。
  5. 如請求項4之半導體電容器,其中該至少兩個側面中之一者包含該絕緣區域之一底側,該底側與該絕緣區域之其上安置有該絕緣層的一側相對。
  6. 如請求項2之半導體電容器,其中該控制區域鄰近於該絕緣區域之至少三個側面。
  7. 如請求項6之半導體電容器,其中該等三個側面中之一者包含該絕緣區域之一底側,該底側與該絕緣區域之其上安置有該絕緣層的一側相對。
  8. 如請求項6之半導體電容器,其中該絕緣層之一部分安置為鄰近於該第二非絕緣區域之一頂側,並且其中該第一非絕緣區域與該第二非絕緣區域之該頂側的一單個邊緣重疊。
  9. 如請求項1之半導體電容器,其中該絕緣區域包含一淺溝槽隔離(STI)區域。
  10. 如請求項1之半導體電容器,其中該絕緣層之一部分安置為鄰近於該第二非絕緣區域之一頂側,並且其中該第一非絕緣區域與該第二非絕緣區域之該頂側的三個邊緣重疊。
  11. 如請求項1之半導體電容器,其中該絕緣層之一部分安置為鄰近於該第二非絕緣區域之一頂側,並且其中該第一非絕緣區域與該第二非絕緣區域之該頂側的一單個邊緣重疊。
  12. 如請求項1之半導體電容器,進一步包含安置在該第一非絕緣區域及該絕緣區域上方的一或多個觸點。
  13. 如請求項1之半導體電容器,其中該絕緣層包含一介電層。
  14. 一種半導體可變電容器,包含: 一第一非絕緣區域,其安置為鄰近於一第一控制區域或一絕緣區域中之至少一者; 一第二非絕緣區域,其安置為鄰近於該第一控制區域或該絕緣區域中之該至少一者;以及 一第二控制區域,其安置在一絕緣層上方,該絕緣層安置在該第一控制區域或該絕緣區域中之該至少一者上方,其中: 該第二控制區域安置在該第一非絕緣區域及該第二非絕緣區域上方;且 該第一控制區域及該第二控制區域經組態以使得該第一非絕緣區域與該第二非絕緣區域之間的一電容經組態以藉由改變施加至該第一控制區域或該第二控制區域中之至少一者的一控制電壓來調整。
  15. 如請求項14之半導體可變電容器,其中該第一非絕緣區域及該第二非絕緣區域安置為鄰近於該絕緣區域,其中該絕緣區域包含一淺溝槽隔離(STI)區域。
  16. 如請求項15之半導體可變電容器,其中該第一非絕緣區域安置為鄰近於該絕緣區域之一第一側面,其中該第二非絕緣區域安置為鄰近於該絕緣區域之一第二側面,該第二側面與該絕緣區域之該第一側面相對。
  17. 如請求項14之半導體可變電容器,其中該第一非絕緣區域及該第二非絕緣區域安置為鄰近於該第一控制區域及該絕緣區域,其中該第一控制區域安置為鄰近於該絕緣區域。
  18. 如請求項17之半導體可變電容器,其中: 該第一非絕緣區域安置為鄰近於該絕緣區域之一第一側面; 該第二非絕緣區域安置為鄰近於該絕緣區域之一第二側面,該第二側面與該絕緣區域之該第一側面相對;且 該第一控制區域安置為鄰近於該絕緣區域之一第三側面,該第三側面不同於該絕緣區域之該第一側面及該第二側面。
  19. 如請求項17之半導體可變電容器,其中該第二控制區域安置在該絕緣區域、該第一非絕緣區域之一部分、該第二非絕緣區域之一部分及該第一控制區域之一部分上方。
  20. 如請求項17之半導體可變電容器,其中該第一控制區域安置為鄰近於該絕緣區域之至少三個側面。
  21. 如請求項20之半導體可變電容器,其中該絕緣區域之該至少三個側面中之一者包含該絕緣區域之一底側,該底側與該絕緣區域之其上安置有該絕緣層的一頂側相對。
  22. 如請求項14之半導體可變電容器,其中該絕緣層安置為鄰近於該第一非絕緣區域或該第二非絕緣區域中之至少一者的一頂側,並且其中該第二控制區域與該第一非絕緣區域或該第二非絕緣區域中之該至少一者的該頂側之一單個邊緣重疊。
  23. 如請求項14之半導體可變電容器,其中該絕緣層安置為鄰近於該第一非絕緣區域或該第二非絕緣區域中之至少一者的一頂側,並且其中該第二控制區域安置在該第一非絕緣區域或該第二非絕緣區域中之該至少一者的該頂側之三個邊緣上方。
  24. 一種用於製造一半導體電容器之方法,包含: 在一絕緣層上方形成一第一非絕緣區域;以及 在鄰近於一絕緣區域處形成一第二非絕緣區域,其中該絕緣層安置在該第二非絕緣區域及該絕緣區域上方,其中該絕緣區域之至少一部分安置在該第二非絕緣區域中之至少一者的一或多個部分上方。
  25. 一種用於製造一半導體可變電容器之方法,包含: 在鄰近於一第一控制區域或一絕緣區域中之至少一者處形成一第一非絕緣區域; 在鄰近於該第一控制區域或該絕緣區域中之該至少一者處形成一第二非絕緣區域; 在該第一控制區域或該絕緣區域中之該至少一者上方形成一絕緣層;以及 在該絕緣層上方形成一第二控制區域,其中: 該第二控制區域安置在該第一非絕緣區域及該第二非絕緣區域上方;且 該第一控制區域及該第二控制區域經組態以使得該第一非絕緣區域及該第二非絕緣區域之間的一電容經組態以藉由改變施加至該第一控制區域或該第二控制區域中之至少一者的一控制電壓來調整。
TW107105836A 2017-04-21 2018-02-21 具有降低的通道電阻之可變電容器結構 TW201840008A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/494,187 2017-04-21
US15/494,187 US9985145B1 (en) 2017-04-21 2017-04-21 Variable capacitor structures with reduced channel resistance

Publications (1)

Publication Number Publication Date
TW201840008A true TW201840008A (zh) 2018-11-01

Family

ID=61627162

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105836A TW201840008A (zh) 2017-04-21 2018-02-21 具有降低的通道電阻之可變電容器結構

Country Status (3)

Country Link
US (1) US9985145B1 (zh)
TW (1) TW201840008A (zh)
WO (1) WO2018194743A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183565B2 (en) 2019-07-17 2021-11-23 Atomera Incorporated Semiconductor devices including hyper-abrupt junction region including spaced-apart superlattices and related methods
TWI751609B (zh) * 2019-07-17 2022-01-01 美商安托梅拉公司 設有含超晶格之突陡接面區之可變電容器及相關方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351020B1 (en) 1999-11-12 2002-02-26 Motorola, Inc. Linear capacitor structure in a CMOS process
DE10116557A1 (de) * 2001-04-03 2002-10-17 Infineon Technologies Ag Integrierte, abstimmbare Kapazität
DE10222764B4 (de) * 2002-05-15 2011-06-01 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Halbleitervaraktor und damit aufgebauter Oszillator
JP3940063B2 (ja) * 2002-11-20 2007-07-04 松下電器産業株式会社 可変容量素子および可変容量素子内蔵集積回路
KR101146224B1 (ko) * 2005-11-16 2012-05-15 매그나칩 반도체 유한회사 Mos 바랙터 및 그를 포함하는 전압 제어 발진기
JP5168974B2 (ja) * 2007-03-27 2013-03-27 富士通セミコンダクター株式会社 半導体可変容量素子及びその製造方法
US7741187B2 (en) 2007-09-20 2010-06-22 Chartered Semiconductor Manufacturing, Ltd. Lateral junction varactor with large tuning range
US8803288B1 (en) * 2011-05-05 2014-08-12 Eta Semiconductor Inc. Analog transcap device
US9401436B2 (en) 2011-05-05 2016-07-26 Qualcomm Incorporated Multiple control transcap variable capacitor
US8498094B2 (en) 2011-05-05 2013-07-30 Eta Semiconductor Inc. Semiconductor variable capacitor
WO2014194336A2 (en) 2013-05-07 2014-12-04 Fabio Alessio Marino Analog transcap device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183565B2 (en) 2019-07-17 2021-11-23 Atomera Incorporated Semiconductor devices including hyper-abrupt junction region including spaced-apart superlattices and related methods
TWI751609B (zh) * 2019-07-17 2022-01-01 美商安托梅拉公司 設有含超晶格之突陡接面區之可變電容器及相關方法

Also Published As

Publication number Publication date
WO2018194743A1 (en) 2018-10-25
US9985145B1 (en) 2018-05-29

Similar Documents

Publication Publication Date Title
JP5168974B2 (ja) 半導体可変容量素子及びその製造方法
US20080157159A1 (en) Highly tunable metal-on-semiconductor varactor
US10181533B2 (en) Transcap manufacturing techniques without a silicide-blocking mask
US10340395B2 (en) Semiconductor variable capacitor using threshold implant region
US10115835B2 (en) Variable capacitor based on buried oxide process
TW201840008A (zh) 具有降低的通道電阻之可變電容器結構
US9269761B2 (en) Metal-insulator-metal capacitor
WO2019005279A1 (en) ENHANCEMENT OF THE LINEARITY OF A VARIABLE CAPACITOR BY DOPING ENGINEERING
CN110268527B (zh) 用于transcap面积优化的布局技术
US10283650B2 (en) Silicon on insulator (SOI) transcap integration providing front and back gate capacitance tuning
US10840387B2 (en) Buried oxide transcap devices
US10608124B2 (en) Back silicided variable capacitor devices
US10424641B1 (en) Lateral devices in silicon-on-insulator (SOI) technology
US20190312153A1 (en) Variable thickness gate oxide transcap
CN110770916A (zh) 具有降低的控制电压和改善的品质因数的transcap器件架构
CN112189263A (zh) 用于毫米波应用的基于氮化镓的跨电容器
CN108574017B (zh) 变容二极管及其形成方法
US20190305143A1 (en) Apparatuses and methods for a variable capacitor
US20180240915A1 (en) Advanced techniques to manipulate the c-v characteristics of variable capacitors
JP2003086692A (ja) 電圧制御圧電発振器