[go: up one dir, main page]

TW201812945A - 檢測方法、檢測系統以及使用其製造半導體封裝的方法 - Google Patents

檢測方法、檢測系統以及使用其製造半導體封裝的方法 Download PDF

Info

Publication number
TW201812945A
TW201812945A TW106119146A TW106119146A TW201812945A TW 201812945 A TW201812945 A TW 201812945A TW 106119146 A TW106119146 A TW 106119146A TW 106119146 A TW106119146 A TW 106119146A TW 201812945 A TW201812945 A TW 201812945A
Authority
TW
Taiwan
Prior art keywords
image
pattern
defect
pattern group
substrate
Prior art date
Application number
TW106119146A
Other languages
English (en)
Other versions
TWI723176B (zh
Inventor
孫榮薰
梁裕信
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201812945A publication Critical patent/TW201812945A/zh
Application granted granted Critical
Publication of TWI723176B publication Critical patent/TWI723176B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0008—Industrial image inspection checking presence/absence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

一種檢測方法，包括：產生第一佈局資料，所述第一佈局資料包含關於第一圖案群組的形狀的資訊；產生第二佈局資料，所述第二佈局資料包含關於第二圖案群組的形狀的資訊；獲得目標影像，所述目標影像包含所述第一圖案群組的影像及所述第二圖案群組的影像；以及藉由將所述第一佈局資料及所述第二佈局資料與所述目標影像進行比較而自所述目標影像偵測缺陷圖案。所述第一圖案群組、所述第二圖案群組及所述缺陷圖案自基板的頂表面被設置成彼此處於不同的高度。

Description

檢測方法、檢測系統以及使用其製造半導體封裝的方法
本發明概念的示例性實施例是有關於一種檢測方法、一種檢測系統及/或一種使用其來製造扇出型封裝（fan-out package）的方法。
由於半導體晶片已高度積體化，因此半導體晶片的大小可減小。然而，半導體晶片上的凸塊之間的距離可依據例如電子裝置工程聯合委員會（joint electron device engineering council，JEDEC）等國際標準協會的國際標準來設定。因此，可能難以調整半導體晶片的凸塊的數目。另外，由於半導體晶片的大小減小，因此可能難以處理及測試半導體晶片。此外，上面安裝有半導體晶片的板可基於所述半導體晶片的大小而為多樣化的。為解決該些問題，已開發出扇出型封裝。
扇出型封裝製程（fan-out packaging process）可包括藉由在上面安裝有半導體晶片的基板上形成絕緣層及內連線來進行封裝。在形成絕緣層及內連線的製程之後，可執行檢查製程（inspection process）以檢驗絕緣層及內連線處是否出現缺陷。藉由檢查製程，扇出型封裝製程的條件可得到改善（或作為另一選擇的最佳化），且藉由所述檢查製程，可在早期階段檢驗是否出現扇出型封裝的缺陷。
本發明概念的示例性實施例可提供能夠偵測缺陷的檢測方法及/或檢測系統。
本發明概念的示例性實施例亦可提供一種能夠在早期階段偵測缺陷的製造半導體封裝的方法。
在示例性實施例中，本發明的檢測方法可包括：產生第一佈局資料，所述第一佈局資料包含關於第一圖案群組的第一形狀的資訊；產生第二佈局資料，所述第二佈局資料包含關於第二圖案群組的第二形狀的資訊；獲得目標影像，所述目標影像包含所述第一圖案群組的影像及所述第二圖案群組的影像；以及基於所述第一佈局資料、所述第二佈局資料及所述目標影像來偵測缺陷圖案，其中所述第一圖案群組、所述第二圖案群組及所述缺陷圖案是相對於基板的頂表面處於不同高度的圖案。
在示例性實施例中，本發明的檢測系統可包括：影像量測設備，被配置成量測形成於基板上的圖案的影像；記憶體裝置，被配置成儲存初步佈局資料，所述初步佈局資料包含關於所述圖案的形狀的資訊；以及資料處理器，被配置成自所述影像量測設備獲得所述圖案的所述影像，基於所述影像及所述初步佈局資料而自所述影像偵測缺陷圖案，且將關於所述缺陷圖案的形狀的資訊添加至所述初步佈局資料中以產生佈局資料。
在示例性實施例中，本發明的製造半導體封裝的方法可包括：在基板上形成第一圖案群組；量測所述第一圖案群組的第一影像；基於所述第一影像產生第一佈局資料，所述第一佈局資料包含關於所述第一圖案群組的形狀的資訊；在所述基板上形成覆蓋所述第一圖案群組的層間層；在所述層間層上形成第二圖案群組；量測所述第二圖案群組的第二影像；基於所述第二影像產生第二佈局資料，所述第二佈局資料包含關於所述第二圖案群組的形狀的資訊；量測包括所述第一影像及所述第二影像的目標影像；以及基於所述第一佈局資料、所述第二佈局資料及所述目標影像，自所述目標影像偵測缺陷圖案，所述缺陷圖案自所述基板處於所述第一圖案群組與所述第二圖案群組之間的高度。
本發明的形成半導體封裝的方法包括：基於對所述半導體封裝中的第一半導體封裝中的第一內連線以及與所述第一內連線相關聯的第一缺陷的量測來產生第一佈局資料；基於對所述半導體封裝中的所述第一半導體封裝中的第二內連線以及與所述第二內連線相關聯的第二缺陷的量測來產生第二佈局資料，所述第二內連線藉由層間層中位於所述第二內連線與所述第一內連線之間的通孔而連接至所述第一內連線，以使得所述第二佈局資料不包括所述第一內連線及與所述第一內連線相關聯的所述第一缺陷；以及基於所述第一佈局資料及所述第二佈局資料，偵測與所述通孔相關聯的第三缺陷。
在下文中，將參照附圖來詳細闡述本發明概念的一些示例性實施例。
圖1是說明根據本發明概念一些示例性實施例的檢測系統的示意圖，且圖2是說明圖1所示影像量測設備的一部分的立體圖。
參照圖1及圖2，檢測系統1000可包括平台（stage）400、影像量測設備200及電腦300，平台400上裝載有基板100，影像量測設備200用於量測形成於基板100上的圖案的影像，電腦300儲存及處理自影像量測設備200獲得的影像資料。影像量測設備200可為在非破壞性測試（non-destructive test）中使用的設備。
影像量測設備200可包括第一光源210及第二光源220、反射部件230、光接收部件（light receiving part）240及影像感測器250，第一光源210及第二光源220將光照射至基板100的頂表面上，反射部件230控制光路徑，光接收部件240接收自基板100的頂表面反射的光，影像感測器250使用自基板100的頂表面反射的光來產生影像。
光接收部件240可包括至少一個鏡頭且可設置於基板100的頂表面之上。第一光源210可設置於基板100的頂表面上方且可在側向上與光接收部件240間隔開。在一些示例性實施例中，第一光源210可具有環繞光接收部件240的側壁的環形形狀。自第一光源210發出的第一光L1可被控制成沿相對於基板100的頂表面傾斜的方向照射於基板100的頂表面上。第一光L1可自基板100的頂表面反射及/或散射，且第一光L1的散射光L1’可經由光接收部件240而被提供至影像感測器250。當反射部件230設置於散射光L1’的光路徑上時，散射光L1’可經過反射部件230而被提供至影像感測器250。
反射部件230可設置於基板100與影像感測器250之間。第二光源220可在側向上與反射部件230間隔開。自第二光源220發出的第二光L2可被反射部件230控制成沿相對於基板100的頂表面垂直的方向入射於基板100的頂表面上。換言之，反射部件230可控制第二光L2的光路徑。當光接收部件240設置於自反射部件230反射的第二光L2的光路徑上時，第二光L2可在垂直方向上經由光接收部件240入射於基板100的頂表面上。第二光L2可自基板100的頂表面反射，且第二光L2的反射光L2’可經過反射部件230而被提供至影像感測器250。當光接收部件240設置於反射光L2’的光路徑上時，反射光L2’可以先經過光接收部件240再經過反射部件230的次序經過光接收部件240及反射部件230且可接著被提供至影像感測器250。影像感測器250可使用第一光L1的散射光L1’及第二光L2的反射光L2’來產生形成於基板100上的圖案的影像。
影像量測設備200可為包括第一光學系統及第二光學系統的混合光學系統，所述第一光學系統使用第一光源210來量測形成於基板100上的圖案的影像，所述第二光學系統使用第二光源220來量測形成於基板100上的圖案的影像。
第一光源210可為暗場照射（dark-field illumination），且第二光源220可為明場照射（bright-field illumination）。第二光學系統的焦深（depth of focus）可大於第一光學系統的焦深。
電腦300可處理自影像感測器250獲得的影像資料。電腦300可包括資料處理器310、記憶體裝置320、輸入/輸出（input/output，I/O）單元330及介面單元340，資料處理器310處理各種資料，記憶體裝置320儲存各種資料。
記憶體裝置320可包括於其中儲存有庫（library）的硬碟及/或非揮發性半導體記憶體裝置（例如快閃記憶體裝置（flash memory device）、相變記憶體裝置（phase-change memory device）及/或磁性記憶體裝置（magnetic memory device））。隨後將闡述資料處理器310的及記憶體裝置320的詳細功能。
輸入/輸出單元330可包括鍵盤、小鍵盤（keypad）或顯示裝置中的至少一者。自影像感測器250獲得的影像資料可經由介面單元340而傳輸至電腦300。另外，由電腦300所處理的資料可經由介面單元340而傳輸至影像感測器250。介面單元340可包括纜線元件（cable element）、無線元件或通用串列匯流排（universal serial bus，USB）中的至少一者。
資料處理器310、記憶體裝置320、輸入/輸出單元330及介面單元340可經由資料匯流排而彼此連接。
在下文中將闡述一種使用檢測系統1000的檢測方法。
圖3是說明根據本發明概念一些示例性實施例的檢測方法的流程圖。圖4是詳細說明圖3所示操作S20的流程圖，且圖5是詳細說明圖3所示操作S40的流程圖。圖6A是說明上面形成有第一圖案群組的基板的平面圖，且圖6B是沿圖6A所示的線A-A’截取的剖視圖。圖7A至圖7D是說明圖3所示操作S20的平面圖。圖8A是說明上面形成有第二圖案群組的基板的平面圖，且圖8B是沿圖8A所示的線A-A’截取的剖視圖。圖9A至圖9D是說明圖3所示的操作S40的平面圖。圖10至圖12是說明圖3所示的操作S50及操作S60的平面圖。
參照圖3、圖6A及圖6B，在操作S10中，可提供包括第一圖案群組130的基板100。基板100可為半導體基板或可為安裝有半導體晶片的封裝基板。第一圖案群組130可包括形成於基板100上的第一圖案110及第一缺陷圖案120。第一缺陷圖案120可為可能在形成第一圖案110的製程期間出現的任意缺陷。
參照圖3及圖4，在操作S20中，電腦300可產生第一佈局資料。第一佈局資料可包含關於第一圖案群組130的形狀的資訊。在一些示例性實施例中，可將包括第一圖案群組130的基板100提供至參照圖1所述的檢測系統1000的平台400上。影像量測設備200可量測第一圖案群組130的影像，且電腦300可使用第一圖案群組130的影像來產生第一佈局資料。
詳言之，參照圖4及圖7A，在操作S22中，電腦300可獲得第一圖案群組130的第一影像IMG1。第一影像IMG1可為使用影像量測設備200的第一光源210而量測的影像。換言之，第一影像IMG1可為藉由第一光學系統使用暗場照射而量測的暗場影像。電腦300的資料處理器310可自影像量測設備200獲得第一影像IMG1。
參照圖4及圖7B，在操作S24中，電腦300可獲得第一初步佈局資料P_LAYOUT1。第一初步佈局資料P_LAYOUT1可包含關於第一圖案110的形狀的資訊。第一初步佈局資料P_LAYOUT1可為包含關於第一圖案110的平面形狀的資訊的設計佈局。第一初步佈局資料P_LAYOUT1可包含為恰當格式（例如GDS II）的資料，所述資料用於界定形成於基板100上的第一圖案110。電腦300的記憶體裝置320可儲存第一初步佈局資料P_LAYOUT1且電腦300的資料處理器310可自記憶體裝置320獲得第一初步佈局資料P_LAYOUT1。在一些示例性實施例中，在執行量測之前，可將第一初步佈局資料P_LAYOUT1提供至記憶體裝置320。
參照圖4及圖7C，在操作S26中，電腦300可藉由將第一初步佈局資料P_LAYOUT1與第一影像IMG1進行比較而自第一影像IMG1偵測第一缺陷圖案120。偵測第一缺陷圖案120可包括選擇第一影像IMG1的不與第一初步佈局資料P_LAYOUT1中關於所述形狀的資訊重合的一部分來作為第一缺陷圖案120的影像。資料處理器310可將分別自影像量測設備200及記憶體裝置320獲得的第一影像IMG1與第一初步佈局資料P_LAYOUT1進行比較。另外，資料處理器310可選擇第一影像IMG1的不與第一初步佈局資料P_LAYOUT1中關於所述形狀的資訊重合的所述一部分來作為第一缺陷圖案120的影像。資料處理器310可自第一缺陷圖案120的影像獲得關於第一缺陷圖案120的形狀的資訊。在一些示例性實施例中，可藉由第一缺陷圖案120的影像來界定第一缺陷圖案120的形狀。
參照圖4及圖7D，在操作S28中，電腦300可藉由將關於第一缺陷圖案120的形狀的資訊添加至第一初步佈局資料P_LAYOUT1中來產生第一佈局資料LAYOUT1。第一佈局資料LAYOUT1可為包含關於第一圖案110的平面形狀的資訊及關於第一缺陷圖案120的平面形狀的資訊的設計佈局。第一佈局資料LAYOUT1可包括與第一初步佈局資料P_LAYOUT1相同格式（例如GDS II）的資料。第一佈局資料LAYOUT1可儲存於記憶體裝置320中。
參照圖3、圖8A及圖8B，在操作S30中，可提供包括堆疊於第一圖案群組130上的第二圖案群組170的基板100。基板100可包括層間層180及第二圖案群組170，層間層180設置於基板100的頂表面上以覆蓋第一圖案群組130，第二圖案群組170形成於層間層180上。第二圖案群組170可包括形成於層間層180上的第二圖案150及第二缺陷圖案160。第二缺陷圖案160可為可能在形成第二圖案150的製程期間出現的任意缺陷。
基板100可更包括通孔圖案132及缺陷圖案140，通孔圖案132穿透層間層180以將第一圖案110連接至第二圖案150，缺陷圖案140是在層間層180中產生。層間層180可為透明層或半透明層。在一些示例性實施例中，第一圖案110及第二圖案150可為導電圖案，且層間層180可為透明絕緣層或半透明絕緣層。通孔圖案132可為用於將第一圖案110電性連接至第二圖案150的導電圖案，且缺陷圖案140可為在層間層180中形成的空隙（void）。
參照圖3及圖5，在操作S40中，電腦300可產生第二佈局資料。第二佈局資料可包含關於第二圖案群組170的形狀。在一些示例性實施例中，可將包括第一圖案群組130及第二圖案群組170的基板100設置至參照圖1所述的檢測系統1000的平台400上。影像量測設備200可量測第二圖案群組170的影像，且電腦300可使用第二圖案群組170的影像來產生第二佈局資料。
詳言之，參照圖5及圖9A，在操作S42中，電腦300可獲得第二圖案群組170的第二影像IMG2。第二影像IMG2可為使用影像量測設備200的第一光源210而量測的影像。換言之，第二影像IMG2可為藉由第一光學系統使用暗場照射而量測的暗場影像。在此種情形中，儘管層間層180是透明層或半透明層，然而可不將第一圖案群組130的形狀投射至第二影像IMG2。換言之，第二影像IMG2可不包括第一圖案群組130的影像。電腦300的資料處理器310可自影像量測設備200獲得第二影像IMG2。
參照圖5及圖9B，在操作s44中，電腦300可獲得第二初步佈局資料P_LAYOUT2。第二初步佈局資料P_LAYOUT2可包含關於第二圖案150的形狀的資訊。第二初步佈局資料P_LAYOUT2可為包含關於第二圖案150的平面形狀的資訊的設計佈局。第二初步佈局資料P_LAYOUT2可包含為恰當格式（例如GDS II）的資料，所述資料用於界定形成於基板100上的第二圖案150。電腦300的記憶體裝置320可儲存第二初步佈局資料P_LAYOUT2，且電腦300的資料處理器310可自記憶體裝置320獲得第二初步佈局資料P_LAYOUT2。在一些示例性實施例中，在進行量測操作之前，記憶體裝置320可儲存第二初步佈局資料P_LAYOUT2。
參照圖5及圖9C，在操作S46中，電腦300可藉由將第二初步佈局資料P_LAYOUT2與第二影像IMG2進行比較而自第二影像IMG2偵測第二缺陷圖案160。偵測第二缺陷圖案160可包括選擇第二影像IMG2的不與第二初步佈局資料P_LAYOUT2中關於所述形狀的資訊重合的一部分來作為第二缺陷圖案160的影像。資料處理器310可將分別自影像量測設備200及記憶體裝置320獲得的第二影像IMG2與第二初步佈局資料P_LAYOUT2進行比較。另外，資料處理器310可選擇第二影像IMG2的不與第二初步佈局資料P_LAYOUT2中關於所述形狀的資訊重合的所述一部分來作為第二缺陷圖案160的影像。資料處理器310可自第二缺陷圖案160的影像獲得關於第二缺陷圖案160的形狀的資訊。
參照圖5及圖9D，在操作S48中，電腦300可藉由將關於第二缺陷圖案160的形狀的資訊添加至第二初步佈局資料P_LAYOUT2中來產生第二佈局資料LAYOUT2。第二佈局資料LAYOUT2可為包含關於第二圖案150的平面形狀的資訊及關於第二缺陷圖案160的平面形狀的資訊的設計佈局。第二佈局資料LAYOUT2可包含與第二初步佈局資料P_LAYOUT2相同格式（例如GDS II）的資料。第二佈局資料LAYOUT2可儲存於記憶體裝置320中。
參照圖3及圖10，在操作S50中，電腦300可獲得包括第一圖案群組130的影像及第二圖案群組170的影像的目標影像IMG_T。在一些示例性實施例中，可將包括第一圖案群組130及第二圖案群組170的基板100提供至參照圖1所述的檢測系統1000的平台400上。在參照圖5及圖9A所述的量測第二圖案群組170的第二影像IMG2之前或之後，影像量測設備200可量測包括第一圖案群組130的影像及第二圖案群組170的影像的目標影像IMG_T。
目標影像IMG_T可為使用影像量測設備200的第二光源220而量測的影像。換言之，目標影像IMG_T可為藉由第二光學系統使用明場照射而量測的明場影像。在此種情形中，當層間層180是透明層或半透明層時，可將設置於第二圖案群組170下方的圖案（即，第一圖案群組130及缺陷圖案140）反射至或投射至目標影像IMG_T且可示出於目標影像IMG_T中。換言之，目標影像IMG_T可包括第二圖案群組170的影像及設置於第二圖案群組170下方的第一圖案群組130的影像及缺陷圖案140的影像。電腦300的資料處理器310可自影像量測設備200獲得目標影像IMG_T。
參照圖3及圖12，在操作S60中，電腦300可藉由將目標影像IMG_T與圖7D及圖9D所示第一佈局資料LAYOUT1及第二佈局資料LAYOUT2進行比較而自目標影像IMG_T偵測缺陷圖案140。偵測缺陷圖案140可包括選擇目標影像IMG_T的不與第一佈局資料LAYOUT1中關於所述形狀的資訊及第二佈局資料LAYOUT2中關於所述形狀的資訊重合的一部分來作為缺陷圖案140的影像。資料處理器310可自記憶體裝置320獲得第一佈局資料LAYOUT1及第二佈局資料LAYOUT2。資料處理器310可將目標影像IMG_T與第一佈局資料LAYOUT1及第二佈局資料LAYOUT2中的每一者進行比較。如圖12中所示，資料處理器310可選擇目標影像IMG_T的不與第一佈局資料LAYOUT1中關於所述形狀的資訊及第二佈局資料LAYOUT2中關於所述形狀的資訊重合的所述一部分來作為缺陷圖案140的影像。
參照圖3、圖11及圖12，根據一些示例性實施例，資料處理器310可將第一佈局資料LAYOUT1與第二佈局資料LAYOUT2進行合併以產生圖11中所示的第三佈局資料LAYOUT3。第三佈局資料LAYOUT3可為藉由將第一圖案群組130的平面形狀與第二圖案群組170的平面形狀彼此合併而達成的複合設計佈局。第三佈局資料LAYOUT3可包括與第一佈局資料LAYOUT1及第二佈局資料LAYOUT2相同格式（例如GDS II）的資料。第三佈局資料LAYOUT3可儲存於記憶體裝置320中。資料處理器310可將第三佈局資料LAYOUT3與目標影像IMG_T進行比較。另外，如圖12中所示，資料處理器310可選擇目標影像IMG_T的不與第三佈局資料LAYOUT3中關於所述形狀的資訊重合的所述一部分來作為缺陷圖案140的影像。因此，可自目標影像IMG_T偵測缺陷圖案140。
大體而言，當層間層180具有透明或半透明性質時，可能難以藉由光學設備來偵測在層間層180中產生的缺陷（例如空隙）。舉例而言，若使用暗場照射系統來量測層間層180的暗場影像，則暗場影像可僅具有設置於層間層180的表面上的圖案（例如第二圖案群組170）的形狀。換言之，暗場影像上可不示出缺陷的形狀。作為另一選擇，若使用暗場照射系統來量測層間層180的明場影像，則所述明場影像可包括缺陷的形狀且亦可包括設置於層間層180下方的圖案（例如第一圖案群組130）的形狀。換言之，可能難以自明場影像選擇缺陷。
根據本發明概念的一些示例性實施例，可使用包括第一圖案110及第一缺陷圖案120的第一圖案群組130的暗場影像（即，第一影像IMG1）來產生包含關於第一圖案群組130的形狀的資訊的第一佈局資料LAYOUT1。相同地，可使用包括第二圖案150及第二缺陷圖案160的第二圖案群組170的暗場影像（即，第二影像IMG2）來產生包含關於第二圖案群組170的形狀的資訊的第二佈局資料LAYOUT2。
當層間層180具有透明及半透明性質時，目標影像IMG_T可為明場影像，所述明場影像包括第一圖案群組130的形狀、第二圖案群組170的影像及在層間層180中產生的缺陷圖案140的形狀。在此種情形中，可將目標影像IMG_T與第一佈局資料LAYOUT1及第二佈局資料LAYOUT2進行比較，且可選擇目標影像IMG_T的不與第一佈局資料LAYOUT1中關於所述形狀的資訊及第二佈局資料LAYOUT2中關於所述形狀的資訊重合的所述一部分來作為缺陷圖案140的影像。因此，可輕易地偵測缺陷圖案140。
換言之，本發明概念的示例性實施例可提供能夠使用光學設備來輕易地偵測在透明層間層或半透明層間層中產生的缺陷的檢測方法及檢測系統。
圖13是說明根據本發明概念一些示例性實施例的使用檢測方法製造半導體封裝的方法的流程圖。圖14A是說明根據本發明概念一些實施例的封裝基板的平面圖，且圖14B是沿圖14A所示的線A-A’截取的剖視圖。圖15是與圖14A所示的線A-A’對應的剖視圖，以說明根據本發明概念一些示例性實施例的使用檢測方法製造的半導體封裝。
參照圖14A及圖14B，可提供基板100。基板100可為安裝有半導體晶片的封裝基板。基板100可包括支撐基板10、半導體晶片14及模具層20，支撐基板10包括穿透支撐基板10的多個空腔12，半導體晶片14分別設置於空腔12中，模具層20設置於支撐基板10的一個表面上以覆蓋半導體晶片14。模具層20可延伸至空腔12中進而設置於支撐基板10與半導體晶片14之間。基板100可包括基板焊盤（substrate pad）18及裝置焊盤（device pad）16，基板焊盤18用於將支撐基板10電性連接至與支撐基板10對應的內連線，裝置焊盤16用於將半導體晶片14中的每一半導體晶片電性連接至與所述每一半導體晶片對應的內連線。隨後將闡述內連線。基板100可更包括設置於支撐基板10與模具層20之間的其他基板焊盤18。
參照圖13及圖15，可在基板100上形成第一絕緣層22。可在支撐基板10的與模具層20相對的表面上形成第一絕緣層22，且第一絕緣層22可覆蓋基板焊盤18及裝置焊盤16。第一絕緣層22可與模具層20的延伸至空腔12中的部分接觸。第一絕緣層22可為透明層或半透明層且可包含例如感光性材料（photosensitive material）。可在第一絕緣層22中形成通孔24。通孔24可穿透第一絕緣層22而連接至基板焊盤18及裝置焊盤16。
在操作S100中，可在包括第一絕緣層22的基板100上形成第一圖案群組130。如參照圖6A及圖6B所述，第一圖案群組130可包括第一圖案110及第一缺陷圖案120。第一圖案110可為與通孔24中的一或多個對應通孔電性連接的內連線圖案，且第一缺陷圖案120可為可能在形成第一圖案110的製程期間出現的任意缺陷。
在操作S110中，在形成第一圖案群組130之後，電腦300可量測第一圖案群組130的第一影像IMG1。首先，可將包括第一圖案群組130的基板100提供至參照圖1所述的檢測系統1000的平台400上。在此種情形中，可在平台400上將基板100設置成使得基板100的上面形成有第一圖案群組130的表面來面對影像量測設備200。如參照圖7A所述，第一影像IMG1可為使用影像量測設備200的第一光源210而量測的影像。換言之，第一影像IMG1可為藉由第一光學系統使用暗場照射而量測的暗場影像。因此，可不將形成於第一圖案群組130下方的圖案的形狀投射至或反射至第一影像IMG1。
在操作S120中，可驅動參照圖1所述的電腦300的資料處理器310以產生包含關於第一圖案群組130的形狀的資訊的第一佈局資料。詳言之，重新參照圖4及圖7A，在操作S22中，資料處理器310可自影像量測設備200獲得第一影像IMG1。重新參照圖4及圖7B，在操作S24中，資料處理器310可獲得包含關於第一圖案110的形狀的資訊的第一初步佈局資料P_LAYOUT1。舉例而言，電腦300的記憶體裝置320可儲存第一初步佈局資料P_LAYOUT1，且電腦300的資料處理器310可自記憶體裝置320獲得第一初步佈局資料P_LAYOUT1。重新參照圖4及圖7C，在操作S26中，資料處理器310可將第一初步佈局資料P_LAYOUT1與第一影像IMG1進行比較以自第一影像IMG1偵測第一缺陷圖案120。資料處理器310可選擇第一影像IMG1的不與第一初步佈局資料P_LAYOUT1中關於所述形狀的資訊重合的一部分來作為第一缺陷圖案120的影像，且因此可自第一影像IMG1偵測第一缺陷圖案120。資料處理器310可自第一缺陷圖案120的影像獲得關於第一缺陷圖案120的形狀的資訊。重新參照圖4及圖7D，在操作S28中，資料處理器310可將關於第一缺陷圖案120的形狀的資訊添加至第一初步佈局資料P_LAYOUT1中以產生第一佈局資料LAYOUT1。可將第一佈局資料LAYOUT1儲存於記憶體裝置320中。
重新參照圖13及圖15，在量測第一圖案群組130的第一影像IMG1之後，在操作S130中，可在基板100上形成覆蓋第一圖案群組130的層間層180。如參照圖8A及圖8B所述，層間層180可為具有透明或半透明性質的絕緣層。層間層180可包含感光性材料。層間層180可包含與第一絕緣層22實質上相同的材料。可在層間層180中形成通孔圖案132。通孔圖案132可穿透層間層180以電性連接至第一圖案群組130（例如第一圖案110）。可在形成層間層180的製程期間在層間層180中形成缺陷圖案140。缺陷圖案140可為例如空隙。
在操作S140中，可在層間層180上形成第二圖案群組170。如參照圖8A及圖8B所述，第二圖案群組170可包括第二圖案150及第二缺陷圖案160。第二圖案150可為與通孔圖案132電性連接的內連線圖案，且第二缺陷圖案160可為可能在形成第二圖案150的製程期間出現的任意缺陷。
在操作S150中，在形成第二圖案群組170之後，電腦300可量測第二圖案群組170的第二影像IMG2。在一些示例性實施例中，可將包括第二圖案群組170的基板100提供至參照圖1所述的檢測系統1000的平台400上。在此種情形中，可在平台400上將基板100設置成使得基板100的上面形成有第二圖案群組170的表面來面對影像量測設備200。如參照圖9A所述，第二影像IMG2可為使用影像量測設備200的第一光源210而量測的影像。換言之，第二影像IMG2可為藉由第一光學系統使用暗場照射而量測的暗場影像。因此，可不將形成於第二圖案群組170下方的圖案（例如第一圖案群組130及缺陷圖案140）的形狀投射至第二影像IMG2或不使所述形狀包含於第二影像IMG2中。
在操作S160中，可驅動參照圖1所述的電腦300的資料處理器310來產生包含關於第二圖案群組170的形狀的資訊的第二佈局資料。詳言之，重新參照圖5及圖9A，在操作S42中，資料處理器310可自影像量測設備200獲得第二影像IMG2。重新參照圖5及圖9B，在操作S44中，資料處理器310可獲得包含關於第二圖案150的形狀的資訊的第二初步佈局資料P_LAYOUT2。電腦300的記憶體裝置320可儲存第二初步佈局資料P_LAYOUT2，且電腦300的資料處理器310可自記憶體裝置320獲得第二初步佈局資料P_LAYOUT2。重新參照圖5及圖9C，在操作S46中，資料處理器310可將第二初步佈局資料P_LAYOUT2與第二影像IMG2進行比較以自第二影像IMG2偵測第二缺陷圖案160。資料處理器310可選擇第二影像IMG2的不與第二初步佈局資料P_LAYOUT2中關於所述形狀的資訊重合的一部分來作為第二缺陷圖案160的影像，且因此可自第二影像IMG2偵測第二缺陷圖案160。資料處理器310可自第二缺陷圖案160的影像獲得關於第二缺陷圖案160的形狀的資訊。重新參照圖5及圖9D，在操作S48中，資料處理器310可將關於第二缺陷圖案160的形狀的資訊添加至第二初步佈局資料P_LAYOUT2中以產生第二佈局資料LAYOUT2。可將第二佈局資料LAYOUT2儲存於記憶體裝置320中。
在操作S170中，在形成第二圖案群組170之後，電腦300可量測包括第一圖案群組130的影像及第二圖案群組170的影像的目標影像IMG_T。可在量測第二圖案群組170的第二影像IMG2之前或之後量測目標影像IMG_T。如參照圖10所述，目標影像IMG_T可為使用影像量測設備200的第二光源220而量測的影像。換言之，目標影像IMG_T可為藉由第二光學系統使用暗場照射而量測的暗場影像。因此，可將設置於第二圖案群組170下方的圖案（例如第一圖案群組130及缺陷圖案140）的形狀投射至或反射至目標影像IMG_T。換言之，目標影像IMG_T可包括第二圖案群組170的影像及設置於第二圖案群組170下方的第一圖案群組130的影像及缺陷圖案140的影像。
在操作S180中，參照圖1所述的電腦300的資料處理器310可將目標影像IMG_T與第一佈局資料LAYOUT1及第二佈局資料LAYOUT2進行比較以自目標影像IMG_T偵測缺陷圖案140。資料處理器310可自影像量測設備200獲得目標影像IMG_T且可自記憶體裝置320獲得第一佈局資料LAYOUT1及第二佈局資料LAYOUT2。資料處理器310可選擇目標影像IMG_T的不與第一初步佈局資料LAYOUT1中關於所述形狀的資訊及第二初步佈局資料LAYOUT2中關於所述形狀的資訊重合的一部分來作為缺陷圖案140的影像，且因此可自目標影像IMG_T偵測缺陷圖案140。
在操作S190中，可驅動資料處理器310來檢驗缺陷圖案140的尺寸（例如位置或大小）是否處於可容許範圍內。
在操作S200中，若缺陷圖案140的尺寸超過可容許範圍，則電腦300可產生警報（alarm）。
否則，在操作S210中，若缺陷圖案140的尺寸處於可容許範圍內，則電腦200可隨後執行一或多個後續製程以形成封裝。
舉例而言，可在具有第二圖案群組170的基板100上形成第二絕緣層26。第二絕緣層26可為透明層或半透明層且可包含例如感光性材料。第二絕緣層26可包含與層間層180實質上相同的材料。第二絕緣層26可具有暴露出第二圖案群組170的至少一部分（即，第二圖案150的至少一部分）的開口。可在所述開口中提供凸塊28。可將凸塊28設置成將第二圖案群組170（即，第二圖案150）電性連接至外部端子或外部系統。因此，可製造安裝有半導體晶片14的扇出型封裝。
本發明概念的示例性實施例可提供能夠使用光學設備來輕易地偵測在透明層間層或半透明層間層中產生的缺陷的檢測方法及/或檢測系統。另外，本發明概念的示例性實施例亦可提供能夠在早期階段偵測可能在製造半導體封裝的製程中出現的缺陷的所述製造半導體封裝的方法。
儘管已參照一些示例性實施例闡述了本發明概念的示例性實施例，然而對於熟習此項技術者而言應顯而易見，可作出各種變化及潤飾，而此並不背離本發明概念示例性實施例的精神及範圍。因此，應理解以上示例性實施例並非限制性的而是說明性的。因此，本發明概念的示例性實施例的範圍應藉由以下申請專利範圍及其等效範圍的最廣泛可容許解釋來確定，且不應受前述說明約束或限制。
10‧‧‧支撐基板
12‧‧‧空腔
14‧‧‧半導體晶片
16‧‧‧裝置焊盤
18‧‧‧基板焊盤
20‧‧‧模具層
22‧‧‧第一絕緣層
24‧‧‧通孔
26‧‧‧第二絕緣層
28‧‧‧凸塊
100‧‧‧基板
110‧‧‧第一圖案
120‧‧‧第一缺陷圖案
130‧‧‧第一圖案群組
132‧‧‧通孔圖案
140‧‧‧缺陷圖案
150‧‧‧第二圖案
160‧‧‧第二缺陷圖案
170‧‧‧第二圖案群組
180‧‧‧層間層
200‧‧‧影像量測設備
210‧‧‧第一光源
220‧‧‧第二光源
230‧‧‧反射部件
240‧‧‧光接收部件
250‧‧‧影像感測器
300‧‧‧電腦
310‧‧‧資料處理器
320‧‧‧記憶體裝置
330‧‧‧輸入/輸出單元
340‧‧‧介面單元
400‧‧‧平台
1000‧‧‧檢測系統
A-A’‧‧‧線
IMG1‧‧‧第一影像
IMG2‧‧‧第二影像
IMG_T‧‧‧目標影像
L1‧‧‧第一光
L1’‧‧‧散射光
L2‧‧‧第二光
L2’‧‧‧反射光
LAYOUT1‧‧‧第一佈局資料
LAYOUT2‧‧‧第二佈局資料
LAYOUT3‧‧‧第三佈局資料
P_LAYOUT1‧‧‧第一初步佈局資料
P_LAYOUT2‧‧‧第二初步佈局資料
S10、S20、S22、S24、S26、S28、S30、S40、S42、S44、S46、S48、S50、S60、S100、S110、S120、S130、S140、S150、S160、S170、S180、S190、S200、S210‧‧‧操作
藉由閱讀附圖及隨附詳細說明，本發明概念的示例性實施例將變得更顯而易見。 圖1是說明根據本發明概念一些示例性實施例的檢測系統的示意圖。 圖2是說明圖1所示影像量測設備的一部分的立體圖。 圖3是說明根據本發明概念一些示例性實施例的檢測方法的流程圖。 圖4是詳細說明圖3所示操作S20的流程圖。 圖5是詳細說明圖3所示操作S40的流程圖。 圖6A是說明上面形成有第一圖案群組的基板的平面圖。 圖6B是沿圖6A所示的線A-A’截取的剖視圖。 圖7A至圖7D是說明圖3所示操作S20的平面圖。 圖8A是說明上面形成有第二圖案群組的基板的平面圖。 圖8B是沿圖8A所示的線A-A’截取的剖視圖。 圖9A至圖9D是說明圖3所示的操作S40的平面圖。 圖10至圖12是說明圖3所示的操作S50及操作S60的平面圖。 圖13是說明根據本發明概念一些示例性實施例的使用檢測方法製造半導體封裝的方法的流程圖。 圖14A是說明根據本發明概念一些示例性實施例的封裝基板的平面圖。 圖14B是沿圖14A所示的線A-A’截取的剖視圖。 圖15是與圖14A所示的線A-A’對應的剖視圖，以說明根據本發明概念一些示例性實施例的使用檢測方法製造的半導體封裝。

Claims (22)

  1. 一種檢測方法，包括： 產生第一佈局資料，所述第一佈局資料包含第一圖案群組的第一形狀的資訊； 產生第二佈局資料，所述第二佈局資料包含第二圖案群組的第二形狀的資訊； 獲得目標影像，所述目標影像包含所述第一圖案群組的影像及所述第二圖案群組的影像；以及 基於所述第一佈局資料、所述第二佈局資料及所述目標影像來偵測缺陷圖案，其中 所述第一圖案群組、所述第二圖案群組及所述缺陷圖案是相對於基板的頂表面處於不同高度的圖案。
  2. 如申請專利範圍第1項所述的檢測方法，其中偵測所述缺陷圖案包括： 選擇所述目標影像的一部分作為所述缺陷圖案的影像，以使得所述目標影像的所述一部分不與所述第一形狀的所述資訊及所述第二形狀的所述資訊重合。
  3. 如申請專利範圍第1項所述的檢測方法，其中所述第一圖案群組包括第一圖案及第一缺陷圖案，且產生所述第一佈局資料包括： 獲得所述第一圖案群組的第一影像； 獲得第一初步佈局資料，所述第一初步佈局資料包含所述第一圖案的形狀的資訊； 基於所述第一初步佈局資料及所述第一影像自所述第一影像偵測所述第一缺陷圖案；以及 將所述第一缺陷圖案的形狀的資訊添加至所述第一初步佈局資料。
  4. 如申請專利範圍第3項所述的檢測方法，其中獲得所述第一影像是使用沿所述基板的所述頂表面傾斜的方向入射的光來獲得所述第一影像。
  5. 如申請專利範圍第3項所述的檢測方法，其中偵測所述第一缺陷圖案包括： 選擇所述第一影像的一部分作為所述第一缺陷圖案的影像，以使得所述第一影像的所述一部分不與所述第一初步佈局資料中的所述形狀的所述資訊重合，所述第一缺陷圖案的所述影像界定所述第一缺陷圖案的所述形狀。
  6. 如申請專利範圍第3項所述的檢測方法，其中所述第二圖案群組包括第二圖案及第二缺陷圖案，且產生所述第二佈局資料包括： 獲得所述第二圖案群組的第二影像； 獲得第二初步佈局資料，所述第二初步佈局資料包含所述第二圖案的形狀的資訊； 基於所述第二初步佈局資料及所述第二影像，自所述第二影像偵測所述第二缺陷圖案；以及 將所述第二缺陷圖案的形狀的資訊添加至所述第二初步佈局資料中。
  7. 如申請專利範圍第6項所述的檢測方法，其中 所述第一圖案群組位於相對於所述基板的所述頂表面的第一高度， 所述第二圖案群組位於相對於所述基板的所述頂表面的第二高度，且 所述第二高度大於所述第一高度。
  8. 如申請專利範圍第7項所述的檢測方法，其中獲得所述第二影像是使用沿所述基板的所述頂表面傾斜的方向入射的光來獲得所述第二影像。
  9. 如申請專利範圍第6項所述的檢測方法，其中偵測所述第二缺陷圖案包括： 選擇所述第二影像的一部分作為所述第二缺陷圖案的影像，以使得所述第二影像的所述一部分不與所述第二初步佈局資料中的所述形狀的所述資訊重合，所述第二缺陷圖案的所述影像界定所述第二缺陷圖案的所述形狀。
  10. 如申請專利範圍第6項所述的檢測方法，其中 所述第一圖案群組位於相對於所述基板的所述頂表面的第一高度， 所述第二圖案群組位於相對於所述基板的所述頂表面的第二高度，所述第二高度大於所述第一高度，且 所述缺陷圖案位於相對於所述基板的所述頂表面的第三高度，所述第三高度介於所述第一高度與所述第二高度之間。
  11. 如申請專利範圍第10項所述的檢測方法，其中獲得所述目標影像是使用沿所述基板的所述頂表面垂直的方向入射的光來獲得所述目標影像。
  12. 如申請專利範圍第11項所述的檢測方法，其中獲得所述第一影像及獲得所述第二影像是使用沿所述基板的所述頂表面傾斜的方向入射的光來獲得所述第一影像及所述第二影像。
  13. 如申請專利範圍第10項所述的檢測方法，其中 獲得所述第一影像及獲得所述第二影像是使用第一光學系統來獲得所述第一影像及所述第二影像，且 獲得所述目標影像是使用第二光學系統來獲得所述目標影像，所述第二光學系統的焦深較所述第一光學系統的焦深大。
  14. 如申請專利範圍第1項所述的檢測方法，其中所述基板包括： 支撐基板，包括穿透所述支撐基板的多個空腔； 半導體晶片，位於所述多個空腔中；以及 模具層，位於所述支撐基板的第一表面上以覆蓋所述半導體晶片，所述模具層延伸至所述空腔中，以使得所述模具層位於所述支撐基板與所述半導體晶片之間， 其中所述第一圖案群組、所述第二圖案群組及所述缺陷圖案位於所述支撐基板的第二表面上，所述第二表面與所述第一表面相對。
  15. 如申請專利範圍第14項所述的檢測方法，其中 所述第一圖案群組及所述第二圖案群組包括內連線圖案，所述內連線圖案被配置成將所述半導體晶片電性連接至外部端子，且 所述缺陷圖案位於所述第一圖案群組與所述第二圖案群組之間的透明絕緣層或半透明絕緣層中。
  16. 一種製造半導體封裝的方法，所述方法包括： 在基板上形成第一圖案群組； 量測所述第一圖案群組的第一影像； 基於所述第一影像產生第一佈局資料，所述第一佈局資料包含所述第一圖案群組的形狀的資訊； 在所述基板上形成覆蓋所述第一圖案群組的層間層； 在所述層間層上形成第二圖案群組； 量測所述第二圖案群組的第二影像； 基於所述第二影像產生第二佈局資料，所述第二佈局資料包含所述第二圖案群組的形狀的資訊； 量測包括所述第一影像及所述第二影像的目標影像；以及 基於所述第一佈局資料、所述第二佈局資料及所述目標影像，自所述目標影像偵測缺陷圖案，所述缺陷圖案自所述基板處於所述第一圖案群組與所述第二圖案群組之間的高度。
  17. 如申請專利範圍第16項所述的製造半導體封裝的方法，其中量測所述第一影像、量測所述第二影像及量測所述目標影像各自包括使用影像量測設備進行量測，所述影像量測設備包括： 第一光源，被配置成發出沿所述基板的頂表面傾斜的方向入射的光，所述第一影像及所述第二影像是使用所述第一光源量測的光學影像；以及 第二光源，被配置成發出沿所述基板的所述頂表面垂直的方向入射的光，所述目標影像是使用所述第二光源量測的光學影像。
  18. 一種形成半導體封裝的方法，所述方法包括： 基於對所述半導體封裝中的第一半導體封裝中的第一內連線以及與所述第一內連線相關聯的第一缺陷的量測來產生第一佈局資料； 基於對所述半導體封裝中的所述第一半導體封裝中的第二內連線以及與所述第二內連線相關聯的第二缺陷的量測來產生第二佈局資料，所述第二內連線藉由層間層中的位於所述第二內連線與所述第一內連線之間的通孔而連接至所述第一內連線，以使得所述第二佈局資料不包括所述第一內連線及與所述第一內連線相關聯的所述第一缺陷；以及 基於所述第一佈局資料及所述第二佈局資料偵測與所述通孔相關聯的第三缺陷。
  19. 如申請專利範圍第18項所述的形成半導體封裝的方法，更包括： 基於偵測所述第三缺陷的結果來調整封裝製程，以產生所述半導體封裝中的第二半導體封裝。
  20. 如申請專利範圍第18項所述的形成半導體封裝的方法，更包括： 基於偵測所述第三缺陷的結果來選擇性地進一步處理所述半導體封裝中的所述第一半導體封裝，以產生扇出型封裝。
  21. 如申請專利範圍第18項所述的形成半導體封裝的方法，更包括： 對使用第一光源獲得的第一影像中的所述第一內連線進行第一量測，所述第一內連線具有與所述第一內連線相關聯的所述第一缺陷，所述第一光源被配置成對所述半導體封裝中的所述第一半導體封裝執行暗場照射，所述第一量測是在形成所述層間層之前執行； 對使用所述第一光源獲得的第二影像中的所述第二內連線進行第二量測，所述第二量測是在形成所述層間層之後形成；以及 對使用第二光源獲得的目標影像中的所述通孔進行第三量測，所述第二光源被配置成對所述半導體封裝中的所述第一半導體封裝執行明場照射，以使得所述目標影像至少包括所述第一缺陷、所述第二缺陷及所述第三缺陷。
  22. 如申請專利範圍第21項所述的形成半導體封裝的方法，其中偵測所述第三缺陷包括： 基於所述目標影像的一部分來偵測所述第三缺陷，所述目標影像的所述一部分不同於（i）所述第一影像中的所述第一內連線及所述第一缺陷以及（ii）所述第二影像中的所述第二內連線及所述第二缺陷。
TW106119146A 2016-07-04 2017-06-09 檢測方法、檢測系統以及使用其製造半導體封裝的方法 TWI723176B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2016-0084327 2016-07-04
KR10-2016-0084327 2016-07-04
KR1020160084327A KR102595300B1 (ko) 2016-07-04 2016-07-04 검사 방법 및 시스템, 및 이를 이용한 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
TW201812945A true TW201812945A (zh) 2018-04-01
TWI723176B TWI723176B (zh) 2021-04-01

Family

ID=60807583

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106119146A TWI723176B (zh) 2016-07-04 2017-06-09 檢測方法、檢測系統以及使用其製造半導體封裝的方法

Country Status (4)

Country Link
US (1) US10482593B2 (zh)
KR (1) KR102595300B1 (zh)
CN (1) CN107579013B (zh)
TW (1) TWI723176B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720891B (zh) * 2020-05-18 2021-03-01 聯詠科技股份有限公司 晶片封裝的檢測系統以及晶片封裝的檢測方法
TWI846998B (zh) * 2019-12-23 2024-07-01 美商賽諾西斯公司 基於網路的晶圓檢測方法、系統及非暫時性電腦可讀媒體

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5953658B2 (ja) 2011-05-25 2016-07-20 ソニー株式会社 ロボット制御装置及びロボット装置の制御方法、コンピューター・プログラム、プログラム記憶媒体、並びにロボット装置
US11625795B2 (en) * 2018-06-08 2023-04-11 Builders Digital Experience, LLC Digital search and collaboration process for recommendations, advertising, and buying decisions

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020054291A1 (en) 1997-06-27 2002-05-09 Tsai Bin-Ming Benjamin Inspection system simultaneously utilizing monochromatic darkfield and broadband brightfield illumination sources
US6288780B1 (en) 1995-06-06 2001-09-11 Kla-Tencor Technologies Corp. High throughput brightfield/darkfield wafer inspection system using advanced optical techniques
US6661912B1 (en) 1998-08-03 2003-12-09 Hitachi Electronics Engineering Co., Ltd. Inspecting method and apparatus for repeated micro-miniature patterns
US7655482B2 (en) 2000-04-18 2010-02-02 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
JP3735517B2 (ja) * 2000-05-30 2006-01-18 株式会社東芝 模擬欠陥ウェーハおよび欠陥検査レシピ作成方法
US6946394B2 (en) * 2000-09-20 2005-09-20 Kla-Tencor Technologies Methods and systems for determining a characteristic of a layer formed on a specimen by a deposition process
US7643137B2 (en) 2003-03-26 2010-01-05 Nikon Corporation Defect inspection apparatus, defect inspection method and method of inspecting hole pattern
US7248353B2 (en) * 2003-05-30 2007-07-24 Ebara Corporation Method and apparatus for inspecting samples, and method for manufacturing devices using method and apparatus for inspecting samples
JP2005032760A (ja) 2003-07-07 2005-02-03 Fab Solution Kk 半導体装置の欠陥検査方法
JP2005217060A (ja) * 2004-01-28 2005-08-11 Matsushita Electric Ind Co Ltd 欠陥検査装置および欠陥検査方法
JP2007081293A (ja) 2005-09-16 2007-03-29 Toshiba Corp 検査方法、半導体装置の製造方法およびプログラム
US20070115464A1 (en) 2005-11-21 2007-05-24 Harding Kevin G System and method for inspection of films
US7711177B2 (en) 2006-06-08 2010-05-04 Kla-Tencor Technologies Corp. Methods and systems for detecting defects on a specimen using a combination of bright field channel data and dark field channel data
KR100877105B1 (ko) * 2007-06-27 2009-01-07 주식회사 하이닉스반도체 반도체소자의 패턴 검증 방법
KR101718011B1 (ko) * 2010-11-01 2017-03-21 삼성전자주식회사 반도체 패키지 및 그 제조방법
TWI402928B (zh) * 2011-03-02 2013-07-21 Elitetech Technology Co Ltd 智慧型缺陷篩選及取樣方法
JP5948138B2 (ja) * 2012-05-11 2016-07-06 株式会社日立ハイテクノロジーズ 欠陥解析支援装置、欠陥解析支援装置で実行されるプログラム、および欠陥解析システム
JP5826707B2 (ja) * 2012-05-31 2015-12-02 株式会社Ｓｃｒｅｅｎホールディングス 基板検査装置および基板検査方法
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
JP6685301B2 (ja) * 2014-11-19 2020-04-22 デカ テクノロジーズ インコーポレイテッド ユニット固有パターニングの自動光学検査
US10056304B2 (en) * 2014-11-19 2018-08-21 Deca Technologies Inc Automated optical inspection of unit specific patterning
US10068862B2 (en) * 2015-04-09 2018-09-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a package in-fan out package
US9704825B2 (en) * 2015-09-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US9911672B1 (en) * 2016-09-30 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, method for fabricating integrated fan-out packages, and method for fabricating semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI846998B (zh) * 2019-12-23 2024-07-01 美商賽諾西斯公司 基於網路的晶圓檢測方法、系統及非暫時性電腦可讀媒體
TWI720891B (zh) * 2020-05-18 2021-03-01 聯詠科技股份有限公司 晶片封裝的檢測系統以及晶片封裝的檢測方法

Also Published As

Publication number Publication date
CN107579013A (zh) 2018-01-12
US10482593B2 (en) 2019-11-19
CN107579013B (zh) 2022-11-22
KR20180004875A (ko) 2018-01-15
TWI723176B (zh) 2021-04-01
KR102595300B1 (ko) 2023-10-31
US20180005369A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
TWI723176B (zh) 檢測方法、檢測系統以及使用其製造半導體封裝的方法
JP5421763B2 (ja) 検査装置および検査方法
JP5597774B2 (ja) 基板検査方法
TWI487898B (zh) 電路板之盲孔內缺陷的檢測設備、檢測系統及其檢測方法
KR101654825B1 (ko) 기판의 밀집 검사 부위의 엑스레이 검사 방법
JP4910378B2 (ja) Ｘ線検査装置及びｘ線検査方法
JP6321512B2 (ja) 配線データの生成装置、生成方法、および描画システム
KR20170012525A (ko) 전자 기판의 엑스레이 검사 방법
TWI740266B (zh) 檢查鍵合的半導體晶片的設備和方法
US20220130733A1 (en) Semiconductor device including a test dummy pattern, method of manufacturing the semiconductor device and method of inspecting an error using the test dummy pattern
JPH04359447A (ja) 半導体装置のハンダ接合部検査装置
TWI868633B (zh) 封裝基板測試方法與封裝基板測試設備
TWI868635B (zh) 封裝基板測試方法與封裝基板測試設備
TWI876322B (zh) 用於測試封裝基板的方法和用於測試封裝基板的裝置
JP2021141290A (ja) 半導体装置およびその製造方法
KR20200052521A (ko) 고밀도 검사 대상에 대한 검사 영역의 선택 방법 및 이를 위한 검사 장치
US20230058818A1 (en) Pattern inspection apparatus and pattern inspection method
TW202409581A (zh) 封裝基板測試方法與封裝基板測試設備
TW202407363A (zh) 封裝基板測試方法與封裝基板測試設備
JP2007298424A (ja) 半導体デバイスの非破壊検査方法
KR20160006052A (ko) 전자 기판의 엑스레이 검사 방법
CN117637484A (zh) 半导体晶片的布局方法、晶片的检查方法及制造方法
KR20160011222A (ko) 전자 기판의 엑스레이 검사 방법
KR20130084890A (ko) 딤플 검사 시스템 및 이를 이용한 검사 방법
JP2003303866A (ja) プローバ装置及び物体上の対象点の高さを求める方法