[go: up one dir, main page]

TW201743387A - 半導體製程中之安裝複數個構件之方法 - Google Patents

半導體製程中之安裝複數個構件之方法 Download PDF

Info

Publication number
TW201743387A
TW201743387A TW105129746A TW105129746A TW201743387A TW 201743387 A TW201743387 A TW 201743387A TW 105129746 A TW105129746 A TW 105129746A TW 105129746 A TW105129746 A TW 105129746A TW 201743387 A TW201743387 A TW 201743387A
Authority
TW
Taiwan
Prior art keywords
positioning plate
substrate
components
aforementioned
members
Prior art date
Application number
TW105129746A
Other languages
English (en)
Inventor
黃見翎
廖信宏
邱于庭
謝靜華
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201743387A publication Critical patent/TW201743387A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/80127—Bonding areas outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本揭露提供一種將複數個構件安裝於一基底上之方法。前述方法包含提供一具有複數個穿孔的定位板。前述方法更包含供應複數個構件於前述定位板上，其中每一個構件具有一縱長部。前述方法也包含進行一構件對準製程，使該些構件的縱長部放入穿孔內。此外，前述方法包含連接一基底至該些構件，且該些構件的縱長部係於穿孔內，並移除定位板。

Description

半導體製程中之安裝複數個構件之方法
本發明實施例係有關於一種半導體製程中之方法與其系統，特別係有關於一種安裝構件方法與其系統。
半導體裝置係使用於各種電子應用當中，例如個人電腦、行動電話、數位相機和其他電子產品。半導體裝置的製造通常是透過沉積絕緣層或介電層、導電層與半導體層的材料於一半導體基底上，並圖案化或進行基底和/或各種材料層的微影製程來形成電路構件與元件以形成積體電路。數十或數百的積體電路通常被製造於一單一半導體晶圓上。各個晶片藉由沿著一切割線切割積體電路而個別分離。之後這些晶片被分開地封裝，舉例來說，以多晶片模組或其他形式而被封裝。
一般來說，一半導體晶片可藉由使用外部連接的封裝形式來連接至半導體晶片外部的其他裝置。外部連接的形成，可藉由初始形成之凸塊下方之金屬化物與在半導體晶片上的接觸墊電性連接後，再將額外的導電材料放置於前述凸塊下方之金屬化物。在凸起下金屬化物和接觸墊之間，可形成一用於保護和支撐半導體晶片結構的鈍化層。藉此，額外的導電材料可使其與外部裝置物理性地連接，之後半導體裝置即可結合到前述外部裝置。以這樣的方式，在半導體晶片與一外部裝置 之間將可形成物理性和電性連接，前述外部裝置例如一印刷電路板、另一半導體晶片或其他類似物。
雖然目前用於形成外部連接的裝置和方法已通常可滿足他們所預期的目的，但他們並未在各個方面皆全面性地滿足。因此，提供形成外部連接予使用在晶圓製程中之裝置的解決方案是需要的。
本揭露之一實施例提供一種半導體製程中之安裝複數個構件的方法。前述方法包含提供一具有複數個穿孔的定位板。前述方法更包含供應複數個構件於前述定位板上，其中每一個構件具有一縱長部。前述方法也包含進行一構件對準製程，使該些構件的縱長部放入穿孔內。此外，前述方法包含連接一基底至該些構件，且該些構件的縱長部係於穿孔內，並移除定位板。
本揭露之一實施例提供另一種半導體製程中之安裝複數個構件的方法。前述方法包含提供一具有複數個穿孔的定位板。前述方法也包含在該些穿孔內定位該些構件。前述方法更包含當該些構件已定位於該些穿孔內時，提供一基底於定位板上。此外，前述方法包含施加一外力於定位板上以使構件附於基底，前述方法更包含移除定位板。
本揭露之一實施例提供一種安裝複數個構件於一基底上的裝置。前述裝置包含一供應複數個構件的構件來源。前述裝置也包含一具有複數個穿孔的定位板。前述裝置更包含一操作驅動件，以移動定位板使該些構件可進入該些穿孔內。 此外，前述裝置包含一施力元件，當構件已定位於定位板上時，施力元件施加一外力於定位板之上以使構件連接基底。
10‧‧‧方法
11-19‧‧‧操作步驟
20、20b‧‧‧裝置
21‧‧‧底支撐件
22‧‧‧操作驅動件
23‧‧‧構件來源
24‧‧‧離子送風機
25‧‧‧自動光學檢測器
26‧‧‧刷子
27‧‧‧轉移機構
28‧‧‧電荷耦合裝置模組
29、33‧‧‧基座
30‧‧‧氣體源
31、34‧‧‧翻轉機構
32‧‧‧加熱器
40‧‧‧定位板
41‧‧‧穿孔
43‧‧‧上表面
44‧‧‧下表面
50‧‧‧構件
51‧‧‧縱長部
52‧‧‧頂部
53‧‧‧圓角
60、60d‧‧‧基底
62‧‧‧導電墊
63‧‧‧焊劑材料
64‧‧‧黏著薄膜
70‧‧‧施力元件
71‧‧‧滾子
70a‧‧‧施力元件
71a‧‧‧彈性材料
72a‧‧‧支撐件
70c‧‧‧施力元件
71c‧‧‧彈性薄膜
72c‧‧‧支撐件
73c‧‧‧腔室
74c‧‧‧氣體致動器
74‧‧‧蓋體
210‧‧‧孔
211‧‧‧真空氣流
410‧‧‧邊緣
C1‧‧‧中心
V‧‧‧垂直軸
α、α’‧‧‧角度
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖式並未必按照比例繪製。事實上，可能任意地放大或縮小構件的尺寸，以作清楚的說明。
第1圖係表示根據一些實施例之一安裝複數個構件至一基底上之方法的流程圖；第2圖係表示根據一些實施例之一安裝複數個構件之裝置的示意圖；第3圖係表示根據一些實施例之一安裝複數個構件之裝置的部分元件的爆炸圖；第4圖係表示根據一些實施例之一安裝複數個構件至一基底上之方法的一個階段的示意圖；第5圖係表示根據一些實施例之一安裝複數個構件至一基底上之方法的一個階段的示意圖；第6A-6D圖係表示根據一些實施之一安裝複數個構件至一基底上之方法的一個階段的示意圖；第7圖係表示根據一些實施例之一安裝複數個構件至一基底上之方法的一個階段的示意圖；第8圖係表示根據一些實施例之一安裝複數個構件至一基底上之方法的一個階段的示意圖；第9圖係表示根據一些實施例之一安裝複數個構件至一基 底上之方法的一個階段的示意圖；第10圖係表示根據一些實施例之一安裝複數個構件至一基底上之方法的一個階段的示意圖；第11圖係表示根據一些實施例之一安裝複數個構件至一基底上之方法的一個階段的示意圖；第12圖係表示根據一些實施例之一安裝複數個構件至一基底上之方法的一個階段的示意圖；第13圖係表示根據一些實施例之一安裝複數個構件至一基底上之方法的一個階段的示意圖；第14圖係表示根據一些實施例之另一安裝複數個構件之方法的一個階段的示意圖；第15圖係表示根據一些實施例之另一安裝複數個構件至一基底之方法的一個階段的示意圖；第16圖係表示根據一些實施例之一安裝複數個構件於一基板上之裝置的示意圖；第17圖係表示根據一些實施例之另一安裝複數個構件之方法的一個階段的示意圖；以及第18圖係表示根據一些實施例之另一安裝複數個構件之方法的一個階段的示意圖。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本揭露書敘述了一第一特徵形成於一第二 特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下揭露書不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
此外，其與空間相關用詞。例如“在…下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，係為了便於描述圖示中一個構件或特徵與另一個(些)構件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。例如，若圖式中的裝置為倒過來，構件將以在其他構件下方或構件於其他構件的下方，或是特徵在其他構件或特徵的上方方位來做描述。因此用詞“下方”可包含上方和下方兩個方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
第1圖係表示根據一些實施例之方法10用於定位複數個構件於一基底上的流程圖。如圖所示，此流程圖將描述伴隨第2-3圖所示之裝置20與第4-12圖所示之前述方法10的各階段步驟示意圖。在不同的實施例中，一些步驟可被置換或刪減。額外的特徵可被加入於半導體裝置結構上。在不同的實施例中，下述的一些特徵可被置換或刪減。
方法10開始於一操作步驟11，如第4圖所示，其中 複數個構件50從一構件來源23被供應至一定位板40上。在一些實施例中，供應至定位板40的該些複數個構件50的數量係明顯地多於形成於定位板40上的複數個穿孔41的數量。供應至定位板40的構件50之數量可藉由從構件來源23所供應的複數個構件50的期間來決定。在一些實施例中，供應至定位板40之構件50的數量係多於1000個。
如第2圖所示，在一些實施例中，裝置20包含一底支撐件21、一操作驅動件22及構件來源23。在一些實施例中，底支撐件21係固定定位板40且設置於操作驅動件22上。操作驅動件22係用於在不同的模式中移動底支撐件21，例如震動模式和擺動模式。
在一些實施例中，操作驅動件22更被設計並用於可操作地作平移和旋轉運動。在一些實施例中，操作驅動件22更被可操作地設計為傾斜或動態改變傾斜角度。操作驅動件22可被連接至一控制器(未圖示)，且該操作驅動件22根據控制器發出的訊號來移動底支撐件21。操作驅動件22可包含若干驅動器，例如一震動馬達和傾斜馬達。
構件來源23被定位於鄰接底支撐件21。構件來源23包含若干構件50(未於第2圖繪示出)。構件來源23可被連接至一控制器(未圖示)，且根據從控制器發出的訊號，構件來源23會經由一出口供應構件50至定位板40之上。在構件來源23在供應構件50的期間中，可跨越底支撐件21移動。構件來源23也可包含一入口，用於回收已被供應至定位板40上之多餘的構件50。有關構件50之回收過程的細節，將於之後描述。
在一些實施例中，如第3圖所示，底支撐件21具有複數個孔210。該些孔210均勻地散布於底支撐件21的整個表面之上，且孔210連接一真空源。如此一來，當定位板40被置於底支撐件21之上時，該定位板40被真空所保持住，且定位板40的平坦度是被改善的。此外，複數個穿孔41形成於定位板40上。這些穿孔41係根據所需之圖案而形成的。舉例而言，穿孔41係根據複數個導電墊(未圖示於第3圖)的圖案而形成的，其中該些導電墊形成於基底上之被連接的構件。
在一些實施例中，每一個構件50具有一T形的截面，並具有一縱長部51和一頂部52。縱長部51具有一圓柱形狀且朝構件50之長軸方向延伸。頂部52連接至縱長部51的一端。一圓角圍繞縱長部51和頂部52的邊界。
前述圓角的半徑大小可界於約0.001mm至0.05mm的範圍。此特徵參閱第6圖將更好地瞭解。前述縱長部51的寬度係小於形成於定位板40之穿孔41的寬度。且頂部52的寬度係大於形成於定位板40之穿孔41的寬度。此外，縱長部51的長度係小於形成於定位板40之穿孔41的深度。
當方法10進行至操作步驟12時，如第5圖所示，一構件對準製程被執行。在一些實施例中，構件對準製程包含移動前述定位板40於一擺動模式。在前述擺動模式中，定位板40和底支撐件21藉由操作驅動件22而被擺動數次，以改變定位板40相對於一垂直軸V的傾斜角度。傾斜角度α的範圍可從大約3度到大約15度。定位板40可沿一個曲形的路徑被擺動。或者，定位板40也可沿複數個曲形的路徑被擺動。
在一些實施例中，構件對準製程包含移動定位板40於一震動模式。在前述振動模式中，定位板40和底支撐件21藉由操作驅動件22在一頻率震動，前述頻率的範圍可從大約30赫茲到大約100赫茲。
在一些實施例中，前述定位板40和底支撐件21同時地在震動模式與擺動模式中被移動。在一些實施例中，在前述操作步驟11中之供應複數個構件50之前或期間，定位板40和底支撐件21在震動模式中被移動。在一些實施例中，一旦前述操作步驟11完成，定位板40和底支撐件21在擺動模式中被移動。
第6A-6D圖係表示根據本揭露的一些實施例之複數個構件50的其中一個進入定位板40的穿孔41的過程示意圖。當定位板40於擺動模式中被移動，被供應至定位板40上的構件50被移動至定位板40的一上表面43，且一些構件50經由其縱長部51進入至定位板40的穿孔41。
在一些實施例中，如第6A圖所示，縱長部51可以歪斜的方式進入穿孔41並卡在穿孔41的上端。然而，由於定位板40的震動，縱長部51可被重力順利地引導以進入穿孔41，如第6B圖所示。
在一些實施例中，當縱長部51進入穿孔41時，縱長部51的中心可能沒有對準於穿孔41的中心，如第6B圖所示。此問題可能造成產品的產量下降，因為構件50不能被連接至基底上的正確位置。然而，如第6C圖所示，當構件50的圓角53接近穿孔41的邊緣410時，縱長部51的中心逐漸與穿孔41的中 心C1對齊，如第6D圖所示。
在一些實施例中，於構件50插入穿孔41的期間，構件50被底支撐件21所產生的真空氣流211吸住。真空氣流211改善了前述構件對準製程的效率。
在一些實施例中，一旦構件對準製程完成，未進入穿孔41之多餘的構件50會被移除。如第7圖所示，為了移除多餘的構件50，前述定位板40可以一既定的角度α’傾斜，使得大部分的構件50會從定位板40的上表面43逐出，但是，已在穿孔41內的構件50會被保持於穿孔41中。前述既定的角度α’係大於定位板40在擺動模式中移動時的角度α。
此外，為了移除多餘的構件50，一刷子26可被使用並移動跨越定位板40，以移除在上表面43的構件50。前述刷子26可具有一靜電放電(electrostatic discharge，ESD)保護功能，以防止已在前述穿孔41內的構件50被靜電力吸引。刷子26可具有比定位板40之寬度更大的一寬度。在一些實施例中，刷子26具有的寬度之範圍可從約300mm至400mm。
請參閱第2圖，在一些實施例中，裝置20更包含一自動光學檢測器25。前述自動光學偵測器25被定位於底支撐件21之上，並用於在構件對準製程之後檢測前述構件50的布局。前述自動光學偵測器25可跨越定位板40掃描。一電腦(未繪於圖示)分析影像以決定是否有任何定位板40的穿孔41沒有裝滿構件50。
在一些實施例中，裝置20更包含一離子送風機24。前述離子送風機24被定位於底支撐件21之上方，並用於產 生離子流於底支撐件21上方。前述離子送風機24可包含一離子源和一送風機(未繪於圖示)來製造一空氣氣流以轉移由離子源所產生的離子粒子。
當方法10進行至操作步驟13時，前述定位板40被轉移至另一位置以使複數個構件50安裝至基底60。在一些實施例中，一旦構件對準製程完成，真空氣流211停止產生，且前述定位板40從底支撐件21被移動至一轉移機構27。隨後，定位板40與留在穿孔41內的構件50藉由轉移機構27被轉移至一基座29之下的一位置。與此同時，定位板40的上表面43面對著基座29。前述轉移機構27可包含一軌道與一平台(未繪於圖示)。定位板40被置於此平台上並沿著軌道移動。
當方法10進行至操作步驟14時，一基底60承載一基座29。在一些實施例中，於夾持住基座29之前，基底60從一承載口30被轉移至一翻轉機構(flipping mechanism)31。在翻轉機構31中，前述基底60的方向係為上下顛倒。
之後，基底60與其朝下的製程表面被轉移至基座29。基座29的方向為朝下，並用於固持、定位、移動與其他方式來操作基底60。在一些實施例中，基底60被一夾持機構固持於基座29上，前述夾持機構例如為真空夾持或靜電吸盤(e-chuck)夾持之機構。前述基底60的底表面係連接至前述基座29。
在一些實施例中，前述操作步驟13和操作步驟14係為同時進行。基底60和定位板40被兩個不同的轉移機構而移動。在一些實施例中，操作步驟13係在操作步驟14完成後才進 行。
在一些實施例中，前述基底60可包含其他基本的半導體材料，例如鍺(Ge)。在一些實施例中，前述基底60是由半導體化合物所構成，例如碳化矽(SiC)、砷化鎵(GaAs)、砷化銦(InAs)或磷化銦(InP)。在一些實施例中，基底60是由一種半導體合金所構成，諸如矽鍺(SiGe)、矽鍺碳(SiGeC)，磷砷化鎵(GaAsP)，或磷化銦鎵(GaInP)。在一些實施例中，基底60包含一磊晶層。舉例而言，基底60具有一覆蓋一塊狀半導體(bulk semiconductor)的外延層。在一些其他的實施例中基底60可為一矽上絕緣體(silicon-on-insulator，SOI)或一鍺上絕緣體(germanium-on-insulator，GOI)的基底。
前述基底60可具有多種裝置元件。例如，形成於基底60的裝置元件可包含電晶體(例如金屬氧化物半導體電晶體(metal oxide semiconductor field effect transistors，MOSFET)、互補式金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)電晶體、雙極結型電晶體(bipolar junction transistors，BJT)、高壓電晶體、高頻電晶體、p通道和/或n通道場效電晶體(p-channel and/or n-channel field-effect transistors，PFETs/NFETs)等)、二極管和/或其他適合的元件。各種不同製程皆可執行以形成前述裝置元件，例如沉積、蝕刻、植入、微影、退火和/或其它適合的製程。
在一些實施例中，如第8圖所示，複數個導電墊62形成於基底60上，其係用以促進形成於基底60上的裝置之電連 接。在一些實施例中，一焊劑材料63(或助焊劑)應用於導電墊62上。
當方法10進行至操作步驟15時，執行一基底對準製程。在一些實施例中，定位板40和基底60藉由一電荷耦合裝置(charge-coupled device，CCD)模組28來作對準。尤其地，如第8圖所示，CCD模組28安排設置於定位板與基底60之間，並產生該些導電墊62的其中一個與該些構件50的其中一個之複數個即時影像。前述CCD模組28可捕捉定位板40與基底60之不同區域上的複數個影像。前述CCD模組28可在兩個水平方向上移動，來捕捉這些影像。
之後，前述影像會被傳送至一電腦，且電腦會分析前述導電墊62是否對準於構件50。如果導電墊62沒有對準於構件50，一致動器(未繪於圖示)會調整基座29的位置，直到導電墊62對準構件50。然而，應瞭解的是，可對本揭露之實施例作諸多變化與修改。
在一些實施例中，在基底對準製程期間，定位板40的位置係根據前述即時影像而調整。在一些實施例中，在基底對準製程期間，定位板40和基底60係根據前述即時影像而移動。
當方法10進行至操作步驟16時，如第9圖所示，前述構件50係被預先安裝至基底60上。在一些實施例中，定位板40被舉起以使構件50的頂部53接觸導電墊62。同時，施加一溫和的外力予定位板40，以使頂部53和導電墊62對焊劑材料63施壓，且構件50附於焊劑材料63上。
方法10進行至一操作步驟17，如第10圖所示，施加一外力至定位板40，以使構件50穩固地連接基底60。在一些實施例中，當前述操作步驟16完成後，支撐定位板40的平面從定位板40上被分離，且藉由一施力元件70來強制地施加一外力至前述定位板40之下表面44上。
在一些實施例中，前述施力元件70包含一圓柱狀的滾子71。圓柱狀滾子71在整個下表面44上滾動，以確認所有的構件50是否固定於對應的導電墊62上。前述圓柱狀滾子71可由自然或人造橡膠、橡膠替代物或其他任何適合的彈性材料所構成。
或者，如第11圖所示，一施力元件70a可施加一外力予定位板40之下表面44。前述施力元件70a包含一彈性材料71a與一支撐件72a。前述彈性材料71a設置於支撐件72a上。支撐件72a施加一均勻外力，且彈性材料71a施壓予定位板40之下表面44。如此一來，構件50可穩固地安裝於導電墊62上。前述彈性材料71a可由自然或人造橡膠、橡膠替代物或其他任何適合的彈性材料構成。
或者，如第12圖所示，一施力元件70c施加一外力予定位板40之下表面44。施力元件70c包含一彈性薄膜71c、一支撐件72c與一氣體致動器74c。一腔室73c係由一彈性薄膜71c及一支撐件72c所定義。前述氣體致動器74c藉由一氣體管線來連接腔室73c並供應氣體至腔室73c。為了施加一外力予定位板40之下表面44，前述彈性薄膜71c係與下表面44接觸，且氣體從氣體致動器74c被供應至腔室73c內，以迫使構件50固定於導 電墊62上。前述彈性薄膜71c可由自然或人造橡膠、橡膠替代物或其他任何適合的彈性材料構成。
在一些實施例中，當施加外力予定位板40之下表面44時，由於頂部52具有較縱長部51大的寬度，使得頂部52的底表面被定位板40的上表面43所壓縮。如此一來，此壓力係平均地分散在頂部52上。
當方法10進行至操作步驟18時，如第13圖所示，定位板40被移除。在一些實施例中，定位板40於前述操作步驟13、操作步驟16及操作步驟18期間被轉移機構27所保持住。當基座29被拉起時，構件50從定位板40上拆離。隨之而後，定位板40可被轉移至底支撐件21。
方法10繼續於前述操作步驟18進行，前述基底60被卸載。在一些實施例中，基底60與構件50被轉移至翻轉機構31，並再次地翻轉以使基底60的製程表面朝上。之後，基底60藉由前述承載口30而被轉移至一晶圓盒(未繪於圖示)。
第14-15圖係表示一種將複數個構件50連接至一基底60d之方法步驟示意圖。在一些實施例中，基底60d不具任何連接至構件50的導電墊。構件50被連接至基底60d的最外表面。在一些實施例中，一黏著薄膜64施加於基底60d的最外表面之上。
在一些實施例中，連接構件50至基底60d的方法係類似於如第1圖所示的方法10。因此，為了簡化起見，一些操作步驟將不會於此再次地重複敘述。前述兩種方法的差異，包含基底對準的操作步驟14以及預先安裝構件的操作步驟16。
尤其地，如第16圖所示，在操作步驟14中，前述CCD模組28被安排設置於定位板40和基底60之間，並產生基底60之邊緣及定位板40之邊緣的即時影像。進行基底60或定位板40兩者其中之一的對位調校，直到基底60的邊緣與定位板40的邊緣對齊為止。在一些實施例中，前述操作步驟14係被省略。
此外，在操作步驟16中，基底60被一加熱器32所加熱。前述加熱器32可安裝於基座29內，以使在基底60上的黏著薄膜64融化，且構件50藉由黏著薄膜64預先安裝於基底60上。
第16圖係表示根據本揭露一些實施例之安裝構件的一裝置20b的示意圖。在第16圖中之實施例的數個元件係類似於在第2圖中之實施例的數個元件，其提供相同的元件標號，且為了簡化起見，此些元件的特徵將不會於此再次地重複敘述。前述裝置20b與裝置20的差異，包含裝置更包含另一基座33和另一翻轉機構34，以及前述施力元件70係被定位於基座33之上。
在一些實施例中，藉由使用裝置20b將構件50連接至基底60的方法是類似於前述第1圖中的方法10。然而，在預先安裝構件50至定位板40上的操作步驟16之後，定位板40與基底60被翻轉機構34所翻轉，且使用施力元件70將構件50固定住的操作步驟17於基座33上進行，如第17圖所示。因構件50安裝於基底60的表面係為朝上，如第18圖所示，當定位板40被移除，構件50會穩固地安裝於基底60上。
本揭露提供在半導體製程中將複數個構件連接至 一基底的複數個實施例。藉由在一未接觸基底的定位板上進行構件對準製程，將可避免應用於基底的焊劑(或助焊劑)所造成汙染構件的問題。因此，可改善產品的產率。此外，根據所需圖案，藉由震動或擺動定位板可定位非球形之構件。如此一來，具有較球形構件高的機械性強度之構件可使用於半導體製造上，且改善半導體裝置之性能之數個不同的製程可被執行。此外，藉由均勻地施加一外力予定位板，每一構件會固定於基底。因此，提高了半導體裝置的可靠度。
根據本揭露之一些實施例，提供一種半導體製程中之安裝複數個構件的方法。前述方法包含提供一具有複數個穿孔的定位板。前述方法更包含供應複數個構件於前述定位板上，其中每一個構件具有一縱長部。前述方法也包含進行一構件對準製程，使該些構件的縱長部放入穿孔內。此外，前述方法包含連接一基底至該些構件，且該些構件的縱長部係於穿孔內，並移除定位板。
根據本揭露之一些實施例，提供另一種半導體製程中之安裝複數個構件的方法。前述方法包含提供一具有複數個穿孔的定位板。前述方法也包含在該些穿孔內定位該些構件。前述方法更包含當該些構件已定位於該些穿孔內時，提供一基底於定位板上。此外，前述方法包含施加一外力於定位板上以使構件附於基底，前述方法更包含移除定位板。
根據本揭露之一些實施例，提供一種安裝複數個構件於一基底上的裝置。前述裝置包含一供應複數個構件的構件來源。前述裝置也包含一具有複數個穿孔的定位板。前述裝 置更包含一操作驅動件，以移動定位板使該些構件可進入該些穿孔內。此外，前述裝置包含一施力元件，當構件已定位於定位板上時，施力元件施加一外力於定位板之上以使構件連接基底。
雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。
10‧‧‧裝置
11-19‧‧‧操作步驟

Claims (1)

  1. 一種半導體製程中之安裝複數個構件的方法，包括：提供一定位板，該定位板具有複數個穿孔；供應該些構件於該定位板上，其中每一該些構件具有一縱長部；進行一構件對準製程，使該些構件的該些縱長部被放入該些穿孔內；提供一基底至該定位板之上；連接該基底至該些構件，其中該些構件具有的該些縱長部係於該些穿孔內；以及移除該定位板。
TW105129746A 2016-06-06 2016-09-13 半導體製程中之安裝複數個構件之方法 TW201743387A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15/173,816 US10438922B2 (en) 2016-06-06 2016-06-06 Method and system for mounting components in semiconductor fabrication process

Publications (1)

Publication Number Publication Date
TW201743387A true TW201743387A (zh) 2017-12-16

Family

ID=60483514

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105129746A TW201743387A (zh) 2016-06-06 2016-09-13 半導體製程中之安裝複數個構件之方法

Country Status (3)

Country Link
US (1) US10438922B2 (zh)
CN (1) CN107464761A (zh)
TW (1) TW201743387A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011401B2 (ja) * 1996-08-29 2000-02-21 日本電産リード株式会社 上側治具位置決め機構付きプリント基板検査装置および上側治具位置決め方法
JPH10270144A (ja) * 1997-03-26 1998-10-09 Ibiden Co Ltd 端子付き基板製造用治具
SG74729A1 (en) * 1998-05-29 2000-08-22 Hitachi Ltd Method of forming bumps
JP4514722B2 (ja) * 2006-02-20 2010-07-28 富士通セミコンダクター株式会社 フィルム貼り付け方法、フィルム貼り付け装置および半導体装置の製造方法
US7780063B2 (en) * 2008-05-15 2010-08-24 International Business Machines Corporation Techniques for arranging solder balls and forming bumps
JP5500936B2 (ja) * 2009-10-06 2014-05-21 イビデン株式会社 回路基板及び半導体モジュール
US8405442B2 (en) 2009-10-23 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifters and integrated circuits thereof
US8436671B2 (en) 2010-08-19 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifters having diode-connected devices for input-output interfaces
US8625240B2 (en) 2011-11-10 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Input/output circuit with inductor
US8610488B2 (en) 2012-01-12 2013-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. 3X input voltage tolerant device and circuit
US9197199B2 (en) 2013-03-13 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter for high density integrated circuits
US8847659B1 (en) 2013-03-14 2014-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and method for level shifters
US9214933B2 (en) 2014-02-25 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Input/output circuit

Also Published As

Publication number Publication date
CN107464761A (zh) 2017-12-12
US10438922B2 (en) 2019-10-08
US20170352641A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
US20240021572A1 (en) Die processing
TW201209967A (en) Electronic packaging apparatus and electronic packaging method
US8137050B2 (en) Pickup device and pickup method
JP2006332563A (ja) ウェハ搬送装置、ウェハ積層体搬送装置及び積層型半導体装置製造方法
JP2019160948A (ja) ダイボンディング装置および半導体装置の製造方法
TWI661523B (zh) 柱狀構件搭載裝置以及柱狀構件搭載方法
JP2009194234A (ja) 半導体装置の製造方法、半導体電子部品の製造方法、および半導体電子部品
JP4848162B2 (ja) 導電性ボールを搭載する装置および方法
CN111615739B (zh) 基板处理装置、以及基板处理方法
TW201743387A (zh) 半導體製程中之安裝複數個構件之方法
JPH11121550A (ja) ウェハカセット
KR102150528B1 (ko) 주상 부재 탑재 장치 및 주상 부재 탑재 방법
JP6758508B2 (ja) 基板処理方法及び基板処理システム
JP2008091948A (ja) ステージおよびこれを用いた基板搬送方法
JP2003124253A (ja) ベアチップ実装方法および実装システム
JP4655269B2 (ja) 導電性ボールの搭載方法および搭載装置
JP3249078B2 (ja) 半導体ウェハの取出し装置
JP2007073762A (ja) バーンイン検査における引き離し方法及びバーンイン検査に用いるアライメント装置
WO2024228335A1 (ja) 接合装置、接合システム、及び接合方法
JP3441939B2 (ja) アライメント方法
JP2024160867A (ja) 接合装置、接合システム、及び接合方法
JP2002252251A (ja) 半導体チップの実装装置及び実装方法
JP2006179710A (ja) 電子部品装着方法および電子部品装着機