TW201639774A - Ｃｍｏｓ感測元件、單晶片及製造方法 - Google Patents

Abstract

本發明係為一種CMOS感測元件、單晶片及製造方法，本發明的CMOS單晶片，包含：可動薄膜、至少一支撐柱、基底金屬層與電路集成。其中，可動薄膜配置於CMOS單晶片之頂面，具有多個穿孔。支撐柱配置於可動薄膜之下方，以提供可動薄膜支撐力。基底金屬層形成於支撐柱之下，與支撐柱隔離並與可動薄膜面對以構成微型電容器以感測外界之感測訊號。電路集成形成於基底金屬層之下或形成於基底金屬層下方及可動薄膜的旁側，連接支撐柱與基底金屬層，以供應可動薄膜、基底金屬層所需之工作電壓，並接可動薄膜基底金屬層所感測的感測訊號，並轉換為一輸出訊號。

Description

CMOS感測元件、單晶片及製造方法

本發明係關於一種感測元件，特別是關於一種CMOS感測元件、單晶片及製造方法。

運用微機電(MEMS)技術所製作出來的電容板應用範圍十分廣泛，可以使用在慣性感測器、聲音感測器、流體感測器、觸覺感測器、壓力感測器、致動器等。為了要達到很好的感測效果，常常運用到如梳狀電極、質量塊的製作以達到較好的感測靈敏度。一般來說，運用微機電製程所製作出來的電容板與標準的互補式金氧半導體是完全不相同的。目前，運用微機電技術所製作出來的電容板，相對上成本也比較高。

此外，微機電麥克風的偵測電路的部分，需要另外製作。目前，有兩種技術可以整合兩者。第一種是微機電電容板的部分，單獨製作，然後，再與偵測電路共同封裝。第二種技術為CMOSMEMS，也就是，在單一晶圓上，規劃兩塊連接的區塊，一塊為CMOS電路集成區，另一塊為微機電電容板，用兩個分開的製程，一個CMOS製程製作完CMOS電路集成後，再進行微機電製程來製作微機電電容板，最後，再進行封裝製程。

在電子元件的快速降價需求下，如何能夠製作出價格具有競爭力，並且能整合製程，且能保持微機電電容板的感度，更甚者，可以整 合感測電路至單一晶片上，成為感測元件開發廠商所關注的課題。

鑒於以上習知技術的問題，本發明同步製作感測元件與感測電路集成，實現製程簡化與整合性，並讓晶片面積最佳化，達到整體成本(生產、封裝)大幅降低的優異技術功效。

為達上述目的，本發明提供一種CMOS感測元件，運用互補式金氧半導體製程(CMOS)製作，包含：可動薄膜、至少一支撐柱以及基底金屬層。其中，可動薄膜具有多個穿孔。支撐柱則配置於可動薄膜之下，以提供可動薄膜支撐力。基底金屬層形成於支撐柱之下方，與支撐柱隔離，並與可動薄膜面對以構成一微型電容器以感測外界之一感測訊號，該基底金屬層的面積大於該可動薄膜的面積。

本發明更提供一種CMOS單晶片，運用互補式金氧半導體製程(CMOS)製作，包含：可動薄膜、至少一支撐柱、基底金屬層與電路集成。其中，可動薄膜配置於CMOS單晶片之頂面，具有多個穿孔。支撐柱配置於可動薄膜之下方，以提供可動薄膜支撐力。基底金屬層形成於支撐柱之下，與支撐柱隔離並與可動薄膜面對以構成微型電容器以感測外界之感測訊號。電路集成形成於基底金屬層之下或形成於基底金屬層下方及可動薄膜的旁側，連接支撐柱與基底金屬層，以供應可動薄膜、基底金屬層所需之工作電壓，並接該可動薄膜該基底金屬層所感測該感測訊號，並轉換為一輸出訊號。

本發明還提供了一種CMOS單晶片，運用互補式金氧半導體製程(CMOS)製作，包含：環狀側壁、可動薄膜、基底金屬層與電路集成。 環狀側壁由保護層構成；可動薄膜配置於CMOS單晶片之頂面，可動薄膜之四周固定於環狀側壁上，具有多個穿孔。基底金屬層形成於可動薄膜之下，與可動薄膜隔離，並與可動薄膜面對以構成微型電容器以感測外界之一感測訊號。電路集成形成於基底金屬層之下或形成於基底金屬層下方及可動薄膜的旁側，連接該基底金屬層，以供應可動薄膜、基底金屬層所需之工作電壓，並接收可動薄膜與基底金屬層所感測的感測訊號，並轉換為一輸出訊號。

本發明另提供一種CMOS單晶片之製造方法，包含以下步驟：提供一半導體基板；於該半導體基板上形成一電路集成，該電路集成至少包括一電子元件區與一第一線路區；形成一基底金屬層於絕緣的該電路集成上；形成一可動薄膜區與一銲墊區於該基底金屬層上，並與該基底金屬層隔離；形成一保護層於該可動薄膜與該銲墊區上；定義該可動薄膜之一可動暴露區與該銲墊區之一銲墊暴露區；蝕刻該可動暴露區與該銲墊暴露區；及底蝕刻該可動暴露區與該基底金屬層的絕緣連接的部位，以使該可動薄膜懸空。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉數個較佳實施例，並配合所附圖式，作詳細說明如下(實施方式)。

1‧‧‧半導體基板

11、12‧‧‧線路區

21、22‧‧‧線路區

31‧‧‧基底金屬層

32‧‧‧金屬層

33‧‧‧金屬層

41‧‧‧可動薄膜區

43‧‧‧銲墊區

44‧‧‧線路區

45‧‧‧穿孔

51‧‧‧支撐柱

61、62、63、64‧‧‧電晶體

70‧‧‧絕緣層

80‧‧‧保護層

90‧‧‧光阻層

100‧‧‧可動元件區

200‧‧‧電路集成區

300‧‧‧銲墊區

IMD1‧‧‧第一金屬層

IMD2‧‧‧第二金屬層

IMD3‧‧‧第三金屬層

IMD4‧‧‧第四金屬層

ILD‧‧‧電子元件區

第1A~1G圖，本發明之CMOS單晶片之一具體實施例之製程之各步驟剖面示意圖。

第2圖，本發明第1A~1G圖的步驟所製作出之CMOS單晶片之上視圖。

第3A圖，本發明之CMOS單晶片之另一具體實施例之製程之最終步驟之剖面示意圖。

第3B圖，本發明第3A圖之CMOS單晶片之上視圖。

本發明充分運用CMOS(互補式金氧半導體)製程來同步製作感測元件與感測電路集成，實現製程簡化與整合性，並讓晶片面積最佳化，達到整體成本(生產、封裝)大幅降低的優異技術功效。

以下請參考第1A~1G圖，本發明之CMOS單晶片之一具體實施例之製程之各步驟剖面示意圖。第2圖則顯示了藉由第1A~1G圖的步驟所製作出之CMOS單晶片之上視圖。

首先，提供一個半導體基板1，再於半導體基板1上形成一電路集成區(即第1G圖的電路集成區200的部分)，電路集成區至少包括一電子元件區ILD(內層介電層)與一第一金屬層IMD1、第二金屬層IMD2(內金屬介電層)，第一金屬層IMD1、第二金屬層IMD2即為線路區的部分。如第1A圖所示者，電子元件區ILD當中，至少有多個電晶體61、62、63、64形成於其中，在第一金屬層IMD1、第二金屬層IMD2則有多組線路區11、12、21、22形成於其中。電路集成區係依據一般的CMOS製程製作，其中，第一金屬層IMD1、第二金屬層IMD2的金屬連接層不限於一層。製作過程皆須製作絕緣層70於各區塊。

接著，形成一基底金屬層於絕緣的該電路集成上，請參考第1B圖。基底金屬層31是對應於可動薄膜所設置，其有兩個功能：A.與可動 薄膜對應形成可動元件的一個電容板；B.作為蝕刻停止層。如果可動元件區的面積小於電路集成區的面積，則可在基底金屬層31旁側的空間再利用，佈上金屬層33，當作線路區的一部分，此即為第三金屬層IMD3。同樣地，製作過程皆須製作絕緣層70於各區塊。

此外，在此實施例中，有支撐柱的設計，因此，也同步製作出支撐柱區的金屬層32。

接下來，請參考第1C圖，形成可動薄膜區41與銲墊區43於基底金屬層31上，並藉由絕緣層70與基底金屬層31隔離。支撐柱51與可動薄膜區41電導並連接至電路集成區。同時，第1C圖的實施例中，由於電路集成區的面積比較大，因此，可動薄膜區41的旁側同樣可配置線路區44而作為電路集成區的一部分。這層即為第四金屬層IMD4。

此外，於可動薄膜區41需製作多個均勻配置的穿孔45，以作為氣道及蝕刻道。

接著，請參考第1D圖，形成一保護層80於可動薄膜區41與銲墊區43。接下來，定義可動薄膜區41之可動暴露區與銲墊區43之銲墊暴露區，也就是形成相對應的光阻層90於保護層80上，以作進一步的可動薄膜區41的可動元件的釋放區以及銲墊區43的銲墊暴露，如第1E圖所示者。

接著，蝕刻該可動暴露區與銲墊暴露區，如第1F圖所示者。最後，底蝕刻可動暴露區，以使可動薄膜區41的可動部分懸空，如第1G圖所示者。最後，即可形成可動元件區100、電路集成區200與銲墊區300。底蝕刻的方式，可進行等向性蝕刻，把可動元件區下方蝕刻開。蝕刻液可以選擇有高選擇比的SV3，BFH2等，也可以選擇氣體乾式蝕刻。

接下來，請參考第2圖，本發明第1A~1G圖的步驟所製作出之CMOS單晶片之上視圖。從第2圖可以直接由單晶片上看到可動薄膜41的可動元件所暴露的部位，以及銲墊區43的銲墊暴露部位。其他的部分則是保護層80的部分。

可動元件的選擇與設計上，亦可採用周邊支撐的設計，而不須支撐柱。請參考第3A、3B圖，本發明之CMOS單晶片之另一具體實施例之製程之最終步驟之剖面示意圖，以及本發明第3A圖之CMOS單晶片之上視圖。在此實施例中，明顯地，支撐柱可化約為周邊支撐的設計。

綜合以上的說明，本發明提供了一種CMOS感測元件，運用互補式金氧半導體製程(CMOS)製作，包含：可動薄膜、至少一支撐柱以及基底金屬層。其中，可動薄膜具有多個穿孔。支撐柱則配置於可動薄膜之下，以提供可動薄膜支撐力。基底金屬層形成於支撐柱之下方，與支撐柱隔離，並與可動薄膜面對以構成一微型電容器以感測外界之一感測訊號。在製程上，基底金屬層同時也當作蝕刻停止層，基底金屬層的面積大於可動薄膜的面積。其中，感測訊號係選自：一加速度、一聲音、一流體流速、一壓力、一動量、一衝量、一應力、一溫度變化、一濕度變化、一電極性變化。此外，可動薄膜與基底金屬層的高度可調，在CMOS製程上，可以多道金屬層蝕刻的方式製作。

本發明也提供了一種CMOS單晶片，運用互補式金氧半導體製程(CMOS)製作，包含：可動薄膜、至少一支撐柱、基底金屬層與電路集成。其中，可動薄膜配置於CMOS單晶片之頂面，具有多個穿孔。支撐柱配置於可動薄膜之下方，以提供可動薄膜支撐力。基底金屬層形成於支撐柱 之下，與支撐柱隔離並與可動薄膜面對以構成微型電容器以感測外界之感測訊號。電路集成形成於基底金屬層之下或形成於基底金屬層下方及可動薄膜的旁側，連接支撐柱與基底金屬層，以供應可動薄膜、基底金屬層所需之工作電壓，並接該可動薄膜該基底金屬層所感測該感測訊號，並轉換為一輸出訊號。

此外，本發明還提供了一種CMOS單晶片，運用互補式金氧半導體製程(CMOS)製作，包含：環狀側壁、可動薄膜、基底金屬層與電路集成。環狀側壁由保護層構成；可動薄膜配置於CMOS單晶片之頂面，可動薄膜之四周固定於環狀側壁上，具有多個穿孔。基底金屬層形成於可動薄膜之下，與可動薄膜隔離，並與可動薄膜面對以構成微型電容器以感測外界之一感測訊號。電路集成形成於基底金屬層之下或形成於基底金屬層下方及可動薄膜的旁側，連接該基底金屬層，以供應可動薄膜、基底金屬層所需之工作電壓，並接收可動薄膜與基底金屬層所感測的感測訊號，並轉換為一輸出訊號。

雖然本發明的技術內容已經以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神所作些許之更動與潤飾，皆應涵蓋於本發明的範疇內，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

41‧‧‧可動薄膜區

43‧‧‧銲墊區

44‧‧‧線路區

45‧‧‧穿孔

51‧‧‧支撐柱

80‧‧‧保護層

Claims (18)

1. 一種CMOS感測元件，運用互補式金氧半導體製程(CMOS)製作，包含：一可動薄膜，具有複數個穿孔；至少一個支撐柱，配置於該可動薄膜之下方，以提供該可動薄膜之支撐力；及一基底金屬層，形成於該些支撐柱之下方，與該些支撐柱隔離，並與該可動薄膜面對以構成一微型電容器以感測外界之一感測訊號，該基底金屬層的面積大於該可動薄膜的面積。
2. 如請求項1的CMOS感測元件，其中該感測訊號係選自：一加速度、一聲音、一流體流速、一壓力、一動量、一衝量、一光學、一電力、一磁力、一熱能、一濕度。
3. 一種CMOS單晶片，運用互補式金氧半導體製程(CMOS)製作，包含：一可動薄膜，配置於該CMOS單晶片之頂面，具有複數個穿孔；至少一個支撐柱，配置於該可動薄膜之下方，以提供該可動薄膜之支撐力與導接該可動薄膜；一基底金屬層，形成於該些支撐柱之下方，與該些支撐柱隔離，並與該可動薄膜面對以構成一微型電容器以感測外界之一感測訊號；及一電路集成，形成於該基底金屬層之下或形成於該基底金屬層下方及該可動薄膜的旁側，連接該支撐柱與該基底金屬層，以供應該可動薄膜、該基底金屬層所需之工作電壓，並接收該可動薄膜與該基底金屬層所感測的該感測訊號，並轉換為一輸出訊號。
4. 如請求項3的CMOS單晶片，更包含： 複數個銲墊，形成於該可動薄膜旁側，與該電路集成相連結，以做為外部封裝之銲點。
5. 如請求項3的CMOS單晶片，其中該感測訊號係選自：一加速度、一聲音、一流體流速、一壓力、一動量、一衝量、一光學、一電力、一磁力、一熱能、一濕度。
6. 如請求項3的CMOS單晶片，其中該基底金屬層的面積大於該可動薄膜的面積。
7. 一種CMOS單晶片，運用互補式金氧半導體製程(CMOS)製作，包含：一環狀側壁；一可動薄膜，配置於該CMOS單晶片之頂面，該可動薄膜之四周固定於該環狀側壁上，具有複數個穿孔；一基底金屬層，形成於該些可動薄膜之下方，與該可動薄膜隔離，並與該可動薄膜面對以構成一微型電容器以感測外界之一感測訊號；及一電路集成，形成於該基底金屬層之下或形成於該基底金屬層下方及該可動薄膜的旁側，連接該可動薄膜、該基底金屬層，以供應該可動薄膜、該基底金屬層所需之工作電壓，並接收該可動薄膜與該基底金屬層所感測的該感測訊號，並轉換為一輸出訊號。
8. 如請求項7的CMOS單晶片，更包含：複數個銲墊，形成於該可動薄膜旁側，與該電路集成相連結，以做為外部封裝之銲點。
9. 如請求項7的CMOS單晶片，其中該感測訊號係選自：一加速度、一聲音、一流體流速、一壓力、一動量、一衝量、一光學、一電力、一磁力、 一熱能、一濕度。
10. 如請求項7的CMOS單晶片，其中該基底金屬層的面積大於該可動薄膜的面積。
11. 一種CMOS單晶片之製造方法，包含：提供一半導體基板；於該半導體基板上形成一電路集成，該電路集成至少包括一電子元件區與一第一線路區；形成一基底金屬層於絕緣的該電路集成上；形成一可動薄膜區與一銲墊區於該基底金屬層上，並與該基底金屬層絕緣；形成一保護層於該可動薄膜與該銲墊區上；定義該可動薄膜之一可動暴露區與該銲墊區之一銲墊暴露區；蝕刻該保護層以形成該可動暴露區與該銲墊暴露區；及底蝕刻該可動暴露區，以使該可動暴露區懸空。
12. 如請求項11的CMOS單晶片之製造方法，更包含：形成至少一個支撐柱層於該基底金屬層上與該可動薄膜之下的空間，以形成對該可動薄膜之支撐，該至少一個支撐柱與該基底金屬層隔離。
13. 如請求項11的CMOS單晶片之製造方法，其中底蝕刻該可動暴露區與該基底金屬層的絕緣連接的部位的步驟，係運用濕式蝕刻或乾式蝕刻之等向性蝕刻。
14. 如請求項11的CMOS單晶片之製造方法，其中該基底金屬層與該可動薄膜的距離可調。
15. 如請求項9的CMOS單晶片之製造方法，其中該感測訊號係選自：一加速度、一聲音、一流體流速、一壓力、一動量、一衝量、一光學、一電力、一磁力、一熱能、一濕度。
16. 如請求項11的CMOS單晶片之製造方法，其中該電子元件區之區塊大小與該基底金屬層之大小相一致。
17. 如請求項11的CMOS單晶片之製造方法，其中該電子元件區之區塊大小大於該基底金屬層。
18. 如請求項11的CMOS單晶片之製造方法，其中該基底金屬層的面積大於該可動薄膜區的面積。