[go: up one dir, main page]

TW201637143A - 中介層、半導體裝置及其等之製造方法 - Google Patents

中介層、半導體裝置及其等之製造方法 Download PDF

Info

Publication number
TW201637143A
TW201637143A TW105101019A TW105101019A TW201637143A TW 201637143 A TW201637143 A TW 201637143A TW 105101019 A TW105101019 A TW 105101019A TW 105101019 A TW105101019 A TW 105101019A TW 201637143 A TW201637143 A TW 201637143A
Authority
TW
Taiwan
Prior art keywords
interposer
layer
substrate
hole
forming
Prior art date
Application number
TW105101019A
Other languages
English (en)
Inventor
Syuji Kiuchi
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015005993A external-priority patent/JP2016134392A/ja
Priority claimed from JP2015116723A external-priority patent/JP2017005081A/ja
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of TW201637143A publication Critical patent/TW201637143A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

提供具有貫通孔內部的基板與導電層之密接性高的中介層、半導體裝置及其等之製造方法，或在貫通孔內部之高頻傳送損失少且具有高電氣特性與形成微細配線之中介層、半導體裝置及其等之製造方法。 中介層包含：具有貫通孔的基板；隔著種層而配置在基板上之1層以上的配線層；密接層，由形成於貫通孔的壁面之金屬或絕緣體所構成之密接層；及可將形成在密接層上的基板之兩面側導通之貫通電極。

Description

中介層、半導體裝置及其等之製造方法
本發明係有關中介層、半導體裝置及其等之製造方法之技術。
在晶圓製程所製造的各種記憶體、CMOS、CPU等之半導體元件係具有電性連接用端子。其連接用端子的間隔與應和半導體元件進行電性連接的印刷配線板側之連接部的間隔在其標度(scale)上有從數倍到數十倍左右的差異。因此，在欲將半導體元件和印刷基板電性連接的情況，使用稱為中介層之間隔變換用的仲介用基板(半導體元件封裝用基板)。一般是進行在中介層的一面封裝半導體元件，而在另一面或基板的周邊連接印刷配線板。
用以將半導體元件封裝於印刷配線板之中介層，以往就一直採用利用了有機材料的基板迄今。然而，近年因以智慧手機為代表之電子機器的急速發展，使得將半導體元件縱向積層、將不同類型的半導體元件排列於同一基板上並封裝之3次元或2.5次元封裝技術成為越來越不可欠缺。透過前述之技術開發，認為可實現電子機器更高速化、大容量化、低耗電力化。另一方面， 隨著半導體元件高密度化，中介層亦被要求製作微細的配線。然而，就以往的有機基板而言，會有因樹脂的吸濕或溫度所致之伸縮大，難以形成和標度相匹配的微細配線之課題。
於是，近年在基板使用矽或玻璃的中介層之開發上受到了眾多的目光。由此等材料所成的基板因為不易受吸濕或伸縮的影響，故有利於形成微細配線。又可形成在內部開設微細的貫通孔供導電性物質填充之稱為TSV(Through-Silicon Via；矽通孔)或TGV(Through-Glass Via；玻璃通孔)的貫通電極。此貫通電極係將基板之表背面的配線用最短距離連接，實現信號傳送速度之高速化等優異的電氣特性。而且由於是內部形成配線的構造，故可說是在裝置的小型化或高密度化亦有效的封裝方法。又藉由採用貫通電極，成為可多銷並列連接，故變得無需使LSI自體高速化而可實現低耗電力化。如此一來，在基板使用矽或玻璃的中介層具有多個優點。
兩者經比較後，矽中介層(Si-IP)的微細加工性更優於玻璃中介層(G-IP)，且配線、TSV形成程序也已被建立。另一方面，具有所謂因只能處理圓形的矽晶圓而無法使用晶圓周邊部，或因無法以大型尺寸一齊生產而成本變高之缺點。G-IP係能進行利用大型面板的一齊處理，且亦能考量利用卷對卷(roll to roll)方式的生產方法，故可大幅降低成本。而且和藉由放電或雷射加工等而形成貫通孔之TGV不同，TSV因藉由氣體蝕刻持續挖孔而加工時間變長、含有晶圓薄化步驟等亦成為高成本 的要因。
再者，就電氣特性而言，因為G-IP係基板自體不同於Si-IP，因為是絕緣體，所以不擔心即使在高速電路中亦產生寄生元件的情況，電氣特性更為優異。畢竟基板一使用玻璃時則形成絕緣膜的步驟本身就不需要，故而絕緣可靠性高且生產節拍亦短。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2006-60119號公報
[專利文獻2]日本特開2012-15209號公報
如以上那樣，雖當使用玻璃基板時就能以低成本製作中介層，但在課題方面，可舉出形成微細配線或TGV之程序尚未被建立、且配線材料主流的銅與玻璃之密接性不佳等。
一般，在對玻璃基板形成金屬電極方面，為提升玻璃與金屬電極之密接，在玻璃表面形成無機密接層，從其上形成電極。(參照上述專利文獻1)。在對玻璃密接性良好的物質方面，可舉出鈦、鉻等，但鉻、鈦難以用濕式處理程序來形成，在如上述專利文獻1所示的乾式處理程序中，就中介層的貫通孔之直徑10μm~200μm而言，開口狹窄，無法在貫通孔內部形成密接層。又，鉻、鈦的導電性比銅還低，在高頻的傳送方面，因為集 膚效應而使電流集中在鉻層或鈦層，引起傳送損失。此現象在外周是被鈦、鉻所覆蓋的TGV特別顯著，會損及玻璃的優異電氣特性。
如上述專利文獻2般為提升貫通孔與貫通電極之密接性，雖有試著使用樹脂，但因為貫通孔的直徑狹窄，所以會因為在塗工等之濕式處理程序所形成的樹脂導致貫通孔被完全填充而有無法形成貫通電極之問題。
本發明之目的在於防止因為中介層使用玻璃基板等所導致諸特性之惡化，具體言之，提供貫通孔內部的基板與導電層之密接性高的中介層、半導體裝置及其等之製造方法；及在貫通孔內部之高頻傳送損失少且具有高電氣特性與形成微細配線之中介層、半導體裝置及其等之製造方法。
用以解決上述課題之本發明的一態樣為，一種中介層，包含：具有貫通孔的基板；隔著種層而配置在基板上之1層以上的配線層；密接層，形成於貫通孔的壁面且由氧化物所成的絕緣體、樹脂所構成的絕緣體、鈦、鉻中任一者所構成；及貫通電極，可將形成在密接層上的前述基板之兩面側導通。
又，本發明其他態樣，係為在上述的中介層固定有半導體晶片之半導體裝置。
又，本發明其他態樣為，一種中介層之製造方法，包含：將基板固定於表面經氧化物所成的絕緣體、樹脂所成的絕緣體、鈦、鉻中任一者所修飾的支持基 板之步驟；貫通孔形成步驟，在基板形成貫通孔；密接層形成步驟，在貫通孔側壁形成由氧化物所成的絕緣體、樹脂所成的絕緣體、鈦、鉻中任一者所構成之密接層；貫通電極形成步驟，在貫通孔填充導電性材料以形成可將基板的兩面側導通之貫通電極；及導電層除去步驟，將基板的表面上之導電層的一部份選擇性除去。
又，本發明其他態樣為，係一種半導體裝置之製造方法，包含在以上述的中介層之製造方法所製造的中介層固定半導體晶片之步驟。
對基板的貫通孔內，將玻璃和密接性佳且難以濕式處理程序形成的金屬層形成為密接層所構成的貫通電極、與隔著會依銅配線層用的蝕刻而溶解的密接層而形成在玻璃基板上之表背面的配線層進行電性連接。據此，可提高貫通電極的密接性。因此，依據本發明，提供一中介層，其可兼顧電性連接的高可靠性與形成微細配線。
又，可提供在貫通孔內部之高頻傳送損失少且具有高電氣特性與形成微細配線之中介層。
100、101、102、103‧‧‧中介層
200、201、202、203‧‧‧中介層
300、301、302、303‧‧‧半導體裝置
10‧‧‧帶有支持體的玻璃基板
11‧‧‧玻璃基板
12‧‧‧帶有金屬的支持體(支持基板)
13‧‧‧貫通孔
14‧‧‧種層
15‧‧‧阻劑
16‧‧‧密接層
20‧‧‧貫通電極
21‧‧‧鍍敷層
22‧‧‧埋入樹脂
23‧‧‧配線層
25‧‧‧導通孔
30‧‧‧絕緣樹脂層
40‧‧‧銲料
41‧‧‧連接墊
42‧‧‧連接盤
50‧‧‧半導體晶片
圖1係顯示第1實施形態的中介層的構造之概略剖面圖。
圖2係顯示第1實施形態的中介層的變形例的構造之概略剖面圖。
圖3係顯示在第1實施形態的中介層封裝半導體晶片而成之半導體裝置的構造之概略剖面圖。
圖4係顯示第1實施形態的中介層的形成方法之流程圖。
圖5係顯示第1實施形態的中介層的形成方法的步驟之概略剖面圖。
圖6係顯示第2實施形態的中介層的構造之概略剖面圖。
圖7係顯示第2實施形態的中介層的形成方法之流程圖。
圖8係顯示第2實施形態的中介層的形成方法的步驟之概略剖面圖。
圖9係顯示第2實施形態的中介層封裝半導體晶片而成之半導體裝置的構造之概略剖面圖。
圖10係顯示第2實施形態的中介層的變形例的構造之概略剖面圖。
圖11係顯示第3實施形態的中介層的構造之概略剖面圖。
圖12係顯示第3實施形態的中介層的變形例的構造之概略剖面圖。
圖13係顯示在第3實施形態的中介層封裝半導體晶片而成之封裝半導體裝置的構造之概略剖面圖。
圖14係顯示第3實施形態的中介層的形成方法之流程圖。
圖15係顯示第3實施形態的中介層的形成方法的步 驟之概略剖面圖。
圖16係顯示第4實施形態的中介層的構造之概略剖面圖。
圖17係顯示第4實施形態的中介層的形成方法之流程圖。
圖18係顯示第4實施形態的中介層的形成方法的步驟之概略剖面圖。
圖19係顯示第4實施形態的中介層的變形例的構造之概略剖面圖。
圖20係顯示在第4實施形態的中介層封裝半導體晶片而成之半導體裝置的構造之概略剖面圖。
其次，針對本發明的實施形態參照圖面作說明。
本實施形態的中介層包含：具有貫通孔的基板；隔著能被配線層用蝕刻液蝕刻之種層(seed layer)而配置在基板上之1層以上的配線層；形成於貫通孔的壁面且由氧化物、樹脂等所成之絕緣體、或由鈦、鉻等之金屬所構成之密接層；可將形成於密接層上之基板的兩面側導通之貫通電極；及形成在貫通電極的端面之連接盤。
又，本實施形態的中介層之製造方法包含：將基板固定於表面經氧化物、樹脂等所成之絕緣體、或由鈦、鉻等之金屬所修飾的支持基板之步驟；貫通孔形成步驟，在基板形成貫通孔；密接層形成步驟，在貫通孔側壁形成氧化物、樹脂等所成的絕緣體，或由鈦、鉻 等之金屬所構成的密接層；貫通電極形成步驟，在貫通孔填充導電性材料以形成可將基板的兩面側導通之貫通電極；及導電層除去步驟，將基板的表面上之導電層的一部份選擇性除去。又，除了此中介層之製造方法之外，亦可包含固定半導體晶片的步驟。
在以下的說明中，以使用玻璃作為基板的情況為例作說明。基板不受限於玻璃基板，亦可為矽製等。
(第1實施形態)
圖1係顯示第1實施形態的中介層100的構造之概略剖面圖。如圖1所示，第1實施形態的中介層100係具備：具有貫通孔13的玻璃基板11；形成在玻璃基板11表面的種層14；形成在種層14上的配線層23；形成在貫通孔13的密接層16；及形成在密接層16上的貫通電極20。
配線層23係透過貫通電極20而被電性連接。
形成配線層23與貫通電極20之導電性材料，係設為由銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛、鋁中至少1者，或此等的化合物中至少1者，或此等的金屬粉與樹脂材料之混合物中至少1者所構成即可。關於貫通電極20亦是相同。
後述的絕緣樹脂層30及埋入樹脂22係由環氧/苯酚、聚醯亞胺、環烯、PBO中任一者，或此等的複合材料所成，且設成線膨脹係數是30ppm/K以上40ppm/K以下即可。
貫通孔13係設為最大徑是15μm以上100μm以下且深度是50μm以上700μm以下者即可。
後述之帶有金屬的支持體12的基材係由環氧/苯酚、聚醯亞胺、環烯、PBO中任一者，或此等的複合材料所構成，且設成線膨脹係數是30ppm/K以上40ppm/K以下即可。
帶有金屬的支持體12之金屬係由鈦、鎳、鉻中至少1者所成者構成。
圖2係顯示中介層100的變形例的中介層200之概略剖面圖。如圖2所示，亦可配置成將絕緣樹脂層30和配線層23交互積層於玻璃基板11上，將各配線層23透過形成於積層在各配線層23上的絕緣樹脂層30之導通孔25而和鄰接之別的配線層23電性連接。
圖3係顯示在中介層100封裝半導體晶片而成之半導體裝置300的構造之概略剖面圖。如圖3所示，在上述的中介層100上，例如透過連接墊41固定(封裝)半導體晶片50而構成半導體裝置300。
在本實施形態之中介層100的形成為，例如圖4所示，按照支持體固定、形成貫通孔、形成密接層、形成種層、形成貫通電極、配線層之各步驟的順序進行。
其次，參照圖4及圖5，說明中介層的形成方法。圖4係顯示中介層100的形成方法之流程圖。圖5係顯示中介層100的形成方法的步驟之概略剖面圖。
以下針對各形成的步驟作說明。
(帶有金屬的支持體與玻璃基板固定的步驟)
首先，在如圖5的(a)所示之表面以金屬修飾的帶有金屬的支持體12(支持基板)上將玻璃基板11利用 膠帶等作固定。玻璃基板11的厚度為，例如，50μm以上700μm以下。帶有金屬的支持體12的基材係由環氧/苯酚、聚醯亞胺、環烯、PBO中任一者，或此等的複合材料，或玻璃，或陶瓷等所構成，且設成線膨脹係數是1ppm/K以上40ppm/K以下即可。
帶有金屬的支持體12之金屬部分(金屬層)係以由鈦、鎳、鉻中至少1者所成者構成。
玻璃基板11朝帶有金屬的支持體12之固定係能利用膠帶、樹脂進行接著或利用水、溶劑進行吸附來進行。
(貫通孔形成的步驟)
其次，如圖5的(b)所示，對玻璃基板11形成貫通孔13。貫通孔13的徑，例如為15μm以上100μm以下，深度是50μm以上700μm以下。貫通孔13的形成係使用準分子雷射、或UV-YAG雷射、CO2雷射等來開口。
(密接層形成的步驟)
其次，經由貫通孔13利用雷射加工帶有金屬的支持體12。金屬係藉由雷射的能量而昇華，如圖5的(c)所示，在貫通孔13內(側壁)形成密接層16。密接層16的厚度係設成20nm以上500nm以下即可。
藉由此步驟，可將難以濕式處理程序形成的鈦、鍍敷的環境負荷高的鉻等之密接層16形成在難以乾式處理程序形成的貫通孔13內部。
(種層形成的步驟)
其次，如圖5的(d)所示，從帶有金屬的支持 體12將玻璃基板11分離，在玻璃基板11表面形成是導電層的種層14。種層14的形成方法係可選擇濺鍍、無電解鍍敷等適合之方法。其次，如圖5的(e)所示，在種層14上以光蝕刻(photolithography)形成阻劑15。
(貫通電極、配線層形成的步驟)
其次，如圖5的(f)所示，在貫通孔13內和阻劑15的開口部填充導電性材料以形成貫通電極20、配線層23。此時，亦可在貫通電極20的端面形成連接盤。
導電性材料係由銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛、鋁中至少1者，或此等的化合物中至少1者，或此等的金屬粉與樹脂材料之混合物中至少1者所成。
其次，如圖5的(g)所示，在除去玻璃基板11上的阻劑15之後，藉由蝕刻除去種層14的一部份。
經以上的步驟，製造圖1的中介層100。
透過用乾式處理程序來形成貫通電極20內的密接層16，可形成比用濕式處理程序所形成者還具有高密接力之密接層16。結果，可獲得導電部分沒有剝離之可靠性高的中介層。
此處，如圖2所示，亦可在所製作的中介層100上形成絕緣樹脂層30，設置複數層配線層23，使絕緣樹脂層30和配線層23交互積層。在玻璃基板11的表背面，所積層之絕緣樹脂層30與配線層23之數量亦可不同。此時，各配線層23係透過形成於積層在各配線層23上的絕緣層之導通孔25而和鄰接之其他的配線層23電性連接。
又，在中介層100封裝半導體晶片50可作成如圖3所示的半導體裝置200。
(第2實施形態)
其次，針對第2實施形態，參照圖面作說明。
圖6係顯示第2實施形態的中介層101的構造之概略剖面圖。
第2實施形態的中介層101之基本構造和第1實施形態的中介層相同。
此處，第1實施形態中，說明了步驟的起始材料使用玻璃基板11，於形成貫通孔13後在貫通孔13內部形成密接層16，填充導電材料以形成貫通電極20的例子。相對地，本實施形態係為以鍍敷和樹脂等之複數種類進行貫通孔13內的填充之情況的例子。
在本實施形態中之中介層101的形成為，例如圖7所示，按照支持體固定、形成貫通孔、形成密接層、形成種層、形成鍍敷層、填充埋入樹脂、研磨、形成種層、形成鍍敷層、形成配線層、貫通電極之各步驟的順序進行。
其次，參照圖7及圖8，說明中介層101的形成方法。圖7係顯示中介層101的形成方法之流程圖。圖8係顯示中介層101的形成方法的步驟之概略剖面圖。
以下針對各形成的步驟作說明。
(帶有金屬的支持體與玻璃基板固定的步驟)
首先，在如圖8的(a)所示之表面以金屬修飾的帶有金屬的支持體12上將玻璃基板11利用膠帶等作固 定。玻璃基板11朝帶有金屬的支持體12之固定係能利用膠帶、樹脂進行接著或利用水、溶劑進行吸附來進行。
(貫通孔形成的步驟)
其次，如圖8的(b)所示，對玻璃基板11形成貫通孔13。貫通孔13的徑，例如為15μm以上100μm以下，深度是50μm以上700μm以下。貫通孔13的形成係使用準分子雷射，或UV-YAG雷射、CO2雷射等進行開口。
(密接層形成的步驟)
其次經由貫通孔13利用雷射加工帶有金屬的支持體12。金屬係藉由雷射的能量而昇華，如圖8的(c)所示，在貫通孔13內(側壁)形成密接層16。密接層16的厚度係設成20nm以上500nm以下即可。
(種層形成的步驟)
其次，如圖8的(d)所示，從帶有金屬的支持體12將玻璃基板11分離，在玻璃基板11表面形成種層14。種層14的形成方法係可選擇濺鍍、無電解鍍敷等適合之方法。
(鍍敷層形成的步驟)
其次，如圖8的(e)所示在貫通孔13內及種層14上形成鍍敷層21。鍍敷層21的厚度係以不堵塞貫通孔13那樣的條件進行。
(埋入樹脂填充的步驟)
其次，如圖8的(f)所示，將埋入樹脂22填充於貫通孔13內。在填充方面，可使用利用網版印刷法或分配器(dispenser)之填充等。透過填充埋入樹脂22，貫 通孔13內的空隙消失，可防止貫通孔13內部的鍍敷層21之剝離。
(研磨的步驟)
其次，如圖8的(g)所示，將玻璃基板11表面的種層14與盛滿於貫通孔13上的埋入樹脂22利用研磨除去。藉此步驟使玻璃基板11表面平滑，可提升在配線層23之形成或封裝時的可靠性。
研磨方法係可考慮拋光研磨等之物理研磨、CMP等之化學研磨，選擇適合於埋入樹脂的材料之方法。
(種層形成的步驟)
其次，如圖8的(h)所示，在玻璃基板11表面形成種層14。種層14的形成方法係可選擇濺鍍、無電解鍍敷等適合之方法。
(鍍敷層形成的步驟)
其次，如圖8的(i)及(j)所示，在形成阻劑15後，進行鍍敷層21的形成。
(配線層，貫通電極形成的步驟)
其次，在除去阻劑15後，藉由蝕刻除去種層14的一部份，如圖8的(k)那樣，形成貫通電極20，配線層23。此時，亦可在貫通電極20的端面形成連接盤。
藉由以上的步驟，製造圖6所示的中介層101。
基於和第1實施形態相同的理由，可獲得耐熱性高，可靠性高的中介層101。
又，在本實施形態中因為在貫通電極20的填充方法上使用埋入樹脂22，所以即使是貫通孔13的開口徑大的 情況，亦可形成貫通電極20。
此外，關於在上述各實施形態獲得之中介層，可適宜地選擇適合於要形成之配線的尺寸之工法。例如，在微細的配線層23的形成上使用增層(build-up)工法，使用在配線尺寸非微細的配線層23上積層習知的預浸材(Pre-preg)和銅箔之工法，亦可製造中介層。
圖9係顯示在中介層101封裝半導體晶片而成之半導體裝置301的構造之概略剖面圖。如圖9所示，在上述的中介層101隔著例如連接墊41將半導體晶片50封裝而構成半導體裝置301。
此處，上述實施形態中，雖以在形成密接層16之後，從帶有金屬的支持體12將玻璃基板11剝離而形成種層14之步驟作說明，但亦可將玻璃基板11固定於帶有金屬的支持體12的狀態下在密接層16上進行鍍敷。
圖10顯示中介層101的變形例的中介層201之概略剖面圖。上述實施形態中的配線層僅1層，但藉由將配線層23與絕緣樹脂層30交互地積層且透過導通孔25連接，亦可製造形成有如圖10所示之複數個配線層之中介層201。
(第3實施形態)
圖11係顯示第3實施形態的中介層102的構造之概略剖面圖。如圖11所示，第3實施形態的中介層102係具備：具有貫通孔13的玻璃基板11；形成在貫通孔13內面的密接層16；形成在玻璃基板11的表面及密接層16上的種層14、形成在種層14上的配線層23；及將貫通孔13貫通 的貫通電極20。
圖12係顯示第3實施形態的變形例的中介層202之概略剖面圖。如圖12所示，中介層202中，絕緣樹脂層30和配線層23交互積層於玻璃基板11上，各配線層23是經由導通孔25被電性連接。
圖13係顯示在第3實施形態的中介層102封裝半導體晶片而成之半導體裝置302的構造之概略剖面圖。如圖13所示，在上述的中介層102的連接盤42，例如透過銲料40固定(封裝)半導體晶片50的連接墊41而構成半導體裝置302。
其次，參照圖14及圖15，說明中介層的形成方法。圖14係顯示本實施形態的中介層102的形成方法之流程圖。本實施形態的中介層102的形成為，例如圖14所示，按照支持體固定、形成貫通孔、貫通孔內密接層、形成種層、形成貫通電極、形成配線層之各步驟的順序進行。
圖15係顯示中介層102的形成方法的步驟之概略剖面圖。
(玻璃基板朝支持體固定的步驟)
首先，如圖15的(a)所示，在表面經絕緣體17修飾後的支持體12(支持基板)上將玻璃基板11利用膠帶等作固定。玻璃基板11的厚度，例如為50μm以上、700μm以下。支持體12的基材係由環氧/苯酚、聚醯亞胺、環烯、PBO(poly(p-phenylenebenzobisoxazole)；聚對苯苯并雙噁唑)中任一者，或此等的複合材料，或玻璃，或陶瓷等 所成，使用線膨脹係數是1ppm/K以上40ppm/K以下者即可。支持體12的絕緣體部分，係由SiO2等的氧化物絕緣體或PVC(聚氯乙烯)、環氧樹脂等的樹脂絕緣體中至少1者所成且與利用鍍敷產生的導電金屬之密接性良好的物質所構成。
玻璃基板11朝支持體12之固定係能利用膠帶、樹脂進行接著或利用水、溶劑進行吸附來進行。
(貫通孔形成的步驟)
其次，如圖15的(b)所示，對玻璃基板11形成貫通孔13。貫通孔13的徑，例如為15μm以上100μm以下，深度是50μm以上700μm以下。貫通孔13係使用準分子雷射、或UV-YAG雷射、CO2雷射等來形成。
(貫通孔內密接層形成的步驟)
其次，通過貫通孔13向支持體12的絕緣體17照射雷射。絕緣體17係藉由所照射之雷射的能量而昇華並和貫通孔13的內壁密接，如圖15的(c)所示，在貫通孔13內(側壁)形成密接層16。密接層16的厚度作成是20nm以上500nm以下即可。又，密接層16的電阻係數大於1×1016Ω‧m。
藉由此步驟，可將難以濕式處理程序形成的氧化物或將因填充而導致堵塞貫通孔的樹脂等作為材料使用的密接層16，形成於貫通孔13內部。
(種層形成的步驟)
其次，如圖15的(d)所示，從支持體12將玻璃基板11分離，在玻璃基板11表面及貫通孔13內的密接層16上形 成是導電層的種層14。種層14的形成方法係選擇濺鍍、無電解鍍敷等適合的方法。其次，如圖15的(e)所示，在形成於玻璃基板11表面的種層14上以光蝕刻形成阻劑15。
(貫通電極形成、配線層形成的步驟)
其次，如圖15的(f)所示，在貫通孔13內與阻劑15的開口部填充導電性材料而形成貫通電極20和配線層23。此時，亦可在貫通電極20的端面形成連接盤。
導電性材料，係由銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛、鋁中至少1者，或此等的化合物中至少1者，或此等的導電性材料的粉末與樹脂材料之混合物中至少1者所構成。
其次，如圖15的(g)所示，在除去玻璃基板11上的阻劑15之後，藉由蝕刻除去種層14的一部份。
經以上的步驟，製造圖11的中介層102。
此處，如圖12所示，亦可在所製作的中介層102上形成絕緣樹脂層30，設置複數層配線層23，使絕緣樹脂層30和配線層23交互積層。
絕緣樹脂層30係由環氧/苯酚、聚醯亞胺、環烯、PBO中任一者，或此等的複合材料所成，且設成線膨脹係數是30ppm/K以上40ppm/K以下即可。在玻璃基板11的表背面，被積層之絕緣樹脂層30與配線層23之數亦可不同。圖12中，各配線層23係透過形成於積層在各配線層23上的絕緣層之導通孔25而和鄰接之別的配線層23電性連接。
又，在中介層102的連接盤42上隔著銲料40封裝半導體晶片50可作成如圖13所示的半導體裝置302。
依據本實施形態的中介層及其製造方法，對玻璃基板11的貫通孔13內，將玻璃和密接性佳且難以濕式處理程序形成的氧化物絕緣體或絕緣樹脂形成為密接層16且建構於密接層16上的貫通電極20，與隔著種層14形成於玻璃基板11上的表背面的配線層進行電性連接。藉此，可獲得具有對於高速傳送低損失且密接性高的貫通電極20之中介層。又，透過用乾式處理程序來形成貫通電極20內的密接層16，可形成密接力高且貫通電極20周邊部僅以導電性高的導電材料構成之貫通電極20。結果，可獲得高速傳送優異且可靠性高的中介層。
(第4實施形態)
其次，針對第4實施形態，參照圖16~圖20作說明。圖16係顯示第4實施形態的中介層103的構造之概略剖面圖。
此處，第3實施形態中，說明了步驟的起始材料使用玻璃基板11，於形成貫通孔13後在貫通孔13內部形成密接層16，填充導電材料以形成貫通電極20的例子。第4實施形態的中介層103之基本構造和第3實施形態的中介層相同，但本實施形態在貫通孔13內之填充是利用鍍敷和樹脂等之複數種類來進行的這點上與第3實施形態不同。
具體言之，如圖16所示，第4實施形態的中介層103係具備：具有貫通孔13的玻璃基板11；形成於貫通孔13內面的密接層16；形成於玻璃基板11的表面及密接層16上的種層14；形成於玻璃基板11表面的種層14上的配線層23；形成於種層14上的鍍敷層21；及填充於鍍敷 層21內部的空間之埋入樹脂22。亦即，貫通電極20係以鍍敷層21為主體所構成。
其次，參照圖17及圖18，說明中介層的形成方法。圖17係顯示本實施形態的中介層103的形成方法之流程圖。本實施形態的中介層103的形成為，例如圖17所示，按照支持體固定、形成貫通孔、貫通孔內密接層、形成種層、形成鍍敷層、填充埋入樹脂、表面研磨、形成種層、形成鍍敷層、形成配線層、貫通電極之各步驟的順序進行。
圖18係顯示中介層103的形成方法的步驟之概略剖面圖。
(玻璃基板朝支持體固定的步驟)
首先，如圖18的(a)所示，在表面經絕緣體17修飾後的支持體12上將玻璃基板11利用膠帶等作固定。玻璃基板11及支持體12係可使用和第3實施形態的玻璃基板11及帶有絕緣體的支持體12相同者。玻璃基板11朝支持體12之固定係能利用膠帶、樹脂進行接著或利用水、溶劑進行吸附來進行。
(貫通孔形成的步驟)
其次，如圖18的(b)所示，對玻璃基板11形成貫通孔13。貫通孔13的徑，例如為15μm以上100μm以下，深度是50μm以上700μm以下。貫通孔13係使用準分子雷射、或UV-YAG雷射、CO2雷射等來形成。
(貫通孔密接層形成的步驟)
其次，通過貫通孔13向支持體12的絕緣體17照射雷 射。絕緣體係藉由所照射之雷射的能量而昇華並在貫通孔13內密接，如圖18的(c)所示，在貫通孔13內(側壁)形成密接層16。密接層16的厚度作成是20nm以上500nm以下即可。又，密接層16的電阻係數大於1×1016Ω‧m。
(種層形成的步驟)
其次，如圖18的(d)所示，從支持體12將玻璃基板11分離，在玻璃基板11表面及貫通孔13內的密接層16上形成種層14。種層14的形成方法係選擇濺鍍、無電解鍍敷等適合的方法。
(鍍敷層形成的步驟)
其次，如圖18的(e)所示在貫通孔13內的種層14上形成鍍敷層21。鍍敷層21係形成為不會堵塞貫通孔13的厚度。
(埋入樹脂填充的步驟)
其次，如圖18的(f)所示，將埋入樹脂22填充於貫通孔13內。在填充方面，可使用利用網版印刷法或分配器之填充等。埋入樹脂22係由環氧/苯酚、聚醯亞胺、環烯、PBO中任一者，或此等的複合材料所成，且設成線膨脹係數是30ppm/K以上40ppm/K以下即可。因為填充埋入樹脂22，使貫通孔13內的空隙消失，可防止貫通孔13內部的鍍敷層21之剝離。又，即使在高頻傳送之情況，會發生集膚效應係在與貫通電極20的密接層16之界面附近，形成在貫通孔13中心側之埋入樹脂22不會有妨礙高頻傳送之情況。
(研磨的步驟)
其次，如圖18的(g)所示，將玻璃基板11表面的種層14與盛滿於貫通孔13上的埋入樹脂22利用研磨除去。透過此步驟使玻璃基板11表面平滑，可提升在配線層23之形成或封裝時的可靠性。研磨方法係採用拋光研磨等之物理的研磨、CMP(Chemical Mechanical Planarization；化學機械平坦化)等之化學研磨，選適合於埋入樹脂的材料之方法。
(種層形成的步驟)
其次，如圖18的(h)所示，在玻璃基板11表面形成種層14。種層14的形成方法係可選擇濺鍍、無電解鍍敷等適合之方法。
(鍍敷層形成的步驟)
其次，如圖18的(i)及(j)所示，在種層14上形成阻劑15後，進行鍍敷層21的形成。
(配線層、貫通電極形成的步驟)
其次，於除去阻劑15後，藉由蝕刻除去種層14的一部份，如圖18的(k)那樣，形成貫通電極20和配線層23。配線層23的一部份係透過貫通電極20而被電性連接。此時，亦可在貫通電極20的端面形成連接盤。形成貫通電極20與配線層23之導電性材料，係銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛、鋁中至少1者，或此等的化合物中至少1者，或此等的導電性材料的粉末與樹脂材料之混合物中至少1者所構成。
藉由以上的步驟，製造如圖16所示的中介層103。
依據本實施形態的中介層及其製造方法，基於和第3實施形態相同的理由，可獲得高速傳送優異且可靠性高的中介層103。又，本實施形態中因為在貫通電極20的填充方法上使用埋入樹脂22，所以即使是貫通孔13的開口徑大的情況，亦可形成貫通電極20。
圖19係中介層103的變形例的中介層203之概略剖面圖。上述實施形態中的配線層僅1層，但是藉由將配線層23和絕緣樹脂層30交互積層且透過導通孔25連接，亦可製造形成有如圖19所示的複數個配線層之中介層203。此外，絕緣樹脂層30係由環氧/苯酚、聚醯亞胺、環烯、PBO中任一者，或此等的複合材料所成，且設成線膨脹係數是30ppm/K以上40ppm/K以下即可。
圖20係顯示在中介層103封裝半導體晶片而成之半導體裝置303的構造之概略剖面圖。如圖20所示，在上述的中介層103的連接盤42，例如透過銲料40固定(封裝)半導體晶片50的連接墊41而構成半導體裝置303。
此外，上述的各實施形態中，係在形成密接層16之後，從支持體12將玻璃基板11剝離而形成種層14，但亦可作成在將玻璃基板11固定於支持體12的狀態下在密接層16上進行鍍敷。
此外，關於在上述各實施形態獲得之中介層，可適宜地選擇適合於要形成之配線的尺寸之工法。例如，在微細的配線層23的形成上使用增層工法，使用在配線尺寸非微細的配線層23上積層習知的預浸材和銅箔之工法，亦可製造中介層。
[實施例]
(實施例1)
以下，說明本發明的實施例1。實施例1係對應上述的第1實施形態的製造方法(圖5)。
首先，在低膨脹玻璃基板(厚度300μm，CTE：3.5ppm/K)上將帶有銅的支持體利用膠帶作固定。(參照圖5的(a))。其次，利用UV-YAG雷射形成開口徑70μm的貫通孔(參照圖5的(b))後，再進行雷射加工，將銅的密接層形成於貫通孔內(參照圖5的(c))。
其次，在玻璃基板表面進行Ti/Cu濺鍍，形成種層(參照圖5的(d))。
其次，在所獲得之玻璃基板的兩面上層疊日立化成股份有限公司製乾膜阻劑RY-3525(厚度25μm)之後，利用光蝕刻形成開口部(參照圖5的(e))，藉由電解銅鍍敷對貫通電極和配線層進行鍍敷(參照圖5的(f))。
其次，除去阻劑，藉由蝕刻除去種層的一部份(參照圖5的(g))，獲得使用了具有貫通電極和配線層之玻璃基板的中介層(參照圖5的(g))。
(實施例2)
以下，說明本發明的實施例2。實施例2係對應上述的第3實施形態的製造方法(圖15)。
首先，在低膨脹玻璃基板(厚度300μm、CTE：3.5ppm/K)上將形成有SiN(矽化氮)的支持體利用膠帶作固定(參照圖15的(a))。其次，利用UV-YAG雷射形成開口徑70μm的貫通孔(參照圖15的(b))後，再進行雷射加工 ，將SiN的密接層形成於貫通孔內(參照圖15的(c))。
其次，在從支持體將玻璃基板分離，於玻璃基板表面進行Ti/Cu濺鍍後，進行無電解鍍敷，在玻璃基板表面與貫通孔壁面形成種層(參照圖15的(d))。
其次，在所獲得之玻璃基板的兩面上層疊日立化成股份有限公司製乾膜阻劑RY-3525(厚度25μm)之後，利用光蝕刻形成開口部(參照圖15的(e))，藉由電解銅鍍敷對貫通電極和配線層進行鍍敷(參照圖15的(f))。
其次，除去阻劑，藉由蝕刻除去種層的一部份(參照圖15的(g))，獲得使用了具有貫通電極和配線層之玻璃基板的中介層(參照圖15的(g))。
[產業上之可利用性]
本發明的中介層、半導體裝置及其等之製造方法係可利用於經由連接孔設有層間連接構造之半導體裝置或其一部份。

Claims (9)

  1. 一種中介層，包含：具有貫通孔的基板；隔著種層而配置在前述基板上之1層以上的配線層；密接層，形成於前述貫通孔的壁面且由氧化物所成的絕緣體、樹脂所成的絕緣體、鈦、鉻中任一者所構成；及貫通電極，可將形成在前述密接層上的前述基板之兩面側導通。
  2. 如請求項1之中介層，其中形成前述配線層與前述貫通電極之導電性材料，係由銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛、鋁中至少1者，或此等的化合物中至少1者，或此等的金屬粉與樹脂材料之混合物中至少1者所成。
  3. 如請求項1或2之中介層，其中前述密接層是由氧化物所成的絕緣體、或樹脂所成的絕緣體所構成，前述密接層的電阻係數大於1×1016Ω‧m。
  4. 如請求項1至3中任一項之中介層，其中前述貫通孔的內徑為，最大徑是15μm以上100μm以下，深度是50μm以上700μm以下。
  5. 如請求項1至4中任一項之中介層，其中前述基板為，厚度是50μm以上700μm以下的玻璃 基板。
  6. 一種半導體裝置，係在如請求項1至5中任一項之中介層固定有半導體晶片而成。
  7. 一種中介層之製造方法，包含：將基板固定於表面經氧化物所成的絕緣體、樹脂所成的絕緣體、鈦、鉻中任一者所修飾的支持基板之步驟；貫通孔形成步驟，在前述基板形成貫通孔；密接層形成步驟，在前述貫通孔側壁形成由氧化物所成的絕緣體、樹脂所成的絕緣體、鈦、鉻中任一者所構成之密接層；貫通電極形成步驟，在前述貫通孔填充導電性材料以形成可將前述基板的兩面側導通之貫通電極；及導電層除去步驟，將前述基板的表面上之導電層的一部份選擇性除去。
  8. 如請求項7之中介層之製造方法，其中使用玻璃基板作為前述基板。
  9. 一種半導體裝置之製造方法，包含在以如請求項7或8之中介層之製造方法所製造的中介層固定半導體晶片之步驟。
TW105101019A 2015-01-15 2016-01-14 中介層、半導體裝置及其等之製造方法 TW201637143A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015005993A JP2016134392A (ja) 2015-01-15 2015-01-15 インターポーザ、半導体装置、およびそれらの製造方法
JP2015116723A JP2017005081A (ja) 2015-06-09 2015-06-09 インターポーザ、半導体装置、およびそれらの製造方法

Publications (1)

Publication Number Publication Date
TW201637143A true TW201637143A (zh) 2016-10-16

Family

ID=56405681

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105101019A TW201637143A (zh) 2015-01-15 2016-01-14 中介層、半導體裝置及其等之製造方法

Country Status (2)

Country Link
TW (1) TW201637143A (zh)
WO (1) WO2016114133A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110730574A (zh) * 2018-07-17 2020-01-24 株式会社日立电力解决方案 双面电路非氧化物系陶瓷基板及其制造方法
TWI782100B (zh) * 2017-09-29 2022-11-01 日商大日本印刷股份有限公司 貫通電極基板及使用有貫通電極基板之半導體裝置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
KR20210064266A (ko) 2018-09-20 2021-06-02 재단법인 공업기술연구원 얇은 유리 상의 유리-관통 비아를 위한 구리 금속화
JP7492969B2 (ja) 2019-02-21 2024-05-30 コーニング インコーポレイテッド 銅金属化貫通孔を有するガラスまたはガラスセラミック物品およびその製造方法
CN112447533A (zh) * 2019-09-04 2021-03-05 北京万应科技有限公司 玻璃基板结构及封装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087230A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 素子搭載用基板、半導体モジュール、携帯機器ならびに素子搭載用基板の製造方法
WO2011109648A1 (en) * 2010-03-03 2011-09-09 Georgia Tech Research Corporation Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same
JP5547566B2 (ja) * 2010-06-29 2014-07-16 株式会社アドバンテスト 貫通配線基板の製造方法
JP5597853B2 (ja) * 2010-09-28 2014-10-01 国立大学法人 千葉大学 スルーホール電極の形成方法及び電子部品
JP6201663B2 (ja) * 2013-11-13 2017-09-27 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板、および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782100B (zh) * 2017-09-29 2022-11-01 日商大日本印刷股份有限公司 貫通電極基板及使用有貫通電極基板之半導體裝置
CN110730574A (zh) * 2018-07-17 2020-01-24 株式会社日立电力解决方案 双面电路非氧化物系陶瓷基板及其制造方法
US12028984B2 (en) 2018-07-17 2024-07-02 Hitachi Power Solutions Co., Ltd. Double-sided circuit non-oxide-based ceramic substrate and method for manufacturing same

Also Published As

Publication number Publication date
WO2016114133A1 (ja) 2016-07-21

Similar Documents

Publication Publication Date Title
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
JP6539992B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
JP4564342B2 (ja) 多層配線基板およびその製造方法
TW201637143A (zh) 中介層、半導體裝置及其等之製造方法
WO2014192270A1 (ja) 貫通電極付き配線基板、その製造方法及び半導体装置
JP5608605B2 (ja) 配線基板の製造方法
JP6467814B2 (ja) 配線基板の製造方法、並びに半導体装置の製造方法
JP6056386B2 (ja) 貫通電極付き配線基板及びその製造方法
JP6790847B2 (ja) 配線基板、多層配線基板および配線基板の製造方法
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
CN107567651B (zh) 具有贯通电极的布线基板及其制造方法
CN102118919A (zh) 电子器件和电子器件的制造方法
JP2015156424A (ja) 印刷回路基板、半導体装置、およびそれらの製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
KR20140114932A (ko) 복합기판을 이용한 패키지 및 그 제조방법
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2007081100A (ja) 配線基板およびその製造方法
TW201110299A (en) Multilayer semiconductor device and method for manufacturing multilayer semiconductor device
JP2017228727A (ja) 配線基板及びその製造方法
JPH0831976A (ja) シリコン両面実装基板及びその製造方法
JP2014222733A (ja) プリント配線板およびその製造方法
JP5825111B2 (ja) シリコンインターポーザ及びそれを用いる半導体装置