[go: up one dir, main page]

TW201621327A - 遠端差動電壓感測 - Google Patents

遠端差動電壓感測 Download PDF

Info

Publication number
TW201621327A
TW201621327A TW104127462A TW104127462A TW201621327A TW 201621327 A TW201621327 A TW 201621327A TW 104127462 A TW104127462 A TW 104127462A TW 104127462 A TW104127462 A TW 104127462A TW 201621327 A TW201621327 A TW 201621327A
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
voltage
current path
differential
Prior art date
Application number
TW104127462A
Other languages
English (en)
Other versions
TWI672509B (zh
Inventor
陳微
張欣
格林 樂夫
彼得Ｊ 摩爾
Original Assignee
英特希爾美國公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特希爾美國公司 filed Critical 英特希爾美國公司
Publication of TW201621327A publication Critical patent/TW201621327A/zh
Application granted granted Critical
Publication of TWI672509B publication Critical patent/TWI672509B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

一種具有一電壓輸入(Vin)以及一電壓輸出(Vout)的遠端的差動電壓感測電路是包括一雙重差動輸入級，其包含與一共閘極或是共基極的差動輸入級並聯的一共源極或是共集極的差動輸入級。所述共源極或是共集極的差動輸入級是具有差動輸入，一差動輸入是耦接至所述電壓輸入(Vin)，並且另一差動輸入是耦接至所述電壓輸出(Vout)。所述共閘極或是共基極的差動輸入級是具有差動輸入，一差動輸入是耦接至一本地的接地(Agnd)，並且另一差動輸入是耦接至一遠端的接地(Rgnd)。一輸出級是藉由所述雙重差動輸入級的一輸出而被驅動，並且在所述電壓輸出(Vout)之處產生一輸出電壓。一補償網路是耦接在所述電壓輸出(Vout)與所述雙重差動輸入級的輸出之間。

Description

遠端差動電壓感測
本發明的實施例是大致有關於遠端的差動電壓感測電路、包含遠端的差動電壓感測電路的系統、以及用於產生一輸出電壓(Vout)是等於一輸入電壓(Vin)加上或是減去在一遠端的接地(Rgnd)與一本地的接地(Agnd)之間的一差值的方法。
優先權主張
本申請案是主張2014年8月26日申請的美國臨時專利申請案號62/042,104的優先權，所述美國臨時專利申請案是被納入在此作為參考。
電性系統(亦可被稱為電性裝置)通常包含一矽接地以及一遠端的接地兩者。該矽接地(亦可被稱為一本地的接地、一類比接地、或是Agnd)是和一晶粒或晶片相關的接地。所述遠端的接地(亦可被稱為Rgnd、一返回接地、或是Rrtn)是和所述晶粒或晶片被附接到的一印刷電路板(PCB)相關的接地。
為了改善此種系統的正確性，遠端的差動電壓感測電路(有時或者被稱為差動的遠端電壓感測電路)是經常被利用。圖1是描繪一習知遠端的差動電壓感測電路102，其包含兩個放大器AMP1及AMP2、以及兩 個電阻分壓器，以達成遠端的感測。所述電阻分壓器中的一個包含電阻器R0及R1，並且所述電阻分壓器中的另一個包含電阻器R2及R3。在圖1中的遠端的差動電壓感測電路102的兩個輸入是Vin及Rgnd，並且所述遠端的差動電壓感測電路102的輸出是Vout，其中Vout=Vin+Rgnd-Agnd。圖1的習知的遠端的差動電壓感測電路102實質是作用為一類比計算電路。
和圖1的習知的遠端的差動電壓感測電路102相關的缺點是其佔用比所期望的更多的矽面積，其消耗比所期望的更大的功率(因為其包含兩個放大器)，並且其具有一大於所期望的電壓偏移(VOS)誤差。更明確地說，VOS=VOS1+2*VOS2，其中VOS1是和所述第一放大器(AMP1)相關的電壓偏移誤差，VOS2是和所述第二放大器(AMP2)相關的電壓偏移誤差，並且VOS是由圖1的遠端的差動電壓感測電路102所引起的總電壓偏移誤差。
為了降低功率消耗、縮減矽面積、以及降低所述電壓偏移誤差，並聯的互導(transconductance,Gm)級可被利用以差動感測一遠端的信號。此種拓撲的一個例子是被描繪在圖2中。更明確地說，圖2是描繪一種遠端的差動電壓感測電路202，其中所述遠端的差動電壓感測電路202的三個輸入是Vin、Rgnd以及Agrnd，並且所述遠端的差動電壓感測電路202的輸出是Vout，其中Vout=Vin+Rgnd-Agnd。和圖2的遠端的差動電壓感測電路202相關的缺點是其需要在所述兩個輸入對之間的非常良好的匹配，由於接地作為輸入會有一共模範圍的限制，其仍然消耗比所期望的更大的功率，並且其仍然具有一大於所期望的電壓偏移(VOS)誤差。
本發明的實施例是大致有關於遠端的差動電壓感測電路、包 含遠端的差動電壓感測電路的系統、以及用於產生一輸出電壓(Vout)是等於一輸入電壓(Vin)加上或是減去在一遠端的接地(Rgnd)與一本地的接地(Agnd)之間的一差值的方法。根據某些實施例，一種具有一電壓輸入(Vin)以及一電壓輸出(Vout)的遠端的差動電壓感測電路，其包括一雙重差動輸入級，其包含與一共閘極或是共基極的差動輸入級並聯的一共源極或是共集極的差動輸入級，其中所述共源極或是共集極的差動輸入級是具有差動輸入，其中的一差動輸入是耦接至所述電壓輸入(Vin)，並且其中的另一差動輸入是耦接至所述電壓輸出(Vout)，並且其中所述共閘極或是共基極的差動輸入級是具有差動輸入，其中的一差動輸入是耦接至一本地的接地(Agnd)，並且其中的另一差動輸入是耦接至一遠端的接地(Rgnd)。此外，所述遠端的差動電壓感測電路可包含一輸出級，其是藉由所述雙重差動輸入級的一輸出而被驅動並且在所述電壓輸出(Vout)之處產生一輸出電壓。再者，所述遠端的差動電壓感測電路可包含一耦接在所述電壓輸出(Vout)與所述雙重差動輸入級的輸出之間的補償網路。所述補償網路可包含一串聯連接在所述電壓輸出(Vout)與所述雙重差動輸入級的輸出之間的電容器以及電阻器。所述遠端的差動電壓感測電路亦可包含一偏壓所述雙重差動輸入級的第一電流源、以及一偏壓所述輸出級的第二電流源。在某些實施例中，所述共閘極或是共基極的差動輸入級的所述差動輸入是耦接至所述本地的接地(Agnd)以及所述遠端的接地(Rgnd)，使得Vout=Vin+Rgnd-Agnd。在其它實施例中，所述共閘極或是共基極的差動輸入級的所述差動輸入是耦接至所述本地的接地(Agnd)以及所述遠端的接地(Rgnd)，使得Vout=Vin-Rgnd+Agnd。
102‧‧‧遠端的差動電壓感測電路
202‧‧‧遠端的差動電壓感測電路
302a、302b‧‧‧遠端的差動電壓感測電路
304a、304b‧‧‧雙重差動輸入級
306a‧‧‧共源極的差動輸入級
306b‧‧‧共射極的差動輸入級
308a‧‧‧共閘極的差動輸入級
308b‧‧‧共基極的差動輸入級
310a、310b‧‧‧輸出級
312a、312b‧‧‧補償網路
402a、402b‧‧‧遠端的差動電壓感測電路
404a、404b‧‧‧雙重差動輸入級
406a‧‧‧共源極的差動輸入級
406b‧‧‧共射極的差動輸入級
408a‧‧‧共閘極的差動輸入級
408b‧‧‧共基極的差動輸入級
410a、410b‧‧‧輸出級
412a、412b‧‧‧補償網路
502a、502b‧‧‧遠端的差動電壓感測電路
504a、504b‧‧‧雙重差動輸入級
506a‧‧‧共源極的差動輸入級
506b‧‧‧共射極的差動輸入級
508a‧‧‧共閘極的差動輸入級
508b‧‧‧共基極的差動輸入級
510a、510b‧‧‧輸出級
512a、512b‧‧‧補償網路
602a、602b‧‧‧遠端的差動電壓感測電路
604a、604b‧‧‧雙重差動輸入級
606a‧‧‧共源極的差動輸入級
606b‧‧‧共射極的差動輸入級
608a‧‧‧共閘極的差動輸入級
608b‧‧‧共基極的差動輸入級
610a、610b‧‧‧輸出級
612a、612b‧‧‧補償網路
706‧‧‧電壓調節器
802、804、806、808‧‧‧方法步驟
圖1是描繪一種習知遠端的差動電壓感測電路。
圖2是描繪一種遠端的差動電壓感測電路的一替代實施例。
圖3A是描繪根據本發明的一實施例的一種遠端的差動電壓感測電路。
圖3B是描繪根據本發明的另一實施例的一種遠端的差動電壓感測電路。
圖4A是描繪根據本發明的一實施例的一種遠端的差動電壓感測電路。
圖4B是描繪根據本發明的另一實施例的一種遠端的差動電壓感測電路。
圖5A是描繪根據本發明的另一實施例的一種遠端的差動電壓感測電路。
圖5B是描繪根據本發明的又一實施例的一種遠端的差動電壓感測電路。
圖6A是描繪根據本發明的另一實施例的一種遠端的差動電壓感測電路。
圖6B是描繪根據本發明的又一實施例的一種遠端的差動電壓感測電路。
圖7A是描繪根據本發明的一實施例的一種系統，其包含一具有一輸入端子的電壓調節器，所述輸入端子是接收以上參考圖3A、3B、6A及6B所述的遠端的差動電壓感測電路中之一個的輸出電壓。
圖7B是描繪根據本發明的一實施例的一種包含一電壓調節器的系統，所述電壓調節器是在一回授路徑內具有以上參考圖4A、4B、5A及5B所述 的遠端的差動電壓感測電路中之一個。
圖8是用來總結根據本發明的各種實施例的方法的高階流程圖。
在以下的詳細說明中是參考到構成所述詳細說明的一部分的所附的圖式，並且在圖式中是藉由圖示特定舉例說明的實施例來加以展示。將瞭解到的是，其它實施例亦可被利用，並且可以做成機械及電性的改變。因此，以下的詳細說明並不欲以限制性的意思來視之。在以下的說明中，相同的元件符號或參考指示符將會被用來指出通篇的類似部件或元件。此外，一元件符號的第一位數是指明所述元件符號第一次出現於其中的圖。
圖3A是描繪根據本發明的一實施例的一種遠端的差動電壓感測電路302a。如同可以從圖3A體認到的，在其中所示的實施例可以只利用五個金屬氧化物半導體場效電晶體(MOSFET)Mp0、Mp1、Mn2、Mn3及Mn5以及一電容器C0來加以實施。有利的是，所述小幾何的裝置(亦即，所述MOSFET)是輕易地被偏壓在其次臨界(sub-threshold)區中，並且具有一類似於雙載子接面電晶體的互導(Gm)。如同在圖3A中所示，所述次臨界的設計是利用匹配在所述PMOS對Mp0及Mp1與所述NMOS對Mn3及Mn2之間的互導(Gm)而在所述差動輸入級中加以實施。
在圖3A的實施例中，所述NMOS電晶體Mn5是作用為一用於所述遠端的差動電壓感測電路302a的輸出級310a。被展示於其中的電流源I1及I2是被用來偏壓所述遠端的差動電壓感測電路302a。所述電阻器R0以及電容器C0是提供一補償網路312a以穩定化所述遠端的差動電壓感 測電路302a的兩個級的放大器。在一實施例中，所述電阻器R0可以藉由一作用為一電阻器的MOSFET裝置來加以實施。所述電阻器R0(或等效物)是降低透過所述補償電容器C0的前饋(feed-forward)的影響，其改善所述電路的小信號穩定性。所述電阻器R0是與所述電容器C0以及1/Gm5合作，以將右半平面(RHP)零點移動至左半平面(LHP)零點。從所述補償網路312a中消除所述電阻器R0也是可行的。換言之，所述電阻器R0是選配的。
在圖3A的實施例中，所述電晶體Mp0、Mp1、Mn3及Mn2係構成一雙重差動輸入級304a，其包含與一共閘極的差動輸入級308a並聯的一共源極的差動輸入級306a。所述共源極的差動輸入級306a是具有差動輸入，其中的一差動輸入是耦接至所述電壓輸入(Vin)，並且其中的另一差動輸入是耦接至所述電壓輸出(Vout)。所述共閘極的差動輸入級308a是具有差動輸入，其中的一差動輸入是耦接至一本地的接地(Agnd)，並且其中的另一差動輸入是耦接至一遠端的接地(Rgnd)。所述雙重差動輸入級304a的一輸出是在所述電晶體Mp0及Mn3的連接在一起的汲極之處加以產生或是提供。在圖3A的實施例中，所述電晶體Mn5是提供一輸出級310a，其藉由所述雙重差動輸入級304a的一輸出而被驅動，並且在所述電壓輸出(Vout)之處產生一輸出電壓。所述補償網路312a是耦接在所述電壓輸出(Vout)與所述雙重差動輸入級304a的輸出之間。
在圖3A的實施例中，Vout=Vin+(Gm2/Gm0)*(Rgnd-Agnd)，其中Gm2是所述電晶體Mn2的互導，並且Gm0是所述電晶體Mp0的互導。若Gm2=Gm0(此可以透過在裝置尺寸上的適當調整而被達成)，則所述方程式變成Vout=Vin+Rgnd-Agnd。再者，注意到的是在此所述的實 施例的每一個中，若Vout正在相關Agnd而被量測時，則Agnd可被假設為零，並且以上的方程式變成Vout=Vin+Rgnd。在圖3A的實施例中，所述電晶體Mp0及Mn2都工作在其次臨界區中。所述NMOS及PMOS電晶體較佳的是具有相同的偏壓電流(ID)。此外，Gm=ID/(n*VT)，其中Gm0=Gm2。VT是熱電壓，其例如對於雙載子接面電晶體而言，在攝氏27度下大約是26mV，並且Gm=IC/VT，其中IC是集極電流。對於一次臨界MOSFET而言，若ID=IC，則其Gm是小於一雙載子接面電晶體的Gm，因而一MOSFET的熱電壓是被定義為n*VT，其中n是大於1並且相關於W/L比，其中W是MOSFET通道的寬度，並且L是通道長度。在圖3A中，由於所述PMOS電晶體Mp1及Mp0是利用相同的偏壓電流而被偏壓，並且所述PMOS電晶體Mp1及Mp0是被設計以具有相同的互導(亦即，相同的Gm)，則通過所述PMOS電晶體Mp1及Mp0的源極至汲極電流將會是相同的。若Rgnd及Agnd是相同的，則通過所述NMOS電晶體Mn2及Mn3的汲極至源極電流將會是相同的，並且Vout將會等於Vin。然而，若Rgnd及Agnd是不同的(幾乎總是如此)，則通過所述NMOS電晶體Mn2及Mn3的汲極至源極電流將會是不同的，此將會具有使得Vout=Vin+Rgnd-Agnd、或單純是Vout=Vin+Rgnd(若Agnd被假設為零)的效應。
在一替代實施例中，如同在圖3B中所示，雙載子接面電晶體(BJT)Qp0、Qp1、Qn2、Qn3及Qn5可被利用以分別取代所述MOSFET電晶體Mp0、Mp1、Mn2、Mn3及Mn5。在圖3B的實施例中，所述電晶體Qp0、Qp1、Qn3及Qn2是構成一雙重差動輸入級304b，其包含與一共基極的差動輸入級308b並聯的一共射極的差動輸入級306b。所述共射極的差動輸入級 306b是具有差動輸入，其中的一差動輸入是耦接至所述電壓輸入(Vin)，並且其中的另一差動輸入是耦接至所述電壓輸出(Vout)。所述共基極的差動輸入級308a是具有差動輸入，其中的一差動輸入是耦接至一本地的接地(Agnd)，並且其中的另一差動輸入是耦接至一遠端的接地(Rgnd)。所述雙重差動輸入級304b的一輸出是在所述電晶體Qp0及Qn3的連接在一起的集極之處加以產生或是提供。在圖3B的實施例中，所述電晶體Qn5是提供一輸出級310b，其藉由所述雙重差動輸入級304b的一輸出而被驅動，並且在所述電壓輸出(Vout)之處產生一輸出電壓。一補償網路312b是耦接在所述電壓輸出(Vout)與所述雙重差動輸入級304b的輸出之間。如同在圖3A中的例子，所述補償網路312b的電阻器R0是選配的，並且因此可被移除。若Rgnd及Agnd是相同的，則通過所述NPN電晶體Qn2及Qn3的集極至射極電流將會是相同的，並且Vout將會等於Vin。然而，若Rgnd及Agnd是不同的(幾乎總是如此)，則通過所述NPN電晶體Qn2及Qn3的集極至射極電流將會是不同的，此將會具有使得Vout=Vin+(Gm2/Gm0)*(Rgnd-Agnd)的效應，其中Gm2是所述電晶體Qn2的互導，並且Gm0是所述電晶體Qp0的互導。若Gm2=Gm0(此可以透過在裝置尺寸上的適當調整而被達成)，則所述方程式變成為Vout=Vin+Rgnd-Agnd。再者，若Vout是相關Agnd來加以量測的，則Agnd可被假設為零，並且所述方程式變成為Vout=Vin+Rgnd。
交換在圖3A中的NMOS電晶體Mn2及Mn3的源極連線也是在本發明的實施例的範疇內。更明確地說，參照圖4A，藉由連接所述電晶體Mn2的源極至Agnd，並且連接所述電晶體Mn3的源極至Rgnd，則Vout=Vin-(Gm2/Gm0)*(Rgnd-Agnd)，其中Gm2是所述電晶體Mn2的互導，並 且Gm0是所述電晶體Mp0的互導。若Gm2=Gm0，則所述方程式變成為Vout=Vin-Rgnd+Agnd。再者，若Vout是相關Agnd來加以量測的，則Agnd可被假設為零，並且所述方程式變成為Vout=Vin-Rgnd。在圖4A中，所述電晶體Mp0、Mp1、Mn3及Mn2是構成一雙重差動輸入級404a，其包含與一共閘極的差動輸入級408a並聯的一共源極的差動輸入級406a。在圖4A中，所述電晶體Mn5是提供一輸出級410a，並且一補償網路412a是穩定化所述遠端的差動電壓感測電路402a的兩個級的放大器。
交換在圖3B中的NPN電晶體Qn2及Qn3的射極連線也是在本發明的一實施例的範疇內。更明確地說，參照圖4B，藉由連接所述電晶體Qn2的射極至Agnd，並且連接所述電晶體Qn3的射極至Rgnd，則Vout=Vin-(Gm2/Gm0)*(Rgnd-Agnd)，其中Gm2是所述電晶體Qn2的互導，並且Gm0是所述電晶體Qp0的互導。若Gm2=Gm0，則所述方程式變成為Vout=Vin-Rgnd+Agnd。再者，若Vout是相關Agnd來加以量測的，則Agnd可被假設為零，並且所述方程式變成為Vout=Vin-Rgnd。在圖4B中，所述電晶體Qp0、Qp1、Qn3及Qn2是構成一雙重差動輸入級404b，其包含與一共基極的差動輸入級408b並聯的一共射極的差動輸入級406b。在圖4B中，所述電晶體Qn5是提供一輸出級410b，並且一補償網路412b是穩定化所述遠端的差動電壓感測電路402b的兩個級的放大器。
圖3A及3B的遠端的差動電壓感測電路302a及302b是運作為一電壓加法器電路，並且因此亦可被稱為一電壓加法器電路。圖4A及4B的遠端的差動電壓感測電路402a及402b是運作為一電壓減法器電路，並且因此亦可被稱為一電壓減法器電路。
在上述的實施例中，一遠端的差動感測電路是接受來自一遠端的接地(Rgnd)以及本地的接地(Agnd)的輸入，並且判斷在這兩個接地的電位上的差值。在Rgnd與Agnd之間的一差值是補償所述差動輸入級的操作。若Rgnd是較大的，則電流是在所述電路的左分支與右分支之間被調整，並且整體回授是迫使在所述輸入對中的電流追蹤此調整。例如，在圖3A中，當所述電路操作時，一第一級的DC電流輸出(其是通過所述電晶體Mn5的源極至汲極路徑的電流)將會由於回授的關係而為零(亦即，平衡的)。來自所述第一級的電流輸出是Gmp。由Mp1及Mp0所產生的AC電流是(Vin-Vout)*Gmp。被加到所述第一級的電流輸出是由Mn2及Mn3所產生的AC電流，其是(Rgnd-Agnd)*Gmn。這兩個AC電流加在一起是等於零。藉由設計Gmp=Gmn，一所要的結果被達成，其中所述兩個Gm級是饋入彼此中。換言之，兩個並聯的Gm級是被迫使和彼此平衡。較佳的是，頂端級與底部級的Gm應該是實質相等的。因為這些電晶體共用相同的電流，並且因為它們操作在其次臨界操作區中，因而所述Gm主要是依據所述電流而定，於是相當容易使得所述Gm是實質相等的。當操作在其次臨界操作區中時，每個電晶體的Gm基本上等於電流除以某個固定的電壓(其是用於所述電晶體的每一個之相同的固定的電壓)。此使得所述各種的Gm能夠加以平衡。相較於原本所可能的，此配置是使得所述各種的Gm的匹配更容易獲得。通常為了匹配兩個Gm，通常有需要匹配所述兩個裝置的尺寸比例以及所述兩個裝置的電流。按照定義，通過所述P型裝置以及所述N型裝置的電流是被匹配的。在此配置中的電子遷移率是二階的(second order)，此是有利的。所述電晶體的寬度及長度的選擇是被選擇以使得所述電晶體能夠操作 在其次臨界區中。
圖5A是描繪根據本發明的另一實施例的一種遠端的差動電壓感測電路502a。在圖5A的實施例中，所述MOSFET電晶體Mp0、Mp1、Mn3及Mn2是構成一雙重差動輸入級504a，其包含與一共閘極的差動輸入級508a並聯的一共源極的差動輸入級506a。所述共源極的差動輸入級506a是具有差動輸入，其中的一差動輸入是耦接至所述電壓輸入(Vin)，並且其中的另一差動輸入是耦接至所述電壓輸出(Vout)。所述共閘極的差動輸入級508a是具有差動輸入，其中的一差動輸入是耦接至一本地的接地(Agnd)，並且其中的另一差動輸入是耦接至一遠端的接地(Rgnd)。在圖5A的實施例中，所述電晶體Mn3亦作用為一用於所述遠端的差動電壓感測電路502a的輸出級510a。在圖5A中，假設Gm0=Gm2，Vout=Vin-Rgnd+Agnd。若Vout是相關Agnd來加以量測的，則Agnd可被假設為零，並且所述方程式變成為Vout=Vin-Rgnd。
圖5B是描繪根據本發明的另一實施例的一種遠端的差動電壓感測電路502b。在圖5B的實施例中，所述BJT電晶體Qp0、Qp1、Qn3及Qn2是構成一雙重差動輸入級504b，其包含與一共基極的差動輸入級508b並聯的一共射極的差動輸入級506b。所述共射極的差動輸入級506b是具有差動輸入，其中的一差動輸入是耦接至所述電壓輸入(Vin)，並且其中的另一差動輸入是耦接至所述電壓輸出(Vout)。所述共基極的差動輸入級508b是具有差動輸入，其中的一差動輸入是耦接至一本地的接地(Agnd)，並且其中的另一差動輸入是耦接至一遠端的接地(Rgnd)。在圖5B的實施例中，所述電晶體Qn3亦作用為一用於所述遠端的差動電壓感測電路502b的輸出級 510b。在圖5B中，假設Gm0=Gm2，Vout=Vin-Rgnd+Agnd。若Vout是相關Agnd來加以量測的，則Agnd可被假設為零，並且所述方程式變成為Vout=Vin-Rgnd。
交換在圖5A中的NMOS電晶體Mn2及Mn3的源極連線也是在本發明的實施例的範疇內。更明確地說，參照圖6A，藉由連接所述電晶體Mn2的源極至Agnd，並且連接所述電晶體Mn3的源極至Rgnd，假設Gm0=Gm2，則Vout=Vin+Rgnd-Agnd。若Vout是相關Agnd來加以量測的，則Agnd可被假設為零，並且所述方程式變成為Vout=Vin+Rgnd。在圖6A的實施例中，所述MOSFET電晶體Mp0、Mp1、Mn3及Mn2是構成一雙重差動輸入級604a，其包含與一共閘極的差動輸入級608a並聯的一共源極的差動輸入級606a。所述共源極的差動輸入級606a是具有差動輸入，其中的一差動輸入是耦接至所述電壓輸入(Vin)，並且其中的另一差動輸入是耦接至所述電壓輸出(Vout)。所述共閘極的差動輸入級608a是具有差動輸入，其中的一差動輸入是耦接至一本地的接地(Agnd)，並且其中的另一差動輸入是耦接至一遠端的接地(Rgnd)。在圖6A的實施例中，所述電晶體Mn3亦作用為一用於所述遠端的差動電壓感測電路602a的輸出級610a。
交換在圖5B中的NPN電晶體Qn2及Qn3的射極連線也是在本發明的一實施例的範疇內。更明確地說，參照圖6B，藉由連接所述電晶體Qn2的射極至Agnd，並且連接所述電晶體Qn3的射極至Rgnd，假設Gm0=Gm2，則Vout=Vin+Rgnd-Agnd。若Vout是相關Agnd來加以量測的，則Agnd可被假設為零，並且所述方程式變成為Vout=Vin+Rgnd。在圖6B的實施例中，所述BJT電晶體Qp0、Qp1、Qn3及Qn2是構成一雙重差動輸 入級604b，其包含與一共基極的差動輸入級608b並聯的一共射極的差動輸入級606b。所述共射極的差動輸入級606b是具有差動輸入，其中的一差動輸入是耦接至所述電壓輸入(Vin)，並且其中的另一差動輸入是耦接至所述電壓輸出(Vout)。所述共基極的差動輸入級608b是具有差動輸入，其中的一差動輸入是耦接至一本地的接地(Agnd)，並且其中的另一差動輸入是耦接至一遠端的接地(Rgnd)。在圖6B的實施例中，所述電晶體Qn3亦作用為一用於所述遠端的差動電壓感測電路602b的輸出級610b。
如同在此所用的，根據上下文，所述術語"Vin"可被利用以代表一遠端的差動電壓感測電路的輸入節點、以及在所述輸入節點的電壓兩者。換言之，Vin是被用來指出一電路的輸入端子、以及在所述輸入端子的電壓兩者。類似地，根據上下文，所述術語"Vout"可被利用以代表一遠端的差動電壓感測電路的輸出節點、以及在所述輸出節點的電壓兩者。換言之，Vout被用來指出一電路的輸出端子、以及在所述輸出端子的電壓兩者。此外，Agnd可被利用以代表所述本地的接地節點以及在該節點的電壓，並且Rgnd可被利用以代表所述遠端的接地電壓以及在該節點的電壓。再者，I1代表一電流源以及藉由所述電流源所產生的電流兩者；並且I2代表一電流源以及藉由所述電流源所產生的電流兩者。從此種術語被使用於其中的上下文，此種術語是如何被使用的將會是明顯的。
圖4A、4B、5A及5B的產生Vout=Vin-Rgnd+Agnd的遠端的差動電壓感測電路可被利用在Vin是一相對於晶片的外部的電壓的情形中，並且在所述晶片內有對於複製Vin的要求。圖3A、3B、6A及6B的產生Vout=Vin+Rgnd-Agnd的遠端的差動電壓感測電路可被利用在Vin是 一相對於晶片的內部的電壓的情形中，並且在所述晶片外有對於複製Vin的要求。
在此所述的遠端的差動電壓感測電路是感測三個輸入，亦即Vin、Rgnd及Agnd，並且產生一等於依據所述實施例而定的Vin+Rgnd-Agnd或是Vin-Rgnd+Agnd的輸出Vout。所述Rgnd及Agnd輸入通常將會有一低阻抗，並且是在彼此的數十mV內。在此所敘述的實施例中，一共閘極(或是共基極)的差動輸入級(例如，308a、308b、408a、408b、508a、508b、608a或608b)是感測在Rgnd與Agnd之間的一差值，並且產生一指出所述差值的補償電流。藉由所述共閘極(或是共基極)的差動輸入級所產生的補償電流是被使用作為一共源極(或是共射極)的差動輸入級(例如，306a、306b、406a、406b、506a、506b、606a或606b)的一負載，所述共源極(或是共射極)的差動輸入級是感測所述輸入電壓Vin(高於接地)並且監視所述輸出電壓Vout(同樣高於接地)。藉由建構所述共閘極(或是共基極)的差動輸入級成為一回授放大器，在所述接地電位Rgnd與Agnd之間的一差值是自動地從所述共源極(或是共射極)的差動輸入級(例如，306a、306b、406a、406b、506a、506b、606a或606b)的輸入中減去。於是，相同的電流是被使用於感測所述接地電位Rgnd及Agnd並且監視所述回授，此提供電流的節省。所述整個算術運算Vin+Rgnd-Agnd或是Vin-Rgnd+Agnd是在一雙重差動輸入級(例如，304a、304b、404a、404b、504a、504b、604a或604b)的四個電晶體(亦即，Mp0、Mp1、Mn2及Mn3；或是Qp0、Qp1、Qn2及Qn3)的一環中加以達成，此對於一給定的電流位準是提供最大的速度。
以另一種方式解說，在此所述的遠端的差動電壓感測電路是 感測在一遠端的接地點(Rgnd)以及一本地的接地(Agnd)之間的一電壓差，並且施加此電壓差在一共閘極(或是共基極)的差動輸入級(例如，308a、308b、408a、408b、508a、508b、608a或608b)的源極(或射極)端子之間，以便於在其中產生一電流不平衡。此電流不平衡是被施加至一共源極(或是共射極)的差動輸入級(例如，306a、306b、406a、406b、506a、506b、606a或606b)，以便於干擾所述共源極(或是共射極)的差動輸入級(例如，306a、306b、406a、406b、506a、506b、606a或606b)的對稱性，並且藉此在所述共源極(或是共射極)的差動輸入級的輸入(例如，Mp0及Mp1的閘極、或是Qp0及Qp1的基極)之間產生一電壓偏移。
根據某些實施例，一電阻器可以耦接在Rgnd與Agnd之間，以限制施加在電晶體Mn2及Mn3上的源極接面之間(或是在電晶體Qn2及Qn3上的射極接面之間)的靜電放電(ESD)應力的量。根據其它實施例，一串聯電阻器可以耦接在Rgnd與電晶體Mn2的源極之間(或是在Rgnd與電晶體Qn2的射極之間)，並且另一串聯電阻器可以耦接在Agnd與電晶體Mn3的源極之間(或是在Agnd與電晶體Qn3的射極之間)。或者是，任何其它習知或非習知的ESD保護技術都可被利用。根據某些實施例，電晶體M2的基體(body)是連繫到其源極，並且電晶體M3的基體是連繫到其源極。
本發明的某些實施例可被利用以提供一輸入電壓至一電壓調節器的一輸入端子。例如，圖7A是描繪一種包含一電壓調節器706的系統，所述電壓調節器706具有一輸入端子(其亦可被稱為一參考輸入端子、或單純被稱為一參考端子)，所述輸入端子是接收以上參考圖3A、3B、6A及6B所述的遠端的差動電壓感測電路302a、302b、602a或602b中的一個 的輸出電壓(Vout)。所述電壓調節器706例如可以是一DC-DC降壓轉換器，但是並不限於此。
本發明的某些實施例可以內含在一電壓調節器的回授路徑中。例如，圖7B是描繪一種包含一電壓調節器706的系統，所述電壓調節器706是在一介於所述電壓調節器706的一電壓輸出(Vout)端子與所述電壓調節器706的回授端子(FB)之間的回授路徑內具有以上參考圖4A、4B、5A及5B所述的遠端的差動電壓感測電路402a、402b、502a或502b中的一個。
本發明的實施例亦針對於用於產生一輸出電壓(Vout)是等於一輸入電壓(Vin)加上或是減去在一遠端的接地(Rgnd)與一本地的接地(Agnd)之間的一差值的方法。此種方法是被總結在圖8的高階流程圖中。換言之，圖8是一被用來總結根據本發明的各種實施例的方法的高階流程圖。參照圖8，步驟802是牽涉到施加一輸入電壓(Vin)至一共源極或是共射極的差動輸入級(例如，306a、306b、406a、406b、506a、506b、606a或606b)的一對輸入中的一輸入。步驟804是牽涉到利用一共閘極或是共基極的差動輸入級(例如，308a、308b、408a、408b、508a、508b、608a或608b)以感測在一遠端的接地(Rgnd)與一本地的接地(Agnd)之間的一電壓差，以便於在其中產生一電流不平衡。步驟806是牽涉到施加所述電流不平衡至所述共源極或是共射極的差動輸入級(例如，306a、306b、406a、406b、506a、506b、606a或606b)以便於干擾所述共源極或是共射極的差動輸入級的對稱性，並且藉此在所述共源極或是共射極的差動輸入級的所述對的輸入之間產生一電壓偏移。步驟808是牽涉到藉由利用所述共源極或是共射極的差動輸入級(例如，306a、306b、406a、406b、506a、506b、606a或606b)作為一被配置為單 位增益的電壓隨耦器(voltage follower)的回授放大器的一輸入級以產生一輸出電壓(Vout)。作用為單位增益的電壓隨耦器的電路是被描繪在圖3A、3B、4A、4B、5A、5B、6A及6B中。換言之，在此所述的遠端的差動電壓感測電路可以運作為單位增益的電壓隨耦器。
儘管本發明的各種實施例已經在以上加以敘述，但應瞭解的是它們已經藉由舉例而非限制性地加以提出。對於熟習相關技術者而言將會明顯的是各種在形式及細節上的改變都可以在不脫離本發明的精神與範疇下於其中加以完成。
本發明的廣度及範疇不應該受限於上述的範例實施例中的任一個，而是應該僅根據以下的申請專利範圍及其等同物來加以界定。
302a‧‧‧遠端的差動電壓感測電路
304a‧‧‧雙重差動輸入級
306a‧‧‧共源極的差動輸入級
308a‧‧‧共閘極的差動輸入級
310a‧‧‧輸出級
312a‧‧‧補償網路

Claims (21)

  1. 一種包含一電壓輸入(Vin)以及一電壓輸出(Vout)的遠端的差動電壓感測電路，其包括：一雙重差動輸入級，其包含與一共閘極或是共基極的差動輸入級並聯的一共源極或是共集極的差動輸入級；其中所述共源極或是共集極的差動輸入級是具有差動輸入，其中的一差動輸入是耦接至所述電壓輸入(Vin)，並且其中的另一差動輸入是耦接至所述電壓輸出(Vout)；並且其中所述共閘極或是共基極的差動輸入級是具有差動輸入，其中的一差動輸入是耦接至一本地的接地(Agnd)，並且其中的另一差動輸入是耦接至一遠端的接地(Rgnd)。
  2. 如申請專利範圍第1項的遠端的差動電壓感測電路，其進一步包括：一輸出級，其是藉由所述雙重差動輸入級的一輸出而被驅動並且在所述電壓輸出(Vout)之處產生一輸出電壓。
  3. 如申請專利範圍第2項的遠端的差動電壓感測電路，其進一步包括：一補償網路，其耦接在所述電壓輸出(Vout)與所述雙重差動輸入級的所述輸出之間。
  4. 如申請專利範圍第3項的遠端的差動電壓感測電路，其中所述補償網路是包含一串聯連接在所述電壓輸出(Vout)與所述雙重差動輸入級的所述輸出之間的電容器以及電阻器。
  5. 如申請專利範圍第2項的遠端的差動電壓感測電路，其進一步包括：一第一電流源，其偏壓所述雙重差動輸入級；以及 一第二電流源，其偏壓所述輸出級。
  6. 如申請專利範圍第1-5項的任一項的遠端的差動電壓感測電路，其中所述共閘極或是共基極的差動輸入級的所述差動輸入是耦接至所述本地的接地(Agnd)以及所述遠端的接地(Rgnd)，使得Vout=Vin+Rgnd-Agnd。
  7. 如申請專利範圍第1-5項的任一項的遠端的差動電壓感測電路，其中所述共閘極或是共基極的差動輸入級的所述差動輸入是耦接至所述本地的接地(Agnd)以及所述遠端的接地(Rgnd)，使得Vout=Vin-Rgnd+Agnd。
  8. 一種包含一電壓輸入(Vin)以及一電壓輸出(Vout)的遠端的差動電壓感測電路，其包括：一第一電晶體(Mp0或Qp0)，其具有一控制端子(閘極或基極)以及一包含一第一電流路徑端子(汲極或集極)以及一第二電流路徑端子(源極或射極)的電流路徑，所述第一電晶體(Mp0或Qp0)的所述控制端子(閘極或基極)是耦接至所述電壓輸入(Vin)；一第二電晶體(Mp1或Qp1)，其具有一控制端子(閘極或基極)以及一包含一第一電流路徑端子(汲極或集極)以及一第二電流路徑端子(源極或射極)的電流路徑，所述第二電晶體(Mp1或Qp1)的所述控制端子(閘極或基極)是耦接至所述電壓輸出(Vout)，並且所述第二電晶體(Mp1或Qp1)的所述第二電流路徑端子(源極或射極)是耦接至所述第一電晶體(Mp0或Qp0)的所述第二電流路徑端子(源極或射極)；一第三電晶體(Mn3或Qn3)，其具有一控制端子(閘極或基極)以及一包含一第一電流路徑端子(汲極或集極)以及一第二電流路徑端子(源極或射極)的電流路徑，所述第三電晶體(Mn3或Qn3)的所述第一電流路徑端子(汲極或 集極)是耦接至所述第一電晶體(Mp0或Qp0)的所述第一電流路徑端子(汲極或集極)，並且所述第三電晶體(Mn3或Qn3)的所述第二電流路徑端子(源極或射極)是耦接至一本地的接地(Agnd)；一第四電晶體(Mn2或Qn2)，其具有一控制端子(閘極或基極)以及一包含一第一電流路徑端子(汲極或集極)以及一第二電流路徑端子(源極或射極)的電流路徑，所述第四電晶體(Mn2或Qn2)的所述控制端子(閘極或基極)以及所述第一電流路徑端子(汲極或集極)是耦接在一起並且耦接至所述第二電晶體(Mp1或Qp1)的所述第一電流路徑端子(汲極或集極)，並且所述第四電晶體(Mn2或Qn2)的所述第二電流路徑端子(源極或射極)是耦接至一遠端的接地(Rgnd)，所述第四電晶體(Mn2或Qn2)的所述控制端子(閘極或基極)亦耦接至所述第三電晶體(Mn3或Qn3)的所述控制端子(閘極或基極)；一第五電晶體(Mn5或Qn5)，其具有一控制端子(閘極或基極)以及一包含一第一電流路徑端子(汲極或集極)以及一第二電流路徑端子(源極或射極)的電流路徑，所述第五電晶體(Mn5或Qn5)的所述控制端子(閘極或基極)是耦接至所述第一電晶體(Mp0或Qp0)以及所述第三電晶體(Mn3或Qn3)的所述耦接在一起的第一電流路徑端子(汲極或集極)，所述第五電晶體(Mn5或Qn5)的所述第一電流路徑端子(汲極或集極)是耦接至所述電壓輸出(Vout)，並且所述第五電晶體(Mn5或Qn5)的所述第二電流路徑端子(源極或射極)是耦接至所述本地的接地(Agnd)；以及一補償網路，其耦接在所述電壓輸出(Vout)與所述第五電晶體(Mn5或Qn5)的所述控制端子(閘極或基極)之間；其中 所述第一及第二電晶體((Mp0或Qp0)以及(Mp1或Qp1))是PMOS電晶體，並且所述第三、第四及第五電晶體((Mn3或Qn3)、(Mn2或Qn2)以及(Mn5或Qn5))是NMOS電晶體；或是所述第一及第二電晶體((Mp0或Qp0)以及(Mp1或Qp1))是PNP電晶體，並且所述第三、第四及第五電晶體((Mn3或Qn3)、(Mn2或Qn2)以及(Mn5或Qn5))是NPN電晶體。
  9. 如申請專利範圍第8項的遠端的差動電壓感測電路，其中Vout=Vin+(Gm2/Gm0)*(Rgnd-Agnd)，其中Gm0是包括所述第一電晶體(Mp0或Qp0)的一互導，並且Gm2是包括所述第四電晶體(Mn2或Qn2)的一互導。
  10. 如申請專利範圍第8或9項的遠端的差動電壓感測電路，其進一步包括：一第一電流源(I1)，其耦接在一高電壓軌(AVDD)與所述第一電晶體(Mp0或Qp0)以及所述第二電晶體(Mp1或Qp1)的所述耦接在一起的第二電流路徑端子(源極或射極)之間；以及第二電流源(I2)，其耦接在所述高電壓軌(AVDD)與所述電壓輸出(Vout)之間。
  11. 如申請專利範圍第8或9項的遠端的差動電壓感測電路，其中所述補償網路是耦接在所述電壓輸出(Vout)與所述第五電晶體(Mn5或Qn5)的所述控制端子(閘極或基極)之間，所述補償網路包含一耦接在所述電壓輸出(Vout)與所述第五電晶體(Mn5或Qn5)的所述控制端子(閘極或基極)之間的電容器(C0)。
  12. 如申請專利範圍第11項的遠端的差動電壓感測電路，其中所述補償 網路是耦接在所述電壓輸出(Vout)與所述第五電晶體(Mn5或Qn5)的所述控制端子(閘極或基極)之間，所述補償網路包含一與所述電容器(C0)串聯耦接在所述電壓輸出(Vout)與所述第五電晶體(Mn5或Qn5)的所述控制端子(閘極或基極)之間的電阻器(R0)。
  13. 一種包含一電壓輸入(Vin)以及一電壓輸出(Vout)的遠端的差動電壓感測電路，其包括：一第一電晶體(Mp0或Qp0)，其具有一控制端子(閘極或基極)以及一包含一第一電流路徑端子(汲極或集極)以及一第二電流路徑端子(源極或射極)的電流路徑，所述第一電晶體(Mp0或Qp0)的所述控制端子(閘極或基極)是耦接至所述電壓輸入(Vin)；一第二電晶體(Mp1或Qp1)，其具有一控制端子(閘極或基極)以及一包含一第一電流路徑端子(汲極或集極)以及一第二電流路徑端子(源極或射極)的電流路徑，所述第二電晶體(Mp1或Qp1)的所述控制端子(閘極或基極)是耦接至所述電壓輸出(Vout)，並且所述第二電晶體(Mp1或Qp1)的所述第二電流路徑端子(源極或射極)是耦接至所述第一電晶體(Mp0或Qp0)的所述第二電流路徑端子(源極或射極)；一第三電晶體(Mn3或Qn3)，其具有一控制端子(閘極或基極)以及一包含一第一電流路徑端子(汲極或集極)以及一第二電流路徑端子(源極或射極)的電流路徑，所述第三電晶體(Mn3或Qn3)的所述第一電流路徑端子(汲極或集極)是耦接至所述第一電晶體(Mp0或Qp0)的所述第一電流路徑端子(汲極或集極)，並且所述第三電晶體(Mn3或Qn3)的所述第二電流路徑端子(源極或射極)是耦接至一遠端的接地(Rgnd)； 一第四電晶體(Mn2或Qn2)，其具有一控制端子(閘極或基極)以及一包含一第一電流路徑端子(汲極或集極)以及一第二電流路徑端子(源極或射極)的電流路徑，所述第四電晶體(Mn2或Qn2)的所述控制端子(閘極或基極)以及所述第一電流路徑端子(汲極或集極)是耦接在一起並且耦接至所述第二電晶體(Mp1或Qp1)的所述第一電流路徑端子(汲極或集極)，並且所述第四電晶體(Mn2或Qn2)的所述第二電流路徑端子(源極或射極)是耦接至一本地的接地(Rgnd)，所述第四電晶體(Mn2或Qn2)的所述控制端子(閘極或基極)亦耦接至所述第三電晶體(Mn3或Qn3)的所述控制端子(閘極或基極)；一第五電晶體(Mn5或Qn5)，其具有一控制端子(閘極或基極)以及一包含一第一電流路徑端子(汲極或集極)以及一第二電流路徑端子(源極或射極)的電流路徑，所述第五電晶體(Mn5或Qn5)的所述控制端子(閘極或基極)是耦接至所述第一電晶體(Mp0或Qp0)以及所述第三電晶體(Mn3或Qn3)的所述耦接在一起的第一電流路徑端子(汲極或集極)，所述第五電晶體(Mn5或Qn5)的所述第一電流路徑端子(汲極或集極)是耦接至所述電壓輸出(Vout)，並且所述第五電晶體(Mn5或Qn5)的所述第二電流路徑端子(源極或射極)是耦接至所述本地的接地(Agnd)；以及一補償網路，其耦接在所述電壓輸出(Vout)與所述第五電晶體(Mn5或Qn5)的所述控制端子(閘極或基極)之間；其中所述第一及第二電晶體((Mp0或Qp0)以及(Mp1或Qp1))是PMOS電晶體，並且所述第三、第四及第五電晶體((Mn3或Qn3)、(Mn2或Qn2)以及(Mn5或Qn5))是NMOS電晶體；或是 所述第一及第二電晶體((Mp0或Qp0)以及(Mp1或Qp1))是PNP電晶體，並且所述第三、第四及第五電晶體((Mn3或Qn3)、(Mn2或Qn2)以及(Mn5或Qn5))是NPN電晶體。
  14. 如申請專利範圍第13項的遠端的差動電壓感測電路，其中Vout=Vin-(Gm2/Gm0)*(Rgnd-Agnd)，其中Gm0包括所述第一電晶體(Mp0或Qp0)的一互導，並且Gm2包括所述第四電晶體(Mn2或Qn2)的一互導。
  15. 如申請專利範圍第13或14項的遠端的差動電壓感測電路，其進一步包括：一第一電流源(I1)，其耦接在一高電壓軌(AVDD)與所述第一電晶體(Mp0或Qp0)以及所述第二電晶體(Mp1或Qp1)的所述耦接在一起的第二電流路徑端子(源極或射極)之間；以及一第二電流源(I2)，其耦接在所述高電壓軌(AVDD)與所述電壓輸出(Vout)之間。
  16. 如申請專利範圍第15項的遠端的差動電壓感測電路，其中所述補償網路是耦接在所述電壓輸出(Vout)與所述第五電晶體(Mn5或Qn5)的所述控制端子(閘極或基極)之間，所述補償網路包含一耦接在所述電壓輸出(Vout)與所述第五電晶體(Mn5或Qn5)的所述控制端子(閘極或基極)之間的電容器(C0)。
  17. 如申請專利範圍第16項的遠端的差動電壓感測電路，其中所述補償網路是耦接在所述電壓輸出(Vout)與所述第五電晶體(Mn5或Qn5)的所述控制端子(閘極或基極)之間，所述補償網路包含一與所述電容器(C0)串聯耦接在所述電壓輸出(Vout)與所述第五電晶體(Mn5或Qn5)的所述控制端子(閘極 或基極)之間的電阻器(R0)。
  18. 一種系統，其包括：一電壓調節器，其包含一參考端子、一輸出端子、一回授端子、一耦接至一本地的接地(Agnd)的本地的接地端子以及一耦接至一遠端的接地(Rgnd)的遠端的接地端子；一遠端的差動電壓感測電路，其二擇一地提供一電壓至所述電壓調節器的所述參考端子，或是連接在一介於所述電壓調節器的所述輸出端子與所述回授端子之間的回授路徑內；其中所述遠端的差動電壓感測電路是包括一雙重差動輸入級，其包含與一共閘極或是共基極的差動輸入級並聯的一共源極或是共集極的差動輸入級；其中所述共源極或是共集極的差動輸入級是具有差動輸入，其中的一差動輸入是耦接至所述遠端的差動電壓感測電路的一電壓輸入，並且其中的另一差動輸入是耦接至所述遠端的差動電壓感測電路的一電壓輸出；並且其中所述共閘極或是共基極的差動輸入級是具有差動輸入，其中的一差動輸入是耦接至所述本地的接地(Agnd)，並且其中的另一差動輸入是耦接至所述遠端的接地(Rgnd)。
  19. 如申請專利範圍第18項之系統，其中所述遠端的差動電壓感測電路是包含一輸出級，其是藉由所述雙重差動輸入級的一輸出而被驅動。
  20. 如申請專利範圍第19項之系統，其進一步包括：一補償網路，其耦接在所述遠端的差動電壓感測電路的所述電壓輸出 與所述雙重差動輸入級的所述輸出之間。
  21. 一種用於產生一輸出電壓(Vout)是等於一輸入電壓(Vin)加上或是減去在一遠端的接地(Rgnd)與一本地的接地(Agnd)之間的一差值的方法，所述方法包括：(a)施加所述輸入電壓(Vin)至一共源極或是共射極的差動輸入級的一對的輸入中的一輸入；(b)利用一共閘極或是共基極的差動輸入級以感測在所述遠端的接地(Rgnd)與所述本地的接地(Agnd)之間的一電壓差，以便於在其中產生一電流不平衡；(c)施加所述電流不平衡至所述共源極或是共射極的差動輸入級以便於干擾所述共源極或是共射極的差動輸入級的一對稱性，並且藉此在所述共源極或是共射極的差動輸入級的所述對的輸入之間產生一電壓偏移；以及(d)藉由利用所述共源極或是共射極的差動輸入級作為一被配置為一單位增益電壓隨耦器的回授放大器的一輸入級以產生所述輸出電壓(Vout)。
TW104127462A 2014-08-26 2015-08-24 遠端差動電壓感測 TWI672509B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462042104P 2014-08-26 2014-08-26
US62/042,104 2014-08-26
US14/692,979 US10175272B2 (en) 2014-08-26 2015-04-22 Remote differential voltage sensing
US14/692,979 2015-04-22

Publications (2)

Publication Number Publication Date
TW201621327A true TW201621327A (zh) 2016-06-16
TWI672509B TWI672509B (zh) 2019-09-21

Family

ID=55402193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127462A TWI672509B (zh) 2014-08-26 2015-08-24 遠端差動電壓感測

Country Status (3)

Country Link
US (1) US10175272B2 (zh)
CN (1) CN105388349B (zh)
TW (1) TWI672509B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677821B (zh) * 2018-05-21 2019-11-21 旺宏電子股份有限公司 電壓減法器及其電壓相減的運算方法
TWI739811B (zh) * 2016-11-18 2021-09-21 台灣積體電路製造股份有限公司 半導體裝置的佈局、半導體裝置及其運行方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110022138B (zh) * 2018-01-10 2023-11-17 荣湃半导体（上海）有限公司 一种锁存器及隔离电路
CN110022145B (zh) * 2018-01-10 2024-04-19 荣湃半导体（上海）有限公司 一种锁存器及隔离电路
CN115308467A (zh) * 2021-05-07 2022-11-08 脸萌有限公司 集成电路内部电压检测电路、检测方法以及集成电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1467057A (en) * 1973-05-24 1977-03-16 Rca Corp Amplifier with over-current protection
US4360785A (en) * 1980-05-27 1982-11-23 Rca Corporation Transistor amplifiers exhibiting low input offset potentials
US5504444A (en) * 1994-01-24 1996-04-02 Arithmos, Inc. Driver circuits with extended voltage range
JP2900995B2 (ja) 1996-08-19 1999-06-02 日本電気株式会社 電圧加算回路
US6545510B1 (en) * 2001-12-10 2003-04-08 Micron Technology, Inc. Input buffer and method for voltage level detection
US6831489B2 (en) * 2002-05-21 2004-12-14 The Hong Kong University Of Science And Technology Low-voltage high-speed frequency-divider circuit
US6937099B2 (en) * 2003-12-04 2005-08-30 Analog Devices, Inc. Op-amp configurable in a non-inverting mode with a closed loop gain greater than one with output voltage correction for a time varying voltage reference of the op-amp, and a method for correcting the output voltage of such an op-amp for a time varying voltage reference
US7358799B2 (en) * 2005-04-13 2008-04-15 Finisar Corporation Switchable high pass configuration and an optical receiver with a switchable high pass configuration
US7514966B2 (en) * 2005-06-02 2009-04-07 Via Technologies, Inc. Fast, low offset ground sensing comparator
TWI340537B (en) * 2006-02-14 2011-04-11 Richwave Technology Corp Single-ended input to differential-ended output low noise amplifier implemented with cascode and cascade topology
US7345465B2 (en) 2006-06-12 2008-03-18 Intersil Americas Inc. Two pin-based sensing of remote DC supply voltage differential using precision operational amplifier and diffused resistors
US7466171B2 (en) * 2007-01-15 2008-12-16 International Business Machines Corporation Voltage detection circuit and circuit for generating a trigger flag signal
CN101655517B (zh) * 2008-08-21 2011-09-14 联咏科技股份有限公司 电压检测电路与电压检测方法
US8310277B2 (en) * 2009-08-27 2012-11-13 Qualcomm, Incorporated High linear fast peak detector
CN101839941B (zh) * 2010-06-02 2012-03-14 西南交通大学 信号感测放大器
US8120424B2 (en) 2010-06-15 2012-02-21 Intersil Americas Inc. Class AB output stages and amplifiers including class AB output stages
FR2975510B1 (fr) * 2011-05-17 2013-05-03 St Microelectronics Rousset Dispositif de generation d'une tension de reference de bande interdite ajustable a fort taux de rejection d'alimentation
CN102288810B (zh) * 2011-08-11 2014-01-22 无锡中星微电子有限公司 电压检测电路
US8797098B2 (en) * 2012-05-22 2014-08-05 Fujitsu Limited Variable gain amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739811B (zh) * 2016-11-18 2021-09-21 台灣積體電路製造股份有限公司 半導體裝置的佈局、半導體裝置及其運行方法
TWI677821B (zh) * 2018-05-21 2019-11-21 旺宏電子股份有限公司 電壓減法器及其電壓相減的運算方法

Also Published As

Publication number Publication date
US20160061866A1 (en) 2016-03-03
TWI672509B (zh) 2019-09-21
CN105388349A (zh) 2016-03-09
US10175272B2 (en) 2019-01-08
CN105388349B (zh) 2020-01-31

Similar Documents

Publication Publication Date Title
US7880534B2 (en) Reference circuit for providing precision voltage and precision current
US10671109B2 (en) Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation
CN103529897B (zh) 一种高电源抑制比的纯mos结构电压基准源
TWI672509B (zh) 遠端差動電壓感測
JP6728335B2 (ja) カスコード段及びｄｃバイアスレギュレータを有する多段増幅器
US9483069B2 (en) Circuit for generating bias current
JP2015061294A (ja) カスコード増幅器
CN109067368B (zh) 基于cdmos工艺具有限流保护功能的功率运算放大器
WO2012082189A1 (en) Current mirror and high-compliance single-stage amplifier
JP6692893B2 (ja) カスコード増幅器用のｄｃバイアスレギュレータ
JP6740122B2 (ja) アクティブインダクタ及び増幅回路
Nagulapalli et al. A two-stage opamp frequency Compensation technique by splitting the 2 nd stage
US9401679B1 (en) Apparatus and method for improving power supply rejection ratio
US9563223B2 (en) Low-voltage current mirror circuit and method
CN106774572A (zh) 米勒补偿电路及电子电路
TWI644195B (zh) 緩衝級和控制電路
CN113595513B (zh) 一种利用反馈结构降低运算放大器失调电压的方法
US10310539B2 (en) Proportional to absolute temperature reference circuit and a voltage reference circuit
US6876182B1 (en) MOSFET current mirror circuit with cascode output
JP4291658B2 (ja) カレントミラー回路
CN107390772B (zh) 高电源电压低功耗低压差线性稳压器
JP6758029B2 (ja) 半導体装置
CN113311899B (zh) 一种电压调节器
JP2011170443A (ja) 基準電圧生成回路及び半導体装置
US20250105809A1 (en) Amplifier with pre-driver having cross-coupled transistors