[go: up one dir, main page]

TW201601224A - 封裝基板結構及其製法 - Google Patents

封裝基板結構及其製法 Download PDF

Info

Publication number
TW201601224A
TW201601224A TW103120817A TW103120817A TW201601224A TW 201601224 A TW201601224 A TW 201601224A TW 103120817 A TW103120817 A TW 103120817A TW 103120817 A TW103120817 A TW 103120817A TW 201601224 A TW201601224 A TW 201601224A
Authority
TW
Taiwan
Prior art keywords
layer
insulating protective
electrical contact
contact pads
protective layer
Prior art date
Application number
TW103120817A
Other languages
English (en)
Other versions
TWI632624B (zh
Inventor
邱正文
王維賓
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103120817A priority Critical patent/TWI632624B/zh
Publication of TW201601224A publication Critical patent/TW201601224A/zh
Application granted granted Critical
Publication of TWI632624B publication Critical patent/TWI632624B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種封裝基板結構之製法，係先提供一具有複數電性接觸墊之金屬層，再形成一絕緣保護層於該金屬層上，再形成一介電層於該絕緣保護層與該些電性接觸墊上，之後形成線路層於該介電層上，且該線路層電性連接該些電性接觸墊，因此，藉由先形成該絕緣保護層，再形成該介電層，以增強整體結構之支撐力，而使該介電層不會發生翹曲現象，故無需額外使用其它支撐件，因而能縮短製程時間。本發明復提供該封裝基板結構。

Description

封裝基板結構及其製法
本發明係有關一種封裝基板結構，尤指一種能簡化製程之封裝基板結構及其製法。
隨著電子產業的發達，現今的電子產品已趨向輕薄短小與功能多樣化的方向設計，半導體封裝技術亦隨之開發出不同的封裝型態。而針對不同之封裝結構，亦發展出各種封裝用之封裝基板，以接置半導體晶片。為了滿足半導體封裝件薄型化的封裝需求，遂而研發出一種無核心(coreless)之封裝基板之技術。
第1A至1E圖係為習知無核心(coreless)之單層線路之封裝基板1之製法的剖視示意圖。
如1A圖所示，提供一承載體10，該承載體10之構造係為於一銅箔基板10a之其中一側上形成支撐部10b。具體地，該銅箔基板10a具有一絕緣層101、及設於該絕緣層101相對二表面上之銅箔層102，且於其中一銅箔層102上形成該支撐部10b之玻璃纖維環氧樹脂(fiberglass reinforced epoxy resin，如FR-4)層103，該支撐部10b復 具有依序形成於該玻璃纖維環氧樹脂層103上之第一金屬層104(如銅層)與第二金屬層105(如銅層)。
如第1B圖所示，進行圖案化製程，以於該第二金屬層105上形成複數電性接觸墊11。
如第1C圖所示，形成一具有盲孔120之介電層12於該第二金屬層105與該些電性接觸墊11上。
如第1D圖所示，以電鍍方式形成一線路層13於該介電層12上，且該線路層13具有複數形成於該盲孔120中之導電盲孔130，以令該導電盲孔130電性連接該些電性接觸墊11。
如第1E圖所示，形成一絕緣保護層14於該線路層13與該介電層12上，且圖案化該絕緣保護層14以形成外露部分該線路層13之開孔140，而製成該封裝基板1於該承載體10上。之後，可形成一表面處理層15於該開孔140中之線路層13上。
於後續製程中，可將其應用至封裝製程中。
如第1F圖所示，於該絕緣保護層14上設置一晶片16，且該晶片16係以複數銲線17電性連接該線路層13。接著，進行模封(molding compound)作業，即形成封裝膠體18於該絕緣保護層14上，以包覆該晶片16及該銲線17。
如第1G圖所示，分離該第一金屬層104與第二金屬層105，以移除該銅箔基板10a、玻璃纖維環氧樹脂層103與第一金屬層104。具體地，該第一金屬層104係以物理 方式高壓結合該第二金屬層105，且該物理方式係為卡合、靜電、吸附、或黏著物等，亦即可物理性剝除該第一金屬層104。
如第1H圖所示，蝕刻移除該第二金屬層105。
惟，習知封裝基板1及其封裝之製法中，需以具有銅箔基板10a與支撐部10b之承載體10作為支撐件以增加結構支撐力與整體構造之強度，故於進行封裝製程後，需先移除該銅箔基板10a、玻璃纖維環氧樹脂層103與第一金屬層104，再移除該第二金屬層105，即兩次移除製程，導致整體製程之步驟繁多，遂而造成製程時間冗長，而使製造成本隨之提升。
因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。
鑑於上述習知技術之種種缺失，本發明係提供一種封裝基板結構，係包括：金屬層，其上具有複數電性接觸墊；絕緣保護層，係設於該金屬層上，且該絕緣保護層具有相對之第一表面與第二表面，以令該些電性接觸墊外露於該絕緣保護層之第一表面，且該絕緣保護層之第二表面上方僅設有該金屬層；介電層，係設於該絕緣保護層與該些電性接觸墊上；以及線路層，係設於該介電層上，且該線路層電性連接該些電性接觸墊。
本發明復提供一種封裝基板結構之製法，係包括：提供一具有複數電性接觸墊之金屬層；形成一絕緣保護層於 該金屬層上，且該絕緣保護層具有相對之第一表面與第二表面，以令該些電性接觸墊外露於該絕緣保護層之第一表面，且該絕緣保護層之第二表面上方僅設有該金屬層；形成一介電層於該絕緣保護層之第一表面與該些電性接觸墊上；以及形成線路層於該介電層上，且該線路層電性連接該些電性接觸墊。
前述之製法中，復包括移除該金屬層，以外露該絕緣保護層與該些電性接觸墊。
前述之封裝基板結構及其製法中，絕緣保護層係為防銲層。
前述之封裝基板結構及其製法中，該線路層具有複數位於該介電層中之導電盲孔，以令該導電盲孔電性連接該些電性接觸墊。
前述之封裝基板結構及其製法中，復包括形成表面處理層於該線路層上。
由上可知，本發明之封裝基板結構及其製法，藉由先形成該絕緣保護層，再形成該介電層，以藉該絕緣保護層加強整體結構的支撐力，而使該介電層不會發生翹曲現象，故相較於習知技術，本發明之製法無需使用如習知銅箔基板之另一支撐件作為承載用。
因此，本發明之製法藉由該金屬層作支撐件，故於封裝後，僅需移除該金屬層即可，而不需進行如習知移除該銅箔基板、玻璃纖維環氧樹脂層與第一金屬層之製程，故能達成減少製程步驟與縮短製程時間之目的，因而能降低 製作成本。
1,2a‧‧‧封裝基板
10‧‧‧承載體
10a‧‧‧銅箔基板
10b‧‧‧支撐部
101‧‧‧絕緣層
102‧‧‧銅箔層
103‧‧‧玻璃纖維環氧樹脂層
104‧‧‧第一金屬層
105‧‧‧第二金屬層
11,21‧‧‧電性接觸墊
12,22‧‧‧介電層
120,220‧‧‧盲孔
13,23‧‧‧線路層
130,230‧‧‧導電盲孔
14,24‧‧‧絕緣保護層
140‧‧‧開孔
15,25‧‧‧表面處理層
16‧‧‧晶片
17,27‧‧‧銲線
18‧‧‧封裝膠體
2‧‧‧封裝基板結構
20‧‧‧金屬層
24a‧‧‧第一表面
24b‧‧‧第二表面
26‧‧‧電子元件
28‧‧‧封裝材
t‧‧‧厚度
第1A至1H圖係為習知單層線路之封裝基板及其封裝之製法的剖視示意圖；以及第2A至2H圖係為本發明封裝基板結構及其封裝之製法的剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”、及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2H圖係為本發明之封裝基板結構及其封裝之製法之剖視示意圖。
如第2A圖所示，提供一如銅箔之金屬層20，以作為 支撐件。
於本實施例中，該金屬層20之厚度t係大於10μm以上，藉此得到較佳的支撐強度。
再者，該金屬層20係用以取代習知承載體10，故該金屬層20之構造更為簡易。
如第2B圖所示，形成複數電性接觸墊21於該金屬層20上。
如第2C圖所示，形成一如防銲層(solder mask)、綠漆或其它材質之絕緣保護層24於該金屬層20上，且該絕緣保護層24具有相對之第一表面24a與第二表面24b。
於本實施例中，該第一表面24a係與該些電性接觸墊21之表面齊平。
再者，藉由該絕緣保護層24之形成，可增強目前整體結構之支撐力，故不需再另外製作支撐件，因而可縮減製程時間。
如第2D圖所示，形成一介電層22於該絕緣保護層24之第一表面24a與該些電性接觸墊21上，且圖案化該介電層22，以形成複數個外露該些電性接觸墊21之盲孔220於該介電層22上。
如第2E圖所示，形成一線路層23於該介電層22上，且該線路層23具有複數形成於該盲孔220中之導電盲孔230，以令該導電盲孔230電性連接該些電性接觸墊21，而製成一無核心式且僅具單層線路之封裝基板2a於該金屬層20上。之後，可形成一表面處理層25於該線路層23 上。
於本實施例中，形成該表面處理層25之材質係為鎳、鈀、金所組群組之合金、多層金屬或有機保焊劑(Organic Solderability Preservative,OSP)所組成之群組中之其中一者，例如，電鍍鎳/金、化學鍍鎳/金、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)等，但不限於上述。
本發明之製法中，藉由先形成該絕緣保護層24，再形成該介電層22，以藉該絕緣保護層24加強整體結構的支撐力，而使該介電層22不會發生翹曲現象，故本發明之製法中無需使用如習知銅箔基板之另一支撐件作為承載用。
如第2F圖所示，設置至少一電子元件26於該介電層22上(或該線路層23上)，且該電子元件26電性連接該線路層23。
於本實施例中，該電子元件26係以複數銲線27電性連接該線路層23；於其它實施例中，該電子元件26亦可以覆晶方式或其它方式電性連接該線路層23。
再者，該電子元件26係為主動元件、被動元件或其組合(如堆疊組合、並排組合等)，且該主動元件係例如晶片，而該被動元件係例如電阻、電容及電感。
如第2G圖所示，形成封裝材28於該介電層22上，藉以包覆該線路層23、該電子元件26及該銲線27。
於本實施例中，該封裝材28係以模封(molding)方式製作；於其它實施例中，亦可採用壓合(Lamination)絕 緣膜方式製作。因此，製作該封裝材28之方式可依需求選擇不同方式，並不限於上述。
再者，形成該封裝材28之材質可為乾膜型(Dry Film Type)環氧樹脂(Epoxy)、流體狀環氧樹脂、或有機材質，如ABF(Ajinomoto Build-up Film)樹脂，但不限於上述。
如第2H圖所示，蝕刻或其它方式移除該金屬層20，以外露該絕緣保護層24之第二表面24b與該些電性接觸墊21，以供複數如銲球之導電元件(圖略)結合至該些電性接觸墊21上。
本發明之製法中，該金屬層20取代習知承載體，故僅需移除該金屬層20即可，而不需進行如習知移除該銅箔基板、玻璃纖維環氧樹脂層與第一金屬層之製程，故能達成縮短製程時間之目的，因而能降低製作成本。
本發明亦提供一種封裝基板結構2，係包括：一金屬層20、設於該金屬層20上之一絕緣保護層24、設於該絕緣保護層24上之一介電層22、以及設於該介電層22上之一線路層23。
所述之金屬層20之表面上具有複數電性接觸墊21。
所述之絕緣保護層24係具有相對之第一表面24a與第二表面24b，以令該絕緣保護層24之第二表面24b上方僅設有該金屬層20，且該些電性接觸墊21之表面齊平該絕緣保護層24之第一表面24a，而使該些電性接觸墊21外露於該絕緣保護層24之第一表面24a。
所述之介電層22復設於該些電性接觸墊21上。
所述之線路層23係具有複數位於該介電層22中之導電盲孔230，以令該導電盲孔230電性連接該些電性接觸墊21。
於一實施例中，所述之封裝基板結構2復包括形成於該線路層23上之一表面處理層25。
綜上所述，本發明之封裝基板結構及其製法，藉由形成該絕緣保護層，以達到增強於後段製程時整體結構之支撐力，此外，本發明因為不需再另外製作與移除具有玻璃纖維環氧樹脂層之承載體，而可大幅縮減製程，進而縮短了時程而達成降低製造成本之目的。
由上可知，本發明之封裝基板結構及其製法，藉由該金屬層作支撐件，且先形成該絕緣保護層之製程設計，故無需使用其它支撐件，因此，於封裝製程時，僅需移除該金屬層，因而能有效縮短製程時間，以降低製作成本。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧封裝基板結構
2a‧‧‧封裝基板
20‧‧‧金屬層
21‧‧‧電性接觸墊
22‧‧‧介電層
220‧‧‧盲孔
23‧‧‧線路層
230‧‧‧導電盲孔
24‧‧‧絕緣保護層
25‧‧‧表面處理層

Claims (9)

  1. 一種封裝基板結構，係包括：金屬層，其上具有複數電性接觸墊；絕緣保護層，係設於該金屬層上，且該絕緣保護層具有相對之第一表面與第二表面，以令該些電性接觸墊外露於該絕緣保護層之第一表面，且該絕緣保護層之第二表面上方僅設有該金屬層；介電層，係設於該絕緣保護層與該些電性接觸墊上；以及線路層，係設於該介電層上並電性連接該些電性接觸墊。
  2. 如申請專利範圍第1項所述之封裝基板結構，其中，該絕緣保護層係為防銲層。
  3. 如申請專利範圍第1項所述之封裝基板結構，其中，該線路層具有複數形成於該介電層中之導電盲孔，該導電盲孔並電性連接該些電性接觸墊。
  4. 如申請專利範圍第1項所述之封裝基板結構，復包括形成於該線路層上之表面處理層。
  5. 一種封裝基板結構之製法，係包括：提供一具有複數電性接觸墊之金屬層；形成一絕緣保護層於該金屬層上，且該絕緣保護層具有相對之第一表面與第二表面，以令該些電性接觸墊外露於該絕緣保護層之第一表面，且該絕緣保護層之第二表面上方僅設有該金屬層； 形成一介電層於該絕緣保護層之第一表面與該些電性接觸墊上；以及形成線路層於該介電層上，並令該線路層電性連接該些電性接觸墊。
  6. 如申請專利範圍第5項所述之封裝基板結構之製法，其中，絕緣保護層係為防銲層。
  7. 如申請專利範圍第5項所述之封裝基板結構之製法，其中，該線路層具有複數形成於該介電層中之導電盲孔，以令該導電盲孔電性連接該些電性接觸墊。
  8. 如申請專利範圍第5項所述之封裝基板結構之製法，復包括形成表面處理層於該線路層上。
  9. 如申請專利範圍第5項所述之封裝基板結構之製法，復包括移除該金屬層，以外露該絕緣保護層與該些電性接觸墊。
TW103120817A 2014-06-17 2014-06-17 封裝基板結構及其製法 TWI632624B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103120817A TWI632624B (zh) 2014-06-17 2014-06-17 封裝基板結構及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103120817A TWI632624B (zh) 2014-06-17 2014-06-17 封裝基板結構及其製法

Publications (2)

Publication Number Publication Date
TW201601224A true TW201601224A (zh) 2016-01-01
TWI632624B TWI632624B (zh) 2018-08-11

Family

ID=55641305

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103120817A TWI632624B (zh) 2014-06-17 2014-06-17 封裝基板結構及其製法

Country Status (1)

Country Link
TW (1) TWI632624B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555288A (zh) * 2020-07-15 2021-10-26 珠海越亚半导体股份有限公司 封装基板制作方法
CN118366933A (zh) * 2023-01-12 2024-07-19 芯爱科技(南京)有限公司 电子封装件及其封装基板与制法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM455255U (zh) * 2012-06-18 2013-06-11 Unimicron Technology Corp 具中介層之封裝基板及其封裝結構
TWI512922B (zh) * 2012-09-26 2015-12-11 Unimicron Technology Corp 封裝基板與封裝結構之製法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555288A (zh) * 2020-07-15 2021-10-26 珠海越亚半导体股份有限公司 封装基板制作方法
CN118366933A (zh) * 2023-01-12 2024-07-19 芯爱科技(南京)有限公司 电子封装件及其封装基板与制法
CN118366933B (zh) * 2023-01-12 2025-04-18 芯爱科技(南京)有限公司 电子封装件及其封装基板与制法

Also Published As

Publication number Publication date
TWI632624B (zh) 2018-08-11

Similar Documents

Publication Publication Date Title
TWI474450B (zh) 封裝載板及其製作方法
TWI485815B (zh) 半導體封裝件及其製法
TW201108367A (en) Coreless package substrate and method of forming the same
TWI582861B (zh) 嵌埋元件之封裝結構及其製法
TWI446496B (zh) 封裝基板裝置及其製法
TW201427522A (zh) 承載電路板、承載電路板的製作方法及封裝結構
TWI591739B (zh) 封裝堆疊結構之製法
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
TWI567888B (zh) 封裝結構及其製法
CN103426855B (zh) 半导体封装件及其制法
TWI596725B (zh) 封裝基板、封裝結構及其製作方法
TWI624011B (zh) 封裝結構及其製法
TWI632624B (zh) 封裝基板結構及其製法
TWI566330B (zh) 電子封裝結構之製法
CN104576402B (zh) 封装载板及其制作方法
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
TWI512922B (zh) 封裝基板與封裝結構之製法
TWI451826B (zh) 多層電路板及其製作方法
TWI442482B (zh) 封裝基板之製法
CN103458629A (zh) 多层电路板及其制作方法
TWI425887B (zh) 具有支撐體的封裝基板及其製法
TWI604542B (zh) 封裝基板及其製法
TWI658557B (zh) 線路載板及其製造方法
TWI541952B (zh) 半導體封裝件及其製法