TW201522999A - 使用測試向量測試連接插槽之系統及其方法 - Google Patents

Abstract

一種使用測試向量測試連接插槽之系統及其方法，其透過分析目標電路板之連接插槽之連接電路資訊，並依據連接電路資訊產生測試向量後，使用測試向量對連接插槽進行測試，並依據測試結果判斷連接插槽是否正常之技術手段，可以快速檢測出連接插槽上發生問題之腳位，並達成縮短連接插槽之檢測時間的技術功效。

Description

使用測試向量測試連接插槽之系統及其方法

一種連接插槽測試系統及其方法，特別係指一種使用測試向量測試連接插槽之系統及其方法。

目前電路板的生產線上，對電路板之連接插槽(slot)的測試大多是進行功能性的測試。以主機板與記憶體的連接插槽為例，在主機板的主要元件組裝完畢後，在電路板的連接插槽上插入相對應的記憶體，並讓主機板開始運作，之後，在包含該主機板之裝置上所運行之作業系統中執行測試軟體，測試人員會在測試軟體檢測出記憶體不正常時，將主機板送交維修站維修。

當維修人員拿到記憶體不正常的主機板時，通常會先更換記憶體，然後在包含該主機板之裝置所運行的作業系統中執行記憶體測試軟體，藉以排除記憶條故障導致記憶體異常的情況。

當故障不是由記憶體引起時，往往表示主機板上之記憶體的連接插槽上存在物理連接故障，也就是主機板上的中央處理器(CPU)、記憶體緩衝區(Buffer)等核心邏輯元件與連接插槽之間的連接電路及/或焊接存在問題，或者是連接插槽上的電源及/或接地線開路。

在實務上，要檢測電路板上之邏輯元件與連接插槽之間的電路或悍接是非常繁瑣的，維修人員需要使用合適的測量儀器逐一測量連接插槽上的每一個腳位(pin)的焊接與連接電路，藉以判斷是哪個腳位的焊接或連接電路發生問題。由於目前連接插槽之常用規格的針腳大多非常多，例如168個腳位、184個腳位、200個腳位、240個腳位等，逐一對各個腳位進行檢測將會耗費大量時間。

綜上所述，可知先前技術中長期以來一直存在無法有效率的檢測出連接插槽發生問題之腳位的問題，因此有必要提出改進的技術手段，來解決此一問題。

有鑒於先前技術存在無法有效率的檢測出連接插槽發生問題之腳位的問題，本發明遂揭露一種使用測試向量測試連接插槽之系統及其方法，其中：本發明所揭露之使用測試向量測試連接插槽之系統，至少包含：至少一測試裝置，每一測試裝置分別與目標電路板之不同連接插槽連接；模型建立模組，其中更包含用以分析連接插槽之連接電路資訊之電路分析單元、及用以依據連接電路資訊產生測試向量之向量產生單元；測試控制模組，用以依據測試向量測試連接插槽，並透過測試裝置取得相對應之結果向量；結果分析模組，用以依據結果向量判斷連接插槽之電路是否正常。

本發明所揭露之使用測試向量測試連接插槽之方法，其步驟至少包括：分析目標電路板之連接插槽之連接電路資訊；依據連接電路資訊產生測試向量；連接測試裝置與連接插槽；依據測試向量測試連接插槽，並透過測試裝置取得相對應之結果向量；依據結果向量判斷連接插槽之電路是否正常。

本發明所揭露之系統與方法如上，與先前技術之間的差異在於本發明透過分析目標電路板之連接插槽之連接電路資訊，並依據連接電路資訊產生測試向量後，使用測試向量對連接插槽進行測試，並依據測試結果判斷連接插槽是否正常，藉以解決先前技術所存在的問題，並可以達成縮短連接插槽之檢測時間的技術功效。

101‧‧‧測試裝置

110‧‧‧連接腳位

150‧‧‧掃描邏輯元件

200‧‧‧控制裝置

210‧‧‧模型建立模組

211‧‧‧電路分析單元

215‧‧‧向量產生單元

219‧‧‧互動配置單元

230‧‧‧測試控制模組

250‧‧‧結果分析模組

400‧‧‧目標電路板

420‧‧‧核心邏輯元件

460‧‧‧連接插槽

步驟310‧‧‧分析目標電路板之連接插槽之連接電路資訊

步驟320‧‧‧依據連接電路資訊產生測試向量

步驟330‧‧‧連接測試裝置與連接插槽

步驟370‧‧‧依據測試向量測試連接插槽，並透過測試裝置取得相對應之結果向量

步驟372‧‧‧依據測試向量產生對應之控制訊號，並依序將控制訊號推入核心邏輯元件，使核心邏輯元件輸出與測試向量對應之結果向量至連接插槽

步驟376‧‧‧模擬時序訊號，並將時序訊號推入核心邏輯元件

步驟378‧‧‧讀取連接插槽輸出之結果訊號

步驟390‧‧‧依據結果向量判斷連接插槽之電路是否正常

第1圖為本發明所提之測試裝置之元件示意圖。

第2圖為本發明所提之使用測試向量測試連接插槽之系統 架構圖。

第3A圖為本發明所提之使用測試向量測試連接插槽之方法流程圖。

第3B圖為本發明所提之測試連接插槽之詳細方法流程圖。

以下將配合圖式及實施例來詳細說明本發明之特徵與實施方式，內容足以使任何熟習相關技藝者能夠輕易地充分理解本發明解決技術問題所應用的技術手段並據以實施，藉此實現本發明可達成的功效。

本發明可以測試與測試裝置連接之連接插槽(slot)的電路，並依據測試結果的結果判斷被測試的連接插槽是否正常。

其中，測試裝置101如「第1圖」所示，至少包含連接腳位(pin)110以及掃描邏輯元件150。

連接腳位110用來連接測試裝置101與包含需要被測試之連接插槽460的目標電路板400。一般而言，連接腳位110可以插入連接插槽460中，使得測試裝置101與目標電路板400連接。

在部分的實施例中，連接腳位110為金手指(Golden Finger)，但本發明並不以此為限，凡與目標電路板400之連接插槽460對應，而可以讓測試裝置101與連接插槽460連接的元件都可以成為本發明所提之連接腳位110。

掃描邏輯單元150負責將被推送到連接腳位110的電氣訊號提供給與測試裝置101連接的控制裝置200(「第2圖」參照)。一般而言，掃描邏輯單元150與連接腳位110直接連接，但本發明並不以此為限，掃描邏輯單元150也可以間接與連接腳位110連接。

為了更完整的對本發明之系統運作進行說明，請參考「第2圖」本發明所提之使用測試向量測試連接插槽之系統架構圖。如「第2圖」所示，本發明之系統含有測試裝置101以及控制裝置200。其中，測試裝置 101之說明如上，故不再贅述。

控制裝置200負責控制測試的流程，使得測試程序得以完成。其中，控制裝置200更包含模型建立模組210、測試控制模組230、以及結果分析模組250。

模型建立模組210負責為目標電路板400建立測試模型。模型建立模組210需要為每一個欲對所設置之連接插槽進行測試的目標電路板都建立測試模型，但被建立的測試模型可以提供給測試控制模組重複使用。也就是說，模型建立模組210只需要為電路相同(實務上表示型號相同)的多個目標電路板建立一個測試模型。

模型建立模組210更包含電路分析單元211以及向量產生單元215。在部分的實施例中，模型建立模組210更可以包含可附加的互動配置單元219。

電路分析單元211負責分析設置於目標電路板400上之一個或多個連接插槽的連接電路資訊。在部分的實施例中，電路分析單元211可以開啟目標電路板400的Layout等電路設計文件，並對所開啟之電路設計文件中的資料進行分析，藉以得到目標電路板400上之核心邏輯元件420與連接插槽460之間的所有連接線的資訊，此一資訊在本發明中被稱為「連接電路資訊」。其中，電路分析單元211可以使用現有的技術分析目標電路板400的電路設計文件，但本發明並不以此為限。

向量產生單元215負責依據電路分析單元211所產生的連接電路資訊產生多組測試向量，也負責產生與各組測試向量對應的預期資料。其中，向量產生單元215可以依照現有之各種演算法產生測試向量。

向量產生單元215所產生的每一組測試向量表示多個測試訊號，同一組測試向量所表示的測試訊號被推送到目標電路板400的核心邏輯元件420後，核心邏輯元件420在正常運作下所輸出的一個或多個結果訊號的組合即為本發明所提之結果向量。

在部分的實施例中，向量產生單元215所產生的測試向量為邊界掃描測試向量，邊界掃描測試向量所表示的每一個測試訊號會被推送到相對應的邊界掃描單元(BSC)(圖中未示)，這些邊界掃描單元包含在目 標電路板400的核心邏輯元件420中，與核心邏輯元件420的對應腳位連接。

互動配置單元219負責在與目標電路板400連接的測試裝置101多於一個時，依據各個測試裝置的連接順序，設定連接順序參數，使得向量產生單元215依據互動配置單元219所設定的連接順序參數與電路分析單元211所產生的連接電路資訊產生多組測試向量。

測試控制模組230與目標電路板400的核心邏輯元件420連接，也與測試裝置101的掃描邏輯單元150連接，負責依據模型建立模組210中的向量產生單元215所產生的測試向量測試目標電路板400的連接插槽460。其中，測試控制模組230可以與核心邏輯元件420的邊界掃描單元連接，測試控制模組230也可以與掃描邏輯單元150的邊界掃描單元連接，但本發明並不以此為限。

在部分的實施例中，測試控制模組230可以依序依據各組測試向量所表示的測試訊號產生相對應的各個控制訊號，並依序將所產生的控制訊號一組一組的推入目標電路板400的核心邏輯元件420，也就是說，測試控制模組230可以將依據同一組測試向量所產生的各個控制訊號一起推送到核心邏輯元件420，且依據同一組測試向量所產生之各個測試訊號會被推送到核心邏輯元件420的不同輸入腳位，如此，核心邏輯元件420在根據同一組測試向量所產生之各個測試訊號進行邏輯處理後，由核心邏輯元件420的輸出腳位輸出與該組測試向量相對應的多個結果訊號，使得所產生的結果訊號推送到與各個輸出腳位連接之目標電路板400之連接插槽460的輸入腳位。其中，與一組測試向量相對應的多個結果訊號在本發明中被稱為一組結果向量。

測試控制模組230也可以模擬目標電路板400的核心邏輯元件420所需要的時序訊號，並將模擬產生的時序訊號推送到核心邏輯元件420，使得核心邏輯元件420可以順利的運作而推送所產生的結果訊號到目標電路板400之連接插槽460。

測試控制模組230也負責透過測試裝置101取得目標電路板400的連接插槽460輸出之多組結果向量，由於連接插槽460會直接將推送 到輸入腳位的訊號由輸出腳位輸出，所以，連接插槽460所輸出的訊號即為與推送到目標電路板400的核心邏輯元件420之各組測試向量相對應的多個結果訊號，如此，目標電路板400之連接插槽460所輸出的結果向量通過測試裝置101之連接腳位110而被推送到測試裝置101的掃描邏輯元件150後，掃描邏輯元件150會將所接收到的結果向量提供給測試控制模組230，使得測試控制模組230可以獲得連接插槽460所輸出的各組結果向量。

另外，測試控制模組230所獲得的結果向量還包含測試裝置101的掃描邏輯元件150直接讀取目標電路板400之連接插槽460的接地腳位的值，及/或掃描邏輯單元150透過類比數位轉換器(ADC)(圖中未示)取得之目標電路板400之連接插槽460的電源腳位的值。

此外，當目標電路板400具有多個連接插槽460，且存在多個測試裝置101與兩個或兩個以上的連接插槽460連接時，各個測試裝置101除了分別與測試控制模組230並列連接之外，測試控制模組230與各個測試裝置101也可以使用串列的方式連接，也就是說，測試控制模組230、各個測試裝置101上的掃描邏輯元件150、以及核心邏輯元件420是串接在一起的，其中，測試控制模組230的tdi訊號腳位與核心邏輯元件420的tdi訊號腳位連接，核心邏輯元件420的tdo訊號腳位與其中一個掃描邏輯元件150的tdi訊號腳位連接，該掃描邏輯元件150的tdo訊號腳位與另一個掃描邏輯元件150的tdi訊號腳位連接，…，最後一個掃描邏輯元件150的tdo訊號腳位則與測試控制模組230的tdo訊號腳位連接。

因此，當測試控制模組230與各個測試裝置101串列連接時，向量產生單元215所產生的一組測試向量包含與核心邏輯元件420對應的段落，以及與各個測試裝置101上之掃描邏輯元件150對應的段落，其中，與核心邏輯元件420對應之段落的長度與核心邏輯元件420上的邊界掃描單元的數量相同，相似的，分別與各個掃描邏輯元件150對應之各個段落的長度也會與相對應之掃描邏輯元件150上的邊界掃描單元的數量相同。其中，向量產生單元215所產生的測試向量可以讓測試控制模組230產生包含傳送給核心邏輯元件420之邊界掃描單元(也就是核心邏輯元件 420之tdi訊號腳位)的控制訊號以及傳送給各個測試裝置101之邊界掃描單元(也就是掃描邏輯元件150之tdi訊號腳位)的控制訊號，同時，測試控制模組230也可以排列核心邏輯元件420之邊界掃描單元與各個測試裝置101之邊界掃描單元，並給予各個邊界掃描單元對應的識別碼，例如流水號，但本發明並不以此為限。

當測試控制模組230依據一組測試向量推送控制訊號時，會以邊界掃描單元的排列順序依據推送傳送到該邊界掃描單元的控制訊號，如此，在核心邏輯元件420接收到通過邊界掃描單元的控制訊號後，可以向連接插槽460輸出測試訊號，使得測試訊號分別通過各個測試裝置101的連接腳位抵達掃描邏輯元件150，並由tdo訊號腳位輸出結果訊號，如此，測市控制模組230便可以接收到由各個掃描邏輯元件150之tdo訊號腳位所輸出之結果訊號組成的結果向量。

在部分的實施例中，為了避免連接插槽460之間的間距過小以致於不容易使用連接線路連接各個測試裝置，本發明更可以包含一個可以同時連接測試控制模組230與各個測試裝置101的連接電路板(圖中未示)。該連接電路板可以包含多個用來提供各個測試裝置101連接的插槽，使得測試裝置101可以插入連接電路板中。

結果分析模組250負責依據測試控制模組230所接收到的結果向量判斷目標電路板400的連接插槽460之電路是否正常。在部分的實施例中，結果分析模組250可以使用與模型建立模組210中之向量產生單元215產生測試向量之演算法相對應的現有診斷方案判斷連接插槽460之電路，例如，結果分析模組250可以透過向量產生單元215產生測試向量的演算法產生預期資料，並藉由比對預期資料與結果向量來判斷連接插槽460之電路是否正常，例如，比對預期資料中各個邊界掃描單元之識別號的預期值以及結果向量中各個邊界掃描單元之識別號的實際值，並在比對結果都相同時，判斷連接插槽460之電路正常，而都有任何一個邊界掃描單元的預期值與實際值不同時，判斷連接插槽460之電路不正常，同時可以依據與預期值與實際值不同之邊界掃描單元取得連接插槽460中產生異常的腳位；而在另一部分的實施例中，結果分析模組250用來比對結果向量 所使用的預期資料也可以由向量產生單元215產生。但結果分析模組250依據結果向量判斷連接插槽460之電路是否正常的方式並不以上述為限。

接著以一個實施例來解說本發明的運作系統與方法，並請參照「第3A圖」本發明所提之使用測試向量測試連接插槽之方法流程圖。在本實施例中，假設目標電路板400為主機板，核心邏輯元件420為中央處理器(CPU)與記憶體緩衝區(Buffer)，連接插槽460為記憶體插槽，但本發明並不以此為限。

當測試人員欲使用本發明對目標電路板400的連接插槽進行測試前，若模型建立模組210沒有建立過與待測試的目標電路板400對應的測試模型，則模型建立模組需要先建立待測試之目標電路板400的測試模型。

首先，模型建立模組210中的電路分析單元211可以分析目標電路板400之連接插槽460的連接電路資訊(步驟310)。在本實施例中，假設測試人員會將目標電路板400的Layout等電路設計文件輸入電路分析單元211，電路分析單元211可以分析被輸入的電路設計文件，並在分析後獲得目標電路板400的核心邏輯元件420與連接插槽460間之連接線的數量與連接腳位等連接電路資訊。

接著，模型建立模組210中之向量產生單元215可以依據模型建立模組210中之電路分析單元211所獲得的連接電路資訊產生多組測試向量(步驟320)。在本實施例中，假設向量產生單元215會使用最大獨立演算法、走步0演算法或走步1演算法等演算法產生測試向量。

在模型建立模組210中之向量產生單元215依據連接電路資訊產生測試向量(步驟320)後，模型建立模組210便完成測試模型的建立，測試人員可以開始對待測試之目標電路板400的連接插槽460進行測試。另外，若與待測試的目標電路板400對應的測試模型已被模型建立模組210建立，則測試人員也可以直接開始對待測試之目標電路板400的連接插槽460進行測試，模型建立模組210無需在建立與待測試的目標電路板400對應之測試模型。

當與待測試的目標電路板400對應的測試模型已被模型建 立模組210建立，則測試人員可以開始對待測試之目標電路板400的連接插槽460進行測試。

此時，測試人員需要先連接與待測試之目標電路板400的連接插槽460相對應的測試裝置101與連接插槽460(步驟330)。在本實施例中，假設測試裝置101的連接腳位110為金手指，測試人員會將金手指插入連接插槽460中，藉以連接測試裝置101與連接插槽460。

之後，測試控制模組230可以依據模型建立模組210中之向量產生單元215所產生的各組測試向量對連接插槽460進行測試，並透過與目標電路板400之連接插槽460連接的測試裝置101取得與各組測試向量對應的結果向量(步驟370)。在本實施例中，假設測試控制模組230分別會對目標電路板400之連接插槽460的輸出入腳位、接地(VSS)腳位、電源腳位、以及總線位址選擇腳位等腳位進行測試。

當測試控制模組230對目標電路板400之連接插槽460的輸出入腳位進行測試時，測試控制模組230可以依序依據模型建立模組210中之向量產生單元215所產生的每一組測試向量產生與目標電路板400的控制核心邏輯元件420之特定輸入腳位相對應的控制訊號，並將依據同一組測試向量所產生的控制訊號一同推送到控制核心邏輯元件420的對應特定輸入腳位，使得核心邏輯元件420的特定輸出腳位輸出結果訊號到連接插槽460(步驟372)，如此，測試裝置101中的掃描邏輯元件150便可以透過與連接插槽460連接的金手指獲得通過連接插槽460的結果向量，並可以將所獲得的結果向量傳送給測試控制模組230。其中，核心邏輯元件420所輸出的結果向量與產生被推送之控制訊號的測試向量相對應。

當測試控制模組230對目標電路板400之連接插槽460的電源腳位與總線位址選擇腳位進行測試時，測試控制模組230可以模擬數位類比轉換器(DAC)所產生時序訊號，並將所產生的時序訊號推送到控制核心邏輯元件420的對應輸入腳位(步驟376)，使得核心邏輯元件420的特定輸出腳位依據時序訊號輸出對應的電源訊號到連接插槽460，如此，測試裝置101中的掃描邏輯元件150可以透過類比數位轉換器(ADC)將所獲得的電源訊號轉換為對應的電位值(結果訊號)，進而獲得通過連接插槽 460的結果向量，並可以將所獲得的結果向量傳送給測試控制模組230。

當測試控制模組230對目標電路板400之連接插槽460的接地腳位進行測試時，測試控制模組230可以直接向測試裝置101的掃描邏輯元件150請求連接插槽460之接地腳位的值，如此，掃描邏輯單元150便可以直接讀取連接插槽460之接地腳位的值(步驟378)，並將所讀取到的值傳回給測試控制模組230。

在測試控制模組230依據測試向量對目標電路板400之連接插槽460進行測試，並透過與連接插槽460連接的測試裝置101取得與各組測試向量對應的結果向量(步驟370)後，結果分析模組250可以依據結果向量判斷連接插槽460的電路是否正常或是有異常(步驟390)。在本實施例中，假設結果分析模組250會使用與模型建立模組210中之向量產生單元215產生測試向量相對應的診斷方案判斷連接插槽460的電路正常或異常。

在上述的實施例中，若測試人員目標電路板400上設置有多個連接插槽460，且測試人員希望同時對各個連接插槽460進行測試，則互動配置單元219可以提供測試人員設定連接數量參數，也就是與連接插槽460連接之測試裝置101的數量，之後，向量產生單元215可以依據電路分析單元211所產生的連接電路資訊與互動配置單元219提供設定的連接數量參數產生測試向量(步驟320)。如此，在測試人員為每一個連接插槽460上都連接一個測試裝置101(步驟330)後，測試控制模組250同樣可以依據向量產生單元215所產生的測試向量同時對所有連接插槽460進行測試(步驟370)。

而若測試人員將上述之多個測試裝置101與測試控制模組250串列連接，則測試人員還需要透過互動配置模組219設定各個測試裝置101之間的連接順序，如此，在測試控制模組250依據向量產生單元215所產生的測試向量同時對所有連接插槽460進行測試(步驟370)時，連接順序在前之測試裝置之輸出訊號便會成為連接順序在後之測試裝置的輸入訊號。

如此，透過本發明，測試人員可以依據結果分析模組250 的分析結果得知目標電路板400之連接插槽460的電路是否正常，且連接插槽460之電路異常時，測試人員也可以依據結果分析模組250所產生的分析結果快速判斷出是哪一個腳位的連接線異常。

綜上所述，可知本發明與先前技術之間的差異在於具有分析目標電路板之連接插槽之連接電路資訊，並依據連接電路資訊產生測試向量後，使用測試向量對連接插槽進行測試，並依據測試結果判斷連接插槽是否正常之技術手段，藉由此一技術手段可以來解決先前技術所存在無法有效率的檢測出連接插槽發生問題之腳位的問題，進而達成縮短連接插槽之檢測時間的技術功效。

再者，本發明之使用測試向量測試連接插槽之方法，可實現於硬體、軟體或硬體與軟體之組合中，亦可在電腦系統中以集中方式實現或以不同元件散佈於若干互連之電腦系統的分散方式實現。

雖然本發明所揭露之實施方式如上，惟所述之內容並非用以直接限定本發明之專利保護範圍。任何本發明所屬技術領域中具有通常知識者，在不脫離本發明所揭露之精神和範圍的前提下，對本發明之實施的形式上及細節上作些許之更動潤飾，均屬於本發明之專利保護範圍。本發明之專利保護範圍，仍須以所附之申請專利範圍所界定者為準。

步驟310‧‧‧分析目標電路板之連接插槽之連接電路資訊

步驟320‧‧‧依據連接電路資訊產生測試向量

步驟330‧‧‧連接測試裝置與連接插槽

步驟370‧‧‧依據測試向量測試連接插槽，並透過測試裝置取得相對應之結果向量

步驟390‧‧‧依據結果向量判斷連接插槽之電路是否正常

Claims (10)

1. 一種使用測試向量測試連接插槽之系統，該系統至少包含：至少一測試裝置，每一該測試裝置分別與一目標電路板之不同連接插槽連接；一模型建立模組，其中更包含：一電路分析單元，用以分析各該連接插槽之一連接電路資訊；及一向量產生單元，用以依據該連接電路資訊產生多組測試向量；一測試控制模組，用以依據該些測試向量測試該些連接插槽，並透過各該測試裝置取得相對應之多個結果向量；及一結果分析模組，用以依據該些結果向量判斷各該連接插槽之電路是否正常。
2. 如申請專利範圍第1項所述之使用測試向量測試連接插槽之系統，其中該測試控制模組是依據該些測試向量產生相對應之各控制訊號，並依序將該些控制訊號推入該目標電路板之一核心邏輯元件，使該核心邏輯元件輸出分別與該些測試向量對應之各結果向量至至少一該連接插槽。
3. 如申請專利範圍第1項所述之使用測試向量測試連接插槽之系統，其中該測試控制模組更用以模擬一時序訊號並將該時序訊號推入該目標電路板之一核心邏輯元件。
4. 如申請專利範圍第1項所述之使用測試向量測試連接插槽之系統，其中該模型建立模組更包含一互動配置單元，用以依據該些測試裝置之連接順序，設定一連接順序參數，該向量產生單元更用以依據該連接 順序參數與該連接電路資訊產生多組測試向量。
5. 一種使用測試向量測試連接插槽之方法，該方法至少包含下列步驟：分析一目標電路板之一連接插槽之一連接電路資訊；依據該連接電路資訊產生多組測試向量；連接一測試裝置與一該連接插槽；依據該些測試向量測試該連接插槽，並透過該測試裝置取得相對應之多個結果向量；及依據該些結果向量判斷該連接插槽之電路是否正常。
6. 如申請專利範圍第5項所述之使用測試向量測試連接插槽之方法，其中依據該些測試向量測試該連接插槽之步驟包含依據該些測試向量產生相對應之各控制訊號，並依序將該些控制訊號推入該目標電路板之一核心邏輯元件，使該核心邏輯元件輸出與該測試向量對應之該結果向量至該連接插槽之步驟。
7. 如申請專利範圍第5項所述之使用測試向量測試連接插槽之方法，其中依據該些測試向量測試該連接插槽之步驟包含模擬一時序訊號並將該時序訊號推入該目標電路板之一核心邏輯元件之步驟。
8. 一種使用測試向量測試連接插槽之方法，該方法至少包含下列步驟：分析一目標電路板之多個連接插槽之一連接電路資訊；依據該連接電路資訊產生多組測試向量；連接各測試裝置與各該連接插槽；依據該測試裝置所連接之連接插槽之數量設定一連接數量參數；依據該些測試向量測試與該些連接插槽，並透過該測試裝置取得相對應之多個結果向量；及依據該些結果向量判斷該些連接插槽之電路是否正常。
9. 如申請專利範圍第8項所述之使用測試向量測試連接插槽之方法，其中該方法於依據該些測試向量測試與該些連接插槽之步驟前，更包含連接該些測試裝置，並依據該些測試裝置之連接順序，設定一連接順序參數之步驟。
10. 如申請專利範圍第8項所述之使用測試向量測試連接插槽之方法，其中依據該些測試向量測試該連接插槽之步驟更包含將連接順序在前之測試裝置之輸出訊號做為連接順序在後之測試裝置之輸入訊號之步驟。