[go: up one dir, main page]

TW201503768A - 焊墊結構及應用其之印刷電路板與記憶體儲存裝置 - Google Patents

焊墊結構及應用其之印刷電路板與記憶體儲存裝置 Download PDF

Info

Publication number
TW201503768A
TW201503768A TW102124206A TW102124206A TW201503768A TW 201503768 A TW201503768 A TW 201503768A TW 102124206 A TW102124206 A TW 102124206A TW 102124206 A TW102124206 A TW 102124206A TW 201503768 A TW201503768 A TW 201503768A
Authority
TW
Taiwan
Prior art keywords
pad
electronic component
pads
pad structure
coupled
Prior art date
Application number
TW102124206A
Other languages
English (en)
Inventor
Chih-Jen Hsu
Chun-Feng Lee
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW102124206A priority Critical patent/TW201503768A/zh
Priority to US14/056,958 priority patent/US20150009615A1/en
Publication of TW201503768A publication Critical patent/TW201503768A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10492—Electrically connected to another device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

一種適於將電子元件配置於印刷電路板上的焊墊結構。所述焊墊結構包括第一焊墊以及多個第二焊墊。第一焊墊適於耦接電子元件的一端。各個第二焊墊適於耦接電子元件的另一端。其中第一焊墊以及所述多個第二焊墊彼此電性獨立，並且這些第二焊墊彼此電性獨立。此外，本發明還提出一種應用所述焊墊結構之印刷電路板與記憶體儲存裝置。

Description

焊墊結構及應用其之印刷電路板與記憶體儲存裝置
本發明是有關於一種電路佈局，且特別是有關於一種焊墊結構及應用其之印刷電路板與記憶體儲存裝置。
隨著印刷電路板(Printed circuit board,PCB)及電子元件製作技術的進步，印刷電路板及電子元件的設計也隨之朝向小尺寸的方向設計，以符合現行電子產品微小化的需求。但是，印刷電路板尺寸的降低，卻也同時意味著印刷電路板的佈局設計益加困難。
一般而言，在印刷電路板的佈局設計中，通常會利用符合電子元件尺寸的焊墊結構以將電子元件耦接至印刷電路板上的其他元件/電路。就傳統的焊墊結構來說，其通常僅會以單一焊墊來耦接電子元件的端點。例如，電子元件為雙端的電子元件時，一般會將焊墊結構設計為具有兩個分別用以耦接電子元件之端點的焊墊。
然而，由於傳統的焊墊結構僅能為電子元件建立單一的連接節點來耦接印刷電路板上的其他電路，因此在一些印刷電路板的佈局設計中，若是要使兩相異電路相互耦接，往往還必須要增設額外的電子元件(例如低阻抗的電阻)，並且設計符合該額外電子元件的焊墊結構及走線以作為兩相異電路間的連接路徑。如此一來，便會使得印刷電路板的整體佈局面積增加，並且使得印刷電路板的佈局密度提高，進而造成電路佈局設計的困難度大幅地提升。
本發明的範例實施例提供一種焊墊結構及應用其之印刷電路板與記憶體儲存裝置，其可降低電路設計的佈局面積。
本發明一範例實施例的焊墊結構適於將電子元件配置於印刷電路板上。所述焊墊結構包括第一焊墊以及多個第二焊墊。第一焊墊適於耦接電子元件的一端。各個第二焊墊適於耦接電子元件的另一端，其中第一焊墊以及所述多個第二焊墊彼此電性獨立，並且這些第二焊墊也是彼此電性獨立。
在一範例實施例中，第二焊墊設置於焊墊結構中的同一側，且第一焊墊設置於焊墊結構中與些第二焊墊相對的另一側。在一範例實施例中，電子元件為包括多個焊錫接面的表面接著元件(surface mounting device，SMD)。這些焊錫接面包括一第一焊錫接面與一第二焊錫接面。第一焊錫接面設置於該電子元件的一 端，並且第二焊錫接面是設置於電子元件的另一端。第一焊墊適於經由第一焊錫接面耦接至電子元件的該端，並且第二焊墊適於經由第二焊錫接面耦接電子元件的該另一端。
在一範例實施例中，上述的第二焊墊包括一第三焊墊與一第四焊墊。第三焊墊是耦接至一第一電路。第四焊墊是耦接至一第二電路，且第一電路與第二電路彼此電性獨立。當上述的電子元件配置於該焊墊結構中時，第三焊墊與第四焊墊經由上述的第二焊錫接面相互電性連接，使第一電路與第二電路相互電性連接以致能第二電路。
本發明一範例實施例提出一種印刷電路板，其包括至少一個第一焊墊結構。各個第一焊墊結構包括第一焊墊以及多個第二焊墊。第一焊墊適於耦接一電子元件的一端。各個第二焊墊適於耦接電子元件的另一端，其中第一焊墊以及所述多個第二焊墊彼此電性獨立，並且這些第二焊墊彼此電性獨立。
在一範例實施例中，上述的印刷電路板更包括該電子元件。此電子元件是設置於上述的第一焊墊結構中。其中，電子元件的一端連接至第一焊墊，並且電子元件的另一端連接至第二焊墊。
在一範例實施例中，上述的印刷電路板更包括一第二焊墊結構。此第二焊墊結構包括兩個第五焊墊。其中一個第五焊墊適於耦接一第一電子元件的一端，另一個第五焊墊適於耦接第一電子元件的另一端。這些第五焊墊彼此電性獨立，並且第一電子 元件的焊錫接面的個數相同於上述電子元件的焊錫接面的個數。
在一範例實施例中，上述第一焊墊結構的佈局面積與第二焊墊結構的佈局面積實質上相同。
以另外一個角度來說，本發明一範例實施例提出一種記憶體儲存裝置，包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器是用以耦接至一主機系統。可複寫式非揮發性記憶體模組包括多個實體抹除單元。記憶體控制器是耦接至連接器與可複寫式非揮發性記憶體模組。連接器或記憶體控制器是設置於一印刷電路板上，並且該印刷電路板包括至少一個第一焊墊結構。各個第一焊墊結構包括第一焊墊以及多個第二焊墊。第一焊墊適於耦接一電子元件的一端。各個第二焊墊適於耦接電子元件的另一端，其中第一焊墊以及所述多個第二焊墊彼此電性獨立，並且這些第二焊墊彼此電性獨立。
基於上述，本發明範例實施例提出一種焊墊結構及應用其之印刷電路板與記憶體儲存裝置。在所述焊墊結構中，其包含有至少二個用以耦接電子元件之同一端的焊墊，藉以建立所述電子元件額外的連接節點。因此，設計者可在設計電路佈局時直接利用所述額外的連接節點來連接兩相異電路，進而降低印刷電路板上之電路設計的佈局面積，並且使得電路佈局設計的通用性及靈活性提升。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉範例實施例，並配合所附圖式作詳細說明如下。
10、10_1、10_2、10_3‧‧‧電子元件
100、210、220、230、310、320‧‧‧焊墊結構
200、300‧‧‧印刷電路板
CKT1‧‧‧第一電路
CKT2‧‧‧第二電路
P1‧‧‧第一焊墊
P2_1、P2_2‧‧‧第二焊墊
P211、P212、P221、P222、P231、P232、P311_1、P311_2、P312、P321、P322‧‧‧焊墊
T1‧‧‧第一端
T2‧‧‧第二端
S1、S2‧‧‧焊錫接面
N1、N2‧‧‧連接點
GND‧‧‧接地電壓
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
400‧‧‧記憶體儲存裝置
502‧‧‧連接器
504‧‧‧記憶體控制器
506‧‧‧可複寫式非揮發性記憶體模組
508(0)~508(R)‧‧‧實體抹除單元
圖1是根據一範例實施例所繪示的焊墊結構及電子元件的示意圖。
圖2A是一種印刷電路板及其佈局結構的示意圖。
圖2B是繪示圖2A所示的印刷電路板的等效電路示意圖。
圖3A是根據一範例實施例所繪示的印刷電路板及其佈局結構的示意圖。
圖3B是繪示圖3A所示的印刷電路板的等效電路示意圖。
圖4A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖4B是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖4C是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖5是繪示圖4A所示的記憶體儲存裝置的概要方塊圖。
為了使本揭露之內容可以被更容易明瞭，以下特舉範例實施例作為本揭露確實能夠據以實施的範例。然而，本發明不僅限於所例示的多個範例實施例，其中範例實施例之間也允許有適 當的結合。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟，係代表相同或類似部件。
圖1是根據一範例實施例所繪示的焊墊結構及電子元件的示意圖。請參照圖1，在本範例實施例中，焊墊結構100適於將電子元件10配置於印刷電路板上，以使電子元件10得以透過焊墊結構100來與印刷電路板上的其他元件/電路相互耦接，藉以令電子元件10在電路中實現相應的功能。其中，電子元件10可為主動元件或被動元件，本發明並不在此限。例如，電子元件10可以是金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)、雙極性電晶體(bipolar junction transistor，BJT)、電容、電阻或電感。在此範例實施例中，焊墊結構100是應用於雙端的電子元件10。焊墊結構100包括第一焊墊P1以及第二焊墊P2_1與P2_2。第一焊墊P1適於耦接電子元件10的第一端T1，且第二焊墊P2_1與P2_2適於耦接電子元件10的第二端T2，其中第一焊墊P1以及第二焊墊P2_1與P2_2彼此電性獨立，並且第二焊墊P2_1與P2_2也是彼此電性獨立。
在一範例實施例中，電子元件10為具有焊錫接面S1與S2的表面接著元件(surface mounting device，SMD)。當設計者欲藉由焊墊結構100而將電子元件10配置於一個印刷電路板(未繪示)上時，設計者可將焊錫接面S1焊接於第一焊墊P1上，並且將焊錫接面S2焊接於第二焊墊P2_1與P2_2上。換言之，焊墊結構100中的第一焊墊P1是經由焊錫接面S1耦接至電子元件10 的第一端T1，而第二焊墊P2_1與P2_2是經由焊錫接面S2耦接至電子元件10的第二端T2。在電子元件10焊接於焊墊結構100中的組態下，第二焊墊P2_1與P2_2之間會經由電子元件10的焊錫接面S2而相互電性連接。
在本範例實施例中，第二焊墊P2_1與P2_2是依據電子元件10的第二端T2的位置而設置於焊墊結構100中的同一側，且第一焊墊P1是依據電子元件10的第一端T1的位置而設置於和第二焊墊P2_1與P2_2相對的另一側，但本發明不僅限於此。在另一範例實施例中，焊墊位置與焊墊數量係可依據電子元件10的端點/腳位/接面位置與數量而有不同的設置，從而令電子元件10適於透過焊墊結構100而配置於印刷電路板上。
舉例來說，若電子元件10為三端的表面接著元件，則除了第一焊墊P1與第二焊墊P2_1與P2_2以外，設計者還可依據電子元件10之第三端的焊錫接面位置而在焊墊結構100中設置一第三焊墊(未繪示)。藉此，電子元件10的第三端可透過第三焊墊與印刷電路板上的其他元件/電路相互耦接。換言之，於此範例實施例中，焊墊結構100更包括第三焊墊，其適於耦接電子元件之第三端。特別的是，第一焊墊P1、第二焊墊P2_1、第二焊墊P2_2與第三焊墊是彼此電性獨立。然而，若電子元件10具有更多端，則焊墊結構100也可以具有更多焊墊。
再者，雖然在圖1中兩個第二焊墊P2_1與P2_2是耦接至電子元件10之第二端T2。然而，在另一範例實施例中，設計 者亦可在焊墊結構100中設計三個以上的第二焊墊，並且這些第二焊墊是共同耦接至電子元件10的同一端(例如，第二端T2)，藉以同時提供三個以上的連接節點。
基此，本範例實施例之焊墊結構實際上可基於所應用之電子元件的類型(如雙端、三端或三端以上之電子元件)而適應性地調整焊墊位置與焊墊數量的配置，本發明並不對此加以限制。換言之，只要在同一焊墊結構中，具有兩個以上的焊墊是用以耦接至電子元件的同一端，且所述兩個以上的焊墊於未耦接電子元件時彼此電性獨立，皆不脫離本發明所欲保護之焊墊結構的範疇。
以下進一步地利用圖2A~3B來說明本範例實施例之焊墊結構100與傳統的焊墊結構應用於印刷電路板的佈局設計時所造成的差異。
圖2A是一種印刷電路板及其佈局結構的示意圖。圖2B是繪示圖2A所示的印刷電路板的等效電路示意圖。請同時參照圖2A與圖2B，印刷電路板200包括第一電路CKT1、第二電路CKT2、多個焊墊結構210、220與230，以及電子元件10_1~10_3。其中，印刷電路板200可應用於任何類型的電子裝置。
焊墊結構210、220與230為傳統的焊墊結構，其分別利用兩焊墊來耦接電子元件。例如，焊墊P211與焊墊P212是耦接至電子元件10_1的兩端；焊墊P221與焊墊P222是耦接至電子元件10_2的兩端；而焊墊P231與焊墊P232是耦接至電子元件10_3 的兩端。其中，在電子元件10_3未設置於焊墊結構230前，焊墊P231與焊墊P232是彼此電性獨立。在此，電子元件10_1與10_2是以電容為例，而電子元件10_3是以電阻為例。
詳細而言，在印刷電路板200中，第一電路CKT1為主要功能電路(即令印刷電路板200可正常運作所需的電路)，且第二電路CKT2為輔助功能電路(即可提供額外功能之電路，可由設計者決定是否加入)。設計者可依據印刷電路板200所應用之電子裝置的規格需求而決定是否加入第二電路CKT2，並且據以設計相應的印刷電路板200的佈局結構。
舉例來說，第一電路CKT1可例如為控制器電路，且第二.電路CKT2可例如為用以提供外部電源的外部電源電路。若設計者欲將電子裝置設計為採用第一電路CKT1的內部電源來工作，則設計者可不需考量第二電路CKT2至第一電路CKT1的佈局結構。反之，若設計者欲將電子裝置設計為採用外部電源來工作，則設計者需設計相應的印刷電路板的佈局結構，以使第二電路CKT2可被耦接至第一電路CKT1。
更具體地說，在不加入第二電路CKT2的實施態樣下，設計者僅需考量焊墊結構210與220的配置，以及電子元件10_1與10_2至第一電路CKT1的走線配置，即可完成印刷電路板200的佈局設計。相反地，在加入第二電路CKT2的實施態樣下，設計者需要進一步地設計走線佈局，使得第二電路CKT2會耦接至第一電路CKT1。於此實施態樣下，由於印刷電路板200是使用傳 統的焊墊結構230，因此設計者必須配置額外的電阻10_3及走線來作為第二電路CKT2與第一電路CKT1的連接路徑。
由上述可知，在利用傳統焊墊結構的印刷電路板的佈局結構設計中，設計者必須針對不同規格的電子裝置而設計兩種不同的印刷電路板的佈局結構。此外，在加入第二電路CKT2的實施態樣下，印刷電路板200必須增加一個焊墊結構230的佈局面積(此係以圖2A與2B的範例實施例而言，實際上所需增加的焊墊結構的數量需視印刷電路板上的電路設計來決定)，使得印刷電路板200上其他元件/電路的佈局空間勢必會受到相對的限縮，從而令印刷電路板200的整體電路佈局設計受到一定程度的限制。
圖3A是根據一範例實施例所繪示的印刷電路板及其佈局結構的示意圖。圖3B是繪示圖3A所示的印刷電路板的等效電路示意圖。請同時參照圖3A與圖3B，印刷電路板300包括第一電路CKT1、第二電路CKT2、焊墊結構310與320以及電子元件10_1與10_2。其中，印刷電路板300同樣可應用於任何類型的電子裝置，且電子元件10_1與10_2在此同樣係以電容為例。
在本範例實施例中，第一電路CKT1與第二電路CKT2的功能已描述如上，故不再贅述。印刷電路板300與上述圖2A與2B的印刷電路板200的差異之處在於，印刷電路板300是應用圖1所述之焊墊結構100(即，焊墊結構310)。詳細而言，在印刷電路板300中，電子元件10_1的一端是經由焊墊結構310與第一電路CKT1及第二電路CKT2相互耦接，而電子元件10_1的另一端 是耦接至接地電壓GND。電子元件10_2的一端是經由傳統的焊墊結構320與第一電路CKT1相互耦接，電子元件10_2的另一端是耦接至接地電壓GND。焊墊P311_2(亦稱第三焊墊)是耦接至第一電路CKT1，而焊墊P311_1(亦稱第四焊墊)是耦接至第二電路CKT2。當電子元件10_1配置於焊墊結構310中時，焊墊P311_1與P311_2是經由電子元件10_1上的焊錫接面相互電性連接。換言之，焊墊P311_1與P311_2可令電子元件10_1的一端等效地具有兩個連接節點N1與N2(如圖3B所示)。因此，在本範例實施例中，設計者僅需佈設一條由第二電路CKT2至第二焊墊P311_1的走線，即可將第二電路CKT2耦接至第一電路CKT1。當第二電路CKT2耦接至第一電路CKT1時，第二電路CKT2便會被致能，藉此用外部電源來工作。
換言之，由於焊墊P311_1可用來在電子元件10_1的一端建立額外的連接節點N1，使得設計者僅需佈設一條由第二電路CKT2至焊墊P311_1的走線，即可將第二電路CKT2耦接至第一電路CKT1。因此，相較於應用傳統焊墊結構的印刷電路板200而言，本範例實施例之印刷電路板300即使是在加入第二電路CKT2的實施態樣下，亦不需增加額外的電子元件10_3、焊墊結構230及對應的走線來作為第一電路CKT1與第二電路CKT2之間的連接路徑。
更進一步地說，在本範例實施例中，由於不需基於不同的實施態樣而增設額外的電子元件作為連接路徑，因此無論是在 第二電路CKT2加入或不加入的實施態樣下，印刷電路板300皆可利用相同的佈局結構來實現，進而提高印刷電路板的設計通用性。
除此之外，電子元件10_1的焊錫接面的個數是相同於電子元件10_2的焊錫接面的個數(都為兩個)。由於焊墊P311_1與P311_2的佈局面積總和與焊墊P312相近(略小於焊墊P312)，而焊墊P312的佈局面積與焊墊結構320中的焊墊P321或P322相近或相同，故整體而言，焊墊結構310的佈局面積與焊墊結構320的佈局面積實質上相同。因此，在加入第二電路CKT2的實施態樣下，應用焊墊結構310的印刷電路板300的佈局密度會明顯的小於印刷電路板200的佈局密度(少了一個焊墊結構230的佈局面積)。換言之，在應用焊墊結構310的印刷電路板300中，整體電路設計的佈局面積會實質上的降低，進而使得電路佈局設計的靈活性提升。
應注意的是，在圖3A與3B中，所繪示之印刷電路板300的佈局結構僅為範例，實際上的印刷電路板300的佈局結構需視對應的電路設計而決定，本發明不以此為限。換言之，只要是應用本範例實施例所述之焊墊結構(如焊墊結構100或310)的印刷電路板及佈局結構，皆不脫離本發明所欲保護之印刷電路板及佈局結構的範疇。在一範例實施例中，上述提出的焊墊結構100或310可用於一個記憶體儲存裝置中，而此記憶體儲存裝置可與一個主機系統搭配使用。
圖4A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖4A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖4B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖4B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
記憶體儲存裝置400是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置400或從記憶體儲存裝置400中讀取資料。例如，記憶體儲存裝置400可以是如圖4B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的 SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖4C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖5是繪示圖4A所示的記憶體儲存裝置的概要方塊圖。
請參照圖5，記憶體儲存裝置400包括連接器502、記憶體控制器504與可複寫式非揮發性記憶體模組506。
在本範例實施例中，連接器502是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器502亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、超高速一代(Ultra High Speed-I，UHS-I)介面標準、超高速二代(Ultra High Speed-II，UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card，eMMC)介面標準、通用快閃記憶體(Universal Flash Storage，UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
記憶體控制器504用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組506中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組506是耦接至記憶體控制器504，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組506具有實體抹除單元508(0)~508(R)。例如，實體抹除單元508(0)~508(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，並且屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。例如，每一實體抹除單元是由128個實體程式化單元所組成。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512 位元組(byte,B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇。
在本範例實施例中，可複寫式非揮發性記憶體模組506為多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組，即一個記憶胞中可儲存至少2個位元資料。然而，本發明不限於此，可複寫式非揮發性記憶體模組506亦可是單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組、複數階記憶胞(Trinary Level Cell,TLC)NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
在圖5的範例實施例中，連接器502與記憶體控制器504是配置在同一個印刷電路板上，並且此印刷電路板包括上述的焊墊結構100或310。然而，在另一範例實施例中，連接器502與記憶體控制器504也可以配置在不同的印刷電路板上，並且其中一個印刷電路板包括了上述的焊墊結構100或310。
綜上所述，本發明範例實施例提出一種焊墊結構及應用其之印刷電路板與記憶體儲存裝置。在所述焊墊結構中，其包含有至少二個用以耦接電子元件之同一端的焊墊，藉以建立所述電子元件額外的連接節點。因此，設計者可在設計電路佈局時直接利用所述額外的連接節點來連接兩相異電路，進而降低印刷電路板上之電路設計的佈局面積，並且使得電路佈局設計的通用性及 靈活性提升。
雖然本發明已以範例實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧電子元件
100‧‧‧焊墊結構
P1‧‧‧第一焊墊
P2_1、P2_2‧‧‧第二焊墊
T1‧‧‧第一端
T2‧‧‧第二端
S1、S2‧‧‧焊錫接面

Claims (18)

  1. 一種焊墊結構，其適於將一電子元件配置於一印刷電路板上，該焊墊結構包括：一第一焊墊，適於耦接該電子元件的一端；以及多個第二焊墊，各該第二焊墊適於耦接該電子元件的另一端，其中該第一焊墊以及該些第二焊墊彼此電性獨立，且該些第二焊墊之間彼此電性獨立。
  2. 如申請專利範圍第1項所述的焊墊結構，其中該些第二焊墊設置於該焊墊結構中的同一側，且該第一焊墊設置於該焊墊結構中與該些第二焊墊相對的另一側。
  3. 如申請專利範圍第1項所述的焊墊結構，其中該電子元件為包括多個焊錫接面的一表面接著元件，並且該些焊錫接面包括：一第一焊錫接面，設置於該電子元件的該端；以及一第二焊錫接面，設置於該電子元件的該另一端，其中，該第一焊墊適於經由該第一焊錫接面耦接至該電子元件的該端，並且該些第二焊墊適於經由該第二焊錫接面耦接該電子元件的該另一端。
  4. 如申請專利範圍第3項所述的焊墊結構，其中該些第二焊墊包括：一第三焊墊，耦接至一第一電路；以及一第四焊墊，耦接至一第二電路，且該第一電路與該第二電路彼此電性獨立； 其中，當該電子元件配置於該焊墊結構中時，該第三焊墊與該第四焊墊經由該第二焊錫接面相互電性連接，使該第一電路與該第二電路相互電性連接以致能該第二電路。
  5. 一種印刷電路板，包括：一第一焊墊結構，其中該第一焊墊結構包括：一第一焊墊，適於耦接一電子元件的一端；以及多個第二焊墊，各該第二焊墊適於耦接該電子元件的另一端，其中該第一焊墊以及該些第二焊墊彼此電性獨立，並且該些第二焊墊彼此電性獨立。
  6. 如申請專利範圍第5項所述的印刷電路板，其中該些第二焊墊設置於該第一焊墊結構中的同一側，且該第一焊墊設置於該第一焊墊結構中與該些第二焊墊相對的另一側。
  7. 如申請專利範圍第5項所述的印刷電路板，其中該電子元件為包括多個焊錫接面的一表面接著元件，並且該些焊錫接面至少包括：一第一焊錫接面，設於該電子元件的該端；以及一第二焊錫接面，設於該電子元件的該另一端，其中，該第一焊墊適於經由該第一焊錫接面耦接至該電子元件的該端，並且該些第二焊墊適於經由該第二焊錫接面耦接該電子元件的該另一端。
  8. 如申請專利範圍第7項所述的印刷電路板，其中該些第二焊墊包括： 一第三焊墊，耦接至一第一電路；以及一第四焊墊，耦接至一第二電路，且該第一電路與該第二電路彼此電性獨立，其中，當該電子元件配置於該焊墊結構中時，該第三焊墊與該第四焊墊經由該第二焊錫接面相互電性連接，使該第一電路與該第二電路相互電性連接以致能該第二電路。
  9. 如申請專利範圍第5項所述的印刷電路板，更包括：該電子元件，設置於該第一焊墊結構中，其中該電子元件的該端連接至該第一焊墊，並且該電子元件的該另一端連接至該些第二焊墊。
  10. 如申請專利範圍第5項所述的印刷電路板，更包括：一第二焊墊結構，其中該第二焊墊結構包括：二第五焊墊，該些第五焊墊其中之一適於耦接一第一電子元件的一端，該些第五焊墊其中之另一適於耦接該第一電子元件的另一端，其中該些第五焊墊彼此電性獨立，並且該第一電子元件的焊錫接面的個數相同於該電子元件的焊錫接面的個數。
  11. 如申請專利範圍第10項所數的印刷電路板，其中該第一焊墊結構的佈局面積與該第二焊墊結構的佈局面積實質上相同。
  12. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，包括多個實體抹除單元；以及 一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中，該連接器或該記憶體控制器是設置於一印刷電路板上，並且該印刷電路板包括：一第一焊墊結構，其中該第一焊墊結構包括：一第一焊墊，適於耦接一電子元件的一端；以及多個第二焊墊，其中各該第二焊墊適於耦接該電子元件的另一端，其中該第一焊墊以及該些第二焊墊彼此電性獨立，並且該些第二焊墊彼此電性獨立。
  13. 如申請專利範圍第12項所述的記憶體儲存裝置，其中該些第二焊墊設置於該第一焊墊結構中的同一側，且該第一焊墊設置於該第一焊墊結構中與該些第二焊墊相對的另一側。
  14. 如申請專利範圍第12項所述的記憶體儲存裝置，其中該電子元件為包括多個焊錫接面的一表面接著元件，並且該些焊錫接面包括：一第一焊錫接面，設於該電子元件的該端；以及一第二焊錫接面，設於該電子元件的該另一端，其中，該第一焊墊適於經由該第一焊錫接面耦接至該電子元件的該端，並且該些第二焊墊適於經由該第二焊錫接面耦接該電子元件的該另一端。
  15. 如申請專利範圍第14項所述的記憶體儲存裝置，其中該 些第二焊墊包括：一第三焊墊，耦接至一第一電路；以及一第四焊墊，耦接至一第二電路，且該第一電路與該第二電路彼此電性獨立，其中，當該電子元件配置於該焊墊結構中時，該第三焊墊與該第四焊墊經由該第二焊錫接面相互電性連接，使該第一電路與該第二電路相互電性連接以致能該第二電路。
  16. 如申請專利範圍第12項所述的記憶體儲存裝置，其中該印刷電路板更包括：該電子元件，設置於該第一焊墊結構中，其中該電子元件的該端連接至該第一焊墊，並且該電子元件的該另一端連接至該些第二焊墊。
  17. 如申請專利範圍第12項所述的記憶體儲存裝置，其中該印刷電路板更包括：一第二焊墊結構，其中該第二焊墊結構包括：二第五焊墊，該些第五焊墊其中之一適於耦接一第一電子元件的一端，該些第五焊墊其中之另一適於耦接該第一電子元件的另一端，其中該些第五焊墊彼此電性獨立，並且該第一電子元件的焊錫接面的個數相同於該電子元件的焊錫接面的個數。
  18. 如申請專利範圍第17項所數的記憶體儲存裝置，其中該第一焊墊結構的佈局面積與該第二焊墊結構的佈局面積實質上相同。
TW102124206A 2013-07-05 2013-07-05 焊墊結構及應用其之印刷電路板與記憶體儲存裝置 TW201503768A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102124206A TW201503768A (zh) 2013-07-05 2013-07-05 焊墊結構及應用其之印刷電路板與記憶體儲存裝置
US14/056,958 US20150009615A1 (en) 2013-07-05 2013-10-18 Pad structure and printed circuit board and memory storage device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102124206A TW201503768A (zh) 2013-07-05 2013-07-05 焊墊結構及應用其之印刷電路板與記憶體儲存裝置

Publications (1)

Publication Number Publication Date
TW201503768A true TW201503768A (zh) 2015-01-16

Family

ID=52132662

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102124206A TW201503768A (zh) 2013-07-05 2013-07-05 焊墊結構及應用其之印刷電路板與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US20150009615A1 (zh)
TW (1) TW201503768A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI659418B (zh) * 2017-09-14 2019-05-11 日商東芝記憶體股份有限公司 Semiconductor memory device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200495794Y1 (ko) 2020-09-23 2022-08-19 문명학 서류고정이 편리한 클립보드

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805428A (en) * 1996-12-20 1998-09-08 Compaq Computer Corporation Transistor/resistor printed circuit board layout
DE19752781A1 (de) * 1997-11-28 1999-06-02 Wabco Gmbh Schaltungsanordnung zum Schutz eines elektrischen Bauteils vor einem elektrischen Potential
US6608564B2 (en) * 2000-01-25 2003-08-19 Hewlett-Packard Development Company, L.P. Removable memory cartridge system for use with a server or other processor-based device
TWI247565B (en) * 2004-02-17 2006-01-11 Via Tech Inc Pad structure for improving stray capacitance
US7280370B2 (en) * 2005-08-26 2007-10-09 Delphi Technologies, Inc. Electronic package and circuit board having segmented contact pads
US7835158B2 (en) * 2005-12-30 2010-11-16 Micron Technology, Inc. Connection verification technique
JP2008140936A (ja) * 2006-11-30 2008-06-19 Toshiba Corp プリント基板
JP4372189B2 (ja) * 2007-12-27 2009-11-25 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ
KR20090120205A (ko) * 2008-05-19 2009-11-24 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법
KR101637481B1 (ko) * 2009-04-10 2016-07-07 삼성전자주식회사 솔리드 스테이트 드라이브, 솔리드 스테이트 드라이브 장착 장치 및 컴퓨팅 시스템
US8389337B2 (en) * 2009-12-31 2013-03-05 Intel Corporation Patch on interposer assembly and structures formed thereby
TWI409633B (zh) * 2010-02-04 2013-09-21 Phison Electronics Corp 快閃記憶體儲存裝置、其控制器與資料寫入方法
KR20130051564A (ko) * 2011-11-10 2013-05-21 삼성전자주식회사 메모리 모듈, 이를 포함하는 보드 어셈블리, 이를 포함하는 메모리 시스템, 및 상기 메모리 시스템의 동작 방법
CN103327726A (zh) * 2012-03-19 2013-09-25 鸿富锦精密工业（深圳）有限公司 电子装置及其印刷电路板的布局结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI659418B (zh) * 2017-09-14 2019-05-11 日商東芝記憶體股份有限公司 Semiconductor memory device

Also Published As

Publication number Publication date
US20150009615A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
CN109920783B (zh) 半导体存储装置
CN111724831B (zh) 存储器件以及信息处理装置
US9070443B2 (en) Embedded solid state disk as a controller of a solid state disk
JP2017027540A (ja) 半導体装置及び電子機器
TWI487453B (zh) 多層印刷電路板結構、連接器模組及記憶體儲存裝置
TWI556581B (zh) 時脈調整電路與記憶體儲存裝置
JP2017027541A (ja) 半導体装置及び電子機器
US20120230102A1 (en) Flash memory storage apparatus
US10579302B2 (en) Semiconductor device
TW201503768A (zh) 焊墊結構及應用其之印刷電路板與記憶體儲存裝置
WO2020119123A1 (zh) 一种存储装置以及电子设备
CN104302100A (zh) 焊垫结构及应用其的印刷电路板与存储器存储装置
US7623355B2 (en) Extended universal serial bus connectivity
US11662211B2 (en) Package on package memory interface and configuration with error code correction
CN206004117U (zh) M.2 NVMe储存装置转接板
US10299381B2 (en) Electronic device and substrate
TW201621909A (zh) 指派半導體晶粒以致能高堆疊能力之技術
CN117881076A (zh) 多层电路板结构与存储器存储装置
KR102086775B1 (ko) 데이터 신호 충실도를 향상시키는 메모리 모듈
US11832383B1 (en) Shared vias for differential pair trace routing
CN105101608B (zh) 多层印刷电路板结构、连接器模块及存储器存储装置
CN102881325B (zh) 微型闪存储存装置
WO2024222096A1 (zh) 一种双列直插式存储模块dimm、计算设备和连接器
CN100382300C (zh) 可修改脚位功能的集成电路元件
CN104283554B (zh) 时钟调整电路与存储器储存装置