[go: up one dir, main page]

TW201424501A - 封裝結構及其製作方法 - Google Patents

封裝結構及其製作方法 Download PDF

Info

Publication number
TW201424501A
TW201424501A TW101148309A TW101148309A TW201424501A TW 201424501 A TW201424501 A TW 201424501A TW 101148309 A TW101148309 A TW 101148309A TW 101148309 A TW101148309 A TW 101148309A TW 201424501 A TW201424501 A TW 201424501A
Authority
TW
Taiwan
Prior art keywords
hole
conductive
layer
copper foil
film
Prior art date
Application number
TW101148309A
Other languages
English (en)
Other versions
TWI466610B (zh
Inventor
Tae-Koo Lee
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201424501A publication Critical patent/TW201424501A/zh
Application granted granted Critical
Publication of TWI466610B publication Critical patent/TWI466610B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一種封裝結構之製作方法,包括:提供包括至少一個貼裝區之第一銅箔,將至少一個元件藉由非導電膠層固定於一個所述貼裝區;提供具有至少一個第二通孔之內層芯板;提供具有至少一個與第二通孔一一對應之第四通孔之第一膠片、第二膠片及第二銅箔;依次疊合併熱壓合第一銅箔、第一膠片、內層芯板、第二膠片及第二銅箔,使所述元件穿過所述第四通孔並容置於所述第二通孔內;製作形成第一及第二外層導電線路層,得到封裝結構。本發明還提供一種上述製作方法製成之封裝結構。

Description

封裝結構及其製作方法
本發明涉及電路板製作技術,尤其涉及一種封裝結構及其製作方法。
業界常用之封裝結構之製作方法之一為:提供一覆銅芯板,所述覆銅芯板包括第一導電線路層、第一絕緣層及第二導電線路層;於所述覆銅芯板上形成一貫通所述覆銅芯板之貫通孔;提供一電子元器件、第一外層導電層、第二絕緣層、第三絕緣層及第二外層導電層,其中,所述電子元器件之高度與所述覆銅芯板之第一絕緣層之厚度相當,所述電子元器件之尺寸小於所述貫通孔之尺寸,所述第二絕緣層及第三絕緣層具有半固化性質;將所述電子元器件置於所述貫通孔內,使所述電子元器件與所述覆銅芯板不相接觸,並將第二絕緣層及第一外層導電層依次疊合於所述第一導電線路層上,以及將第三絕緣層及第二外層導電層依次疊合於所述第二導電線路層上,從而形成有疊合板,壓合所述疊合板從而使所述第一外層導電層、第二絕緣層、第一導電線路層、第一絕緣層、第二導電線路層、第三絕緣層及第二外層導電層固化為一體,形成覆銅基板,因所述第二絕緣層及第三絕緣層加熱具有流動性,故,所述電子元器件被固定封裝於所述覆銅基板內並被所述第二絕緣層及第三絕緣層包圍;將所述第一外層導電層及第二外層導電層形成線路,以及藉由形成導電孔等流程將所述電子元器件及所述第一外層導電層電連接,即形成內埋有元件之封裝結構。
目前,電子產品之體積日趨縮小,也要求封裝結構向更薄化發展。惟,上述方法製作之封裝結構中,為了於第一絕緣層之貫通孔內容置所述電子元器件,必須設置所述第一絕緣層之厚度與所述電子元器件之厚度相當,從而限制了所述第一絕緣層之厚度使所述第一絕緣層不能減薄,進而也限制了所述封裝結構之整體厚度之變薄。因此,如何開發出新穎之薄型封裝結構製作工藝以及新穎之薄型封裝結構,以符合應用電子產品對於尺寸、外型輕薄化之需求,實為相關業者努力之一大重要目標。
有鑒於此,有必要提供一種封裝結構及其製造方法,以降低封裝結構之整體厚度,以符合市場產品輕薄化之需求。
一種封裝結構之製作方法,其包括以下步驟:提供一第一銅箔,每個貼裝區內至少具有一個貫穿所述第一銅箔之第一通孔;於所述貼裝區形成一層非導電膠層,提供至少一個元件,將每個元件藉由所述非導電膠層固定於一個所述貼裝區,所述元件具有複數與所述第一通孔一一對應之電極;提供一內層芯板,所述內層芯板形成有至少一個貫通所述內層芯板之第二通孔,每個所述第二通孔與一個所述元件相對應,每個所述第二通孔之尺寸大於與所述第二通孔對應之所述元件之尺寸;提供一第一膠片、第二膠片及第二銅箔,其中,所述第一膠片形成有至少一個貫通所述第一膠片之第四通孔,每個所述第四通孔與一個所述元件相對應,每個所述第四通孔之尺寸大於與所述第四通孔對應之所述元件之尺寸;依次疊合所述第一銅箔、第一膠片、內層芯板、第二膠片及第二銅箔形成疊合結構,其中,所述元件穿過所述第四通孔並容置於所述第二通孔內;熱壓合所述疊合結構使所述第一膠片及第二膠片固化並將所述元件固定包圍;於與所述第一通孔對應之所述第一銅箔與元件之間之非導電膠層上形成第五通孔,於所述第一通孔及第五通孔之孔壁形成電鍍金屬層形成第一導電孔,其中,所述第一導電孔電連接所述第一銅箔及所述電極;以及將所述第一銅箔製作形成第一外層導電線路層,將所述第二銅箔製作形成第二外層導電線路層,從而形成封裝結構。
一種封裝結構,其藉由上述之封裝結構之製作方法製作而成,所述封裝結構包括依次排列之第一外層導電線路層、第一膠片、內層芯板、第二膠片及第二外層導電線路層;所述第一外層導電線路層形成有複數第一通孔;所述第一膠片形成有至少一個第四通孔;所述內層芯板形成有至少一個第二通孔,所述第二通孔與所述第四通孔位置對應;所述封裝結構還包括至少一個元件,每個所述元件穿設於一個所述第四通孔內並容置於一個與所述第四通孔對應之所述第二通孔內,且每個所述元件藉由一非導電膠層與所述第一外層導電線路層相貼,所述非導電膠層上形成有第五通孔,所述第五通孔與所述第一通孔對應,所述元件具有複數與所述第一通孔一一對應之電極,且所述複數第一通孔及第五通孔孔壁形成有電鍍金屬層,每個電極藉由所述電鍍金屬與所述第一外層導電線路層電連接。
本技術方案之封裝結構及封裝結構之製作方法中,所述內層芯板內開設有與所述元件位置對應之第二通孔,所述第一膠片與所述元件對應之位置開設有第四通孔,從而所述元件可以同時容置於所述內層芯板之第二通孔及所述第四通孔內,即,所述元件之厚度可以與所述內層芯板及所述第一膠片之厚度之和相當,而所述內層芯板可以為雙面板或兩層以上之多層板,從而所述絕緣層之厚度可以小於甚至遠小於所述元件之厚度,從而所述絕緣層之厚度較先前技術可以減薄,進而也使所述封裝結構之整體厚度之變薄,符合市場產品輕薄化之需求。
下面將結合附圖及實施例對本技術方案提供之封裝結構及封裝結構之製作方法作進一步之詳細說明。
本技術方案實施例提供之封裝結構之製作方法包括以下步驟:
第一步,請參閱圖1,提供一承載板100及一與所述承載板100疊合於一起之第一銅箔110。
本實施例中,所述第一銅箔110及所述承載板100均為長方形且尺寸相同。所述第一銅箔110之厚度為電路板製作中銅箔之常用之厚度,優選為9微米-35微米。所述承載板100起支撐所述第一銅箔110之作用,所述承載板100可以為金屬板如銅板、鋁板、鋼板等,也可以為電路板製作中常用之覆銅基板、未覆銅箔之基板或其他耐熱硬質材料等,只要可起到支撐作用即可。本實施例中,所述承載板100材質與所述第一銅箔110材質相同,為銅板,以與所述第一銅箔110有相當之漲縮等。推薦所述承載板100之厚度為35微米以上,以能起到較好之支撐作用。
第二步,請參閱圖2-3,於疊合之所述承載板100及第一銅箔110上形成複數第一通孔111。
藉由機械鑽孔或雷射鑽孔形成所述第一通孔111。所述第一通孔111之數量及分佈根據待埋入之元件之數量、類別以及佈線設計之需要設定。複數所述第一通孔111組成至少一個通孔組112,每個通孔組112包括至少一個所述第一通孔111,每個通孔組112對應一個待埋入之元件。所述第一銅箔110背向所述承載板100之面上分佈有至少一個貼裝區113,每個貼裝區113內具有一個與其對應之一個通孔組112且遠離其他之通孔組112。本實施例中,所述第一通孔111之數量為兩個,兩個所述第一通孔111形成一個通孔組112,所述通孔組112對應一個待埋入之元件,所述貼裝區113內具有所述通孔組112即具有兩個所述第一通孔111。所述貼裝區113之形狀可為任意形狀,如圓形、方形及橢圓形等,優選所述貼裝區113之形狀與待埋入之元件之待貼於貼裝區113之表面形狀相同。優選所述貼裝區113之尺寸略大於待埋入之元件之待貼於貼裝區113之表面之尺寸。
第三步,請參閱圖3,於所述貼裝區113形成一層非導電膠層120(NCP,non conductive paste),將一元件130藉由所述非導電膠層120貼合於所述貼裝區113,固化所述非導電膠層120,從而使所述元件130固定於所述貼裝區113。
所述非導電膠層120可以藉由針頭點膠、噴射點膠或印刷等方式形成。優選藉由印刷形成所述非導電膠層120,以使所述非導電膠層120之形成位置、形狀及厚度等更容易控制。本實施例即藉由於所述貼裝區113印刷非導電膠從而形成所述非導電膠層120,因兩個所述第一通孔111位於所述貼裝區113,故,所述非導電膠層120還將所述第一通孔111填充。
所述非導電膠為元件封裝常用之黏結劑,通常為非導電性之、熱固類之樹脂,優選為熱固類之環氧樹脂。所述非導電膠層120之固化方式為加熱固化。
於本實施例中,所述元件130為一被動元件,其具有兩個電極131。當然,所述元件130也可以為其他電子元件如積體電路等;另外,所述元件130之數量與所述通孔組112及所述貼裝區113之數量及位置相對應,即,所述元件130也可以為複數,並且可以為複數不同種類、不同尺寸之元件。
第四步,請參閱圖4,提供一內層芯板140。
本實施例以兩層之內層芯板140為例進行說明。所述內層芯板140包括依次堆疊設置之第一內層導電線路層141、絕緣層142、第二內層導電線路層143。所述內層芯板140上形成有至少一個第二通孔144及至少一個第三通孔145,所述第二通孔144及第三通孔145均貫通所述第一內層導電線路層141、絕緣層142及第二內層導電線路層143。其中,所述第三通孔145孔壁形成有導電金屬層146,所述導電金屬層146電連接所述第一內層導電線路層141及第二內層導電線路層143。優選所述導電金屬層146藉由電鍍工藝形成,優選所述導電金屬層146之材質為銅。所述第二通孔144之位置及數量分別與所述元件130之位置及數量相對應,所述第二通孔144之尺寸大於與其對應之所述元件130之尺寸以能夠容置與其對應之所述元件130,所述第二通孔144之深度小於所述元件130之高度,也即所述元件130容置於所述第二通孔144內時高出所述第二通孔144。優選所述第二通孔144之截面之形狀與所述貼裝區113之形狀相同。優選所述第二通孔144之截面之尺寸與所述貼裝區113之尺寸相同或略大於所述貼裝區113之尺寸。所述第二通孔144孔壁可以形成有導電金屬層以電連接所述第一內層導電線路層141及第二內層導電線路層143,也可以不形成導電金屬層。本實施例中,所述第二通孔144孔壁也形成有導電金屬層146,以電連接所述第一內層導電線路層141及第二內層導電線路層143,所述第二通孔144孔壁之導電金屬層146之形成方式及材質與所述第三通孔145孔壁之導電金屬層146之形成方式及材質相同。
第五步,請參閱圖5-6,提供一第一膠片150、第二膠片160及第二銅箔170,依次疊合所述承載板100、第一銅箔110、第一膠片150、內層芯板140、第二膠片160及第二銅箔170形成一疊合結構200,熱壓合所述疊合結構200,之後,去除所述承載板100,從而形成一疊合基板210。
所述第一膠片150為半固化片,其材質可以為環氧樹脂、亞克力樹脂等純樹脂或玻纖布環氧樹脂等含增強材料之樹脂。所述第一膠片150上形成有貫通所述第一膠片150之第四通孔151,所述第四通孔151之位置及數量與所述元件130之位置及數量相對應,所述第四通孔151之尺寸大於與其對應之所述元件130以能夠容置與其對應之所述元件130,所述第二通孔144之深度與所述第四通孔151之深度之和大於或等於所述元件130之高度。優選所述第四通孔151之截面之形狀與所述貼裝區113之形狀相同。優選所述第四通孔151之截面之尺寸與所述貼裝區113之尺寸相同或略大於所述貼裝區113之尺寸。本實施例中,所述第四通孔151之數量為一個,所述第四通孔151之形狀、位置及尺寸與所述第二通孔144之形狀、位置及尺寸相同,所述第二通孔144之深度與所述第四通孔151之深度之和等於所述元件130之高度。
所述第二膠片160也為半固化片,其材質也可以為環氧樹脂、亞克力樹脂等純樹脂或玻纖布環氧樹脂等。
於進行上述疊合時,將所述元件130穿過所述第四通孔151並容置於所述第二通孔144內。熱壓合時,因所述第一膠片150及第二膠片160於熱壓合下可以流動,故可以分別將所述第二通孔144及第四通孔151填充起來,也即,所述第四通孔151與所述元件130之間之間隙藉由所述第一膠片150於熱壓合時流入所述第四通孔151之部分相填充,所述第二通孔144與所述元件130之間之間隙藉由所述第一膠片150及第二膠片160於熱壓合時流入所述第二通孔144之部分相填充,從而使熱壓合固化後之第一膠片150及第二膠片160可以將所述元件130固定包圍。
藉由手動或機械切割等方式去除所述承載板100,從而使所述第一銅箔110暴露出來,形成疊合基板210。
第六步,請參閱圖7,去除所述疊合基板210上之所述第一通孔111內之非導電膠層120及與所述第一通孔111對應之所述第一銅箔110與元件130之間之非導電膠層120,並於所述疊合基板210之相對兩面分別上形成複數第一盲孔211及第二盲孔212。
其中,去除所述非導電膠層120及形成複數盲孔可以同時進行。可以藉由定深機械鑽孔或雷射燒蝕等常用方式去除所述非導電膠層120及形成複數盲孔。定深機械鑽孔或雷射燒蝕前還可以於所述第一銅箔110及於第二銅箔170之預定位置形成複數切口,以更利於進行機械鑽孔或雷射燒蝕。
本實施例中,先藉由亁膜、曝光、顯影、蝕刻及剝膜等流程於所述第一銅箔110之待形成第一盲孔211之位置形成複數第一切口213及於第二銅箔170之待形成第二盲孔212之位置形成複數第二切口214,複數第一切口213分別貫通所述第一銅箔110,複數第二切口214分別貫通所述第二銅箔170;再藉由雷射燒蝕去除所述第一通孔111內之非導電膠層120以及藉由雷射燒蝕去除與所述第一通孔111對應之所述第一銅箔110與元件130之間之非導電膠層120,以露出所述元件130之複數電極131,並於所述第一銅箔110與元件130之間之非導電膠層120形成第五通孔121,以及藉由雷射燒蝕所述第一膠片150之與所述第一切口213對應之位置,於所述疊合基板210上形成複數第一盲孔211,以及藉由雷射燒蝕所述第二膠片160之與所述第二切口214對應之位置,於所述疊合基板210上形成複數第二盲孔212。其中,所述複數第一盲孔211貫通所述第一銅箔110和第一膠片150,所述複數第二盲孔212貫通所述第二銅箔170和第二膠片160。
因雷射鑽孔係藉由高能量之雷射燒蝕膠片從而形成了盲孔,膠片之燒蝕會產生一些樹脂之膠渣,此膠渣會影響後續加工之品質,故本技術方案於雷射鑽孔之後需要再對盲孔及第一通孔111進行除膠渣處理,本步驟中藉由等離子體處理除去雷射鑽孔形成之膠渣。當然,也可以不形成所述第一盲孔211及第二盲孔212;如果有需要,還可以於所述疊合基板210上形成複數貫通所述疊合基板210之貫通孔。
第七步,請參閱圖8,電鍍以於所述第一通孔111、第五通孔121、第一盲孔211及第二盲孔212之孔壁形成電鍍金屬層218,從而將所述第一通孔111及第五通孔121製作形成第一導電孔215,以及將所述第一盲孔211及第二盲孔212分別製作形成第二導電孔216及第三導電孔217。
其中,所述第一導電孔215電連接所述第一銅箔110及電極131所述第二導電孔216電連接所述第一銅箔110及第一內層導電線路層141;所述第三導電孔217電連接所述第二銅箔170及第二內層導電線路層143。
所述電鍍金屬層218可以為銅、錫、銀等,優選為銅。
電鍍可以為選擇性電鍍或全板電鍍。選擇性電鍍即先用亁膜覆蓋所述第一盲孔211、第二盲孔212及第一通孔111以外之所述第一銅箔110及第二銅箔170,之後再對所述第一盲孔211、第二盲孔212及第一通孔111進行電鍍,最後除去亁膜。全板電鍍即不適用亁膜覆蓋,從而於所述第一盲孔211、第二盲孔212及第一通孔111之孔壁形成電鍍金屬層218之同時於所述第一銅箔110及第二銅箔170也形成電鍍金屬層218。本實施例中選用全板電鍍,即於所述第一盲孔211、第二盲孔212及第一通孔111之孔壁形成電鍍金屬層218之同時,還分別於所述第一銅箔110及第二銅箔170上電鍍形成第一面銅219及第二面銅220。
第八步,請參閱圖8-9,採用影像轉移工藝及蝕刻工藝將所述第一銅箔110及所述第一面銅219製作形成第一外層導電線路層180,採用影像轉移工藝及蝕刻工藝將所述第二銅箔170及所述第二面銅220製作形成第二外層導電線路層190,從而形成封裝結構300。
當然,形成第一外層導電線路層180及形成第二外層導電線路層190之後還可以包括形成防焊層及鍍金等之步驟;如果還需要製作更多層之封裝結構300,可以重複步驟五至步驟八;所述內層芯板也可以為兩層以上之電路板。
本技術方案之封裝結構300及封裝結構之製作方法中,所述內層芯板140上開設有與所述元件130位置對應之第二通孔144,所述第一膠片150與所述元件130對應之位置開設有第四通孔151,從而所述元件130可以同時容置於所述內層芯板140之第二通孔144及所述第四通孔151內,即,所述元件130之厚度可以與所述內層芯板140及所述第一膠片150之厚度之和相當,而所述內層芯板140可以為雙面板或兩層以上之多層板,從而所述絕緣層之厚度可以小於甚至遠小於所述元件130之厚度,從而所述絕緣層之厚度較先前技術可以減薄,進而也使所述封裝結構之整體厚度之變薄,符合市場產品輕薄化之需求。
惟,以上所述者僅為本發明之較佳實施方式,自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
100...承載板
110...第一銅箔
111...第一通孔
112...通孔組
113...貼裝區
120...非導電膠層
130...元件
131...電極
140...內層芯板
141...第一內層導電線路層
142...絕緣層
143...第二內層導電線路層
144...第二通孔
145...第三通孔
146...導電金屬層
150...第一膠片
160...第二膠片
170...第二銅箔
200...疊合結構
210...疊合基板
151...第四通孔
121...第五通孔
211...第一盲孔
212...第二盲孔
213...第一切口
214...第二切口
215...第一導電孔
216...第二導電孔
217...第三導電孔
218...電鍍金屬層
219...第一面銅
220...第二面銅
180...第一外層導電線路層
190...第二外層導電線路層
300...封裝結構
圖1係本技術方案實施例提供之疊合於一起之承載板及第一銅箔之剖面示意圖。
圖2係本技術方案實施例提供之於疊合於一起之承載板及第一銅箔形成第一通孔之剖面示意圖。
圖3係本技術方案實施例提供之於疊合於一起之承載板及第一銅箔上固定元件後之剖面示意圖。
圖4係本技術方案實施例提供之內層芯板之剖面示意圖。
圖5係本技術方案實施例提供之疊合結構之剖面示意圖。
圖6係本技術方案實施例提供之疊合基板之剖面示意圖。
圖7係本技術方案實施例提供之去除疊合基板之第一通孔內之非導電膠層以及於疊合基板形成第一盲孔及第二盲孔之剖面示意圖。
圖8係本技術方案實施例提供之將第一通孔、第一盲孔及第二盲孔製作形成第一導電孔、第二導電孔即第三導電孔之剖面示意圖。
圖9係本技術方案實施例提供之封裝結構之剖面示意圖。
140...內層芯板
141...第一內層導電線路層
142...絕緣層
143...第二內層導電線路層
150...第一膠片
160...第二膠片
180...第一外層導電線路層
190...第二外層導電線路層
300...封裝結構

Claims (10)

  1. 一種封裝結構之製作方法,其包括以下步驟:
    提供一第一銅箔,所述第一銅箔分佈有至少一個貼裝區,每個貼裝區內至少具有一個貫穿所述第一銅箔之第一通孔;
    於所述貼裝區形成一層非導電膠層;
    提供至少一個元件,將每個元件藉由所述非導電膠層固定於一個所述貼裝區,所述元件具有複數與所述第一通孔一一對應之電極;
    提供一內層芯板,所述內層芯板形成有至少一個貫通所述內層芯板之第二通孔,每個所述第二通孔與一個所述元件相對應,每個所述第二通孔之尺寸大於與所述第二通孔對應之所述元件之尺寸;
    提供一第一膠片、第二膠片及第二銅箔,其中,所述第一膠片形成有至少一個貫通所述第一膠片之第四通孔,每個所述第四通孔與一個所述元件相對應,每個所述第四通孔之尺寸大於與所述第四通孔對應之所述元件之尺寸;
    依次疊合所述第一銅箔、第一膠片、內層芯板、第二膠片及第二銅箔形成疊合結構,其中,所述元件穿過所述第四通孔並容置於所述第二通孔內;
    熱壓合所述疊合結構使所述第一膠片及第二膠片固化並將所述元件固定包圍;
    於與所述第一通孔對應之所述第一銅箔與元件之間之非導電膠層上形成第五通孔,於所述第一通孔及第五通孔之孔壁形成電鍍金屬層形成第一導電孔,其中,所述第一導電孔電連接所述第一銅箔及所述電極;以及
    將所述第一銅箔製作形成第一外層導電線路層,將所述第二銅箔製作形成第二外層導電線路層,從而形成封裝結構。
  2. 如請求項1所述之封裝結構之製作方法,其中,所述非導電膠層同時填充所述第一通孔,於去除所述承載板步驟後及於所述第一通孔及第五通孔之孔壁形成電鍍金屬層前還包括步驟:藉由雷射燒蝕去除所述第一通孔內之非導電膠層,及藉由雷射燒蝕去除與所述第一通孔對應之所述第一銅箔與元件之間之非導電膠層形成所述第五通孔。
  3. 如請求項2所述之封裝結構之製作方法,其中,於雷射燒蝕去除所述第一通孔內之非導電膠層之同時,還藉由雷射燒蝕形成複數貫通所述第一膠片和第一銅箔之第一盲孔及形成複數貫通所述第二膠片和第二銅箔之第二盲孔。
  4. 如請求項3所述之封裝結構之製作方法,其中,將所述第一通孔及第五通孔製作形成第一導電孔之同時,還於所述第一盲孔孔壁形成電鍍金屬層從而將所述第一盲孔製作形成第二導電孔,以及於所述第二盲孔孔壁形成電鍍金屬層從而將所述第二盲孔製作形成第三導電孔。
  5. 如請求項1所述之封裝結構之製作方法,其中,所述第二通孔之深度與所述第四通孔之深度之和大於或等於所述元件之高度。
  6. 如請求項1所述之封裝結構之製作方法,其中,所述內層芯板包括第一內層導電線路層及第二內層導電線路層,所述第二通孔之孔壁形成有導電金屬層,所述導電金屬層電連接所述第一內層導電線路層及第二內層導電線路層。
  7. 如請求項1所述之封裝結構之製作方法,其中,提供第一銅箔同時提供一承載板,並將所述承載板與所述承載板疊合於一起,於所述第一銅箔上形成第一通孔之同時於所述承載板之相同位置形成通孔,於熱壓合所述疊合結構之後以及於所述第一通孔之孔壁形成電鍍金屬層之前,去除所述承載板。
  8. 一種封裝結構,其藉由請求項1所述之封裝結構之製作方法製作而成,所述封裝結構包括依次排列之第一外層導電線路層、第一膠片、內層芯板、第二膠片及第二外層導電線路層;所述第一外層導電線路層形成有複數第一通孔;所述第一膠片形成有至少一個第四通孔;所述內層芯板形成有至少一個第二通孔,所述第二通孔與所述第四通孔位置對應;所述封裝結構還包括至少一個元件,每個所述元件穿設於一個所述第四通孔內並容置於一個與所述第四通孔對應之所述第二通孔內,且每個所述元件藉由一非導電膠層與所述第一外層導電線路層相貼,所述非導電膠層上形成有第五通孔,所述第五通孔與所述第一通孔對應,所述元件具有複數與所述第一通孔一一對應之電極,且所述複數第一通孔及第五通孔孔壁形成有電鍍金屬層,每個電極藉由所述電鍍金屬與所述第一外層導電線路層電連接。
  9. 如請求項8所述之封裝結構,其中,所述第一膠片及第二膠片均為藉由熱壓合固化之膠片,每個所述第四通孔與所述元件之間之間隙藉由所述第一膠片於熱壓合時流入所述第四通孔之部分相填充,每個所述第二通孔與所述元件之間之間隙藉由所述第一膠片及第二膠片於熱壓合時流入所述第二通孔之部分相填充。
  10. 如請求項8所述之封裝結構,其中,所述內層芯板包括第一內層導電線路層及第二內層導電線路層,所述第二通孔之孔壁形成有導電金屬層,所述導電金屬層電連接所述第一內層導電線路層及第二內層導電線路層。
TW101148309A 2012-12-11 2012-12-19 封裝結構及其製作方法 TWI466610B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210530398.0A CN103871996A (zh) 2012-12-11 2012-12-11 封装结构及其制作方法

Publications (2)

Publication Number Publication Date
TW201424501A true TW201424501A (zh) 2014-06-16
TWI466610B TWI466610B (zh) 2014-12-21

Family

ID=50910388

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148309A TWI466610B (zh) 2012-12-11 2012-12-19 封裝結構及其製作方法

Country Status (2)

Country Link
CN (1) CN103871996A (zh)
TW (1) TWI466610B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701189A (zh) * 2014-12-29 2015-06-10 华进半导体封装先导技术研发中心有限公司 三层封装基板的制作方法及三层封装基板
CN106304611A (zh) * 2015-06-10 2017-01-04 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法、应用该电路板的电子装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104363706A (zh) * 2014-11-05 2015-02-18 共青城超群科技股份有限公司 一种高散热有机树脂覆铜板的制造方法
CN104363707A (zh) * 2014-11-05 2015-02-18 共青城超群科技股份有限公司 一种高散热led基板的制造方法
CN110797183B (zh) * 2018-08-01 2021-10-19 宏启胜精密电子(秦皇岛)有限公司 无线充电线圈及其制作方法
CN111312680B (zh) * 2018-12-12 2022-10-28 深南电路股份有限公司 一种无芯封装基板的承载板及制备方法
CN112201652A (zh) * 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法
CN115209609A (zh) * 2022-07-01 2022-10-18 深圳中富电路股份有限公司 埋入元件的多层线路板及线路板的制作方法
CN117412505B (zh) * 2022-07-07 2025-03-28 礼鼎半导体科技秦皇岛有限公司 内埋线路板及其制备方法
CN115295502A (zh) * 2022-07-21 2022-11-04 深南电路股份有限公司 立体封装结构及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4883203B2 (ja) * 2009-07-01 2012-02-22 株式会社テラミクロス 半導体装置の製造方法
TWI530241B (zh) * 2010-03-16 2016-04-11 A multi - layer circuit board manufacturing method for embedded electronic components
TWI408837B (zh) * 2011-02-08 2013-09-11 Subtron Technology Co Ltd 封裝載板及其製作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701189A (zh) * 2014-12-29 2015-06-10 华进半导体封装先导技术研发中心有限公司 三层封装基板的制作方法及三层封装基板
CN104701189B (zh) * 2014-12-29 2017-05-24 华进半导体封装先导技术研发中心有限公司 三层封装基板的制作方法及三层封装基板
CN106304611A (zh) * 2015-06-10 2017-01-04 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法、应用该电路板的电子装置
US9872393B2 (en) 2015-06-10 2018-01-16 Avary Holding (Shenzhen) Co., Limited Method for making a circuit board

Also Published As

Publication number Publication date
CN103871996A (zh) 2014-06-18
TWI466610B (zh) 2014-12-21

Similar Documents

Publication Publication Date Title
TWI466610B (zh) 封裝結構及其製作方法
TWI392410B (zh) Multilayer printed wiring board and manufacturing method thereof
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP2010212652A (ja) 配線板及びその製造方法
TWI555451B (zh) 電路基板、電路基板的製造方法及電子機器
JP2011199077A (ja) 多層配線基板の製造方法
US20140318834A1 (en) Wiring board and method for manufacturing the same
JP5955102B2 (ja) 配線基板およびその製造方法
JP2009224415A (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
JP2004140018A (ja) 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器
JP5302920B2 (ja) 多層配線基板の製造方法
WO2010061752A1 (ja) 配線板及びその製造方法
KR20150083424A (ko) 배선 기판의 제조 방법
US20160338193A1 (en) Multilayer board and method of manufacturing multilayer board
JP6387226B2 (ja) 複合基板
CN102742367B (zh) 线路板及其制造方法
JP2019067864A (ja) プリント配線板の製造方法
JP5955050B2 (ja) 配線基板の製造方法
KR20120019144A (ko) 인쇄회로기판 제조방법
JP2004158671A (ja) 多層基板およびその製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2004214273A (ja) 片面積層配線基板の製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2010056126A (ja) 配線基板の製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法