TW201423906A - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TW201423906A TW201423906A TW101146018A TW101146018A TW201423906A TW 201423906 A TW201423906 A TW 201423906A TW 101146018 A TW101146018 A TW 101146018A TW 101146018 A TW101146018 A TW 101146018A TW 201423906 A TW201423906 A TW 201423906A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- semiconductor device
- polysilicon
- oxide
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 37
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 150000005309 metal halides Chemical group 0.000 claims description 6
- 239000013598 vector Substances 0.000 claims description 6
- 229910001507 metal halide Inorganic materials 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical group [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 1
- 229910019001 CoSi Inorganic materials 0.000 description 11
- 238000000151 deposition Methods 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- CXXKWLMXEDWEJW-UHFFFAOYSA-N tellanylidenecobalt Chemical compound [Te]=[Co] CXXKWLMXEDWEJW-UHFFFAOYSA-N 0.000 description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- SEOYNUHKXVGWFU-UHFFFAOYSA-N mu-oxidobis(oxidonitrogen) Chemical compound O=NON=O SEOYNUHKXVGWFU-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
一種半導體裝置包括一基板、一半導體層以及一材料層。半導體層形成於基板上。材料層形成於半導體層上。半導體層及材料層沿著一從基板延伸之垂直方向具有一錐狀輪廓。
Description
本申請案通常是有關於半導體裝置，並包括用於改善在結構之間的填補(例如氧化物填補)之方法及結構。
一種製造可靠積體電路之重要能力係用於確實地填補結構之間的空間。舉例而言，其可能必須避免兩個結構之間的接觸，以不形成短路。在結構之間的空間可能以一種氧化物來填補。然而，如果一孔洞形成於結構之間的氧化物中，則例如清潔及沈積一導電材料之後續處理步驟，可能導致不被期望沈積在結構之間的導電材料，而讓結構之間形成短路。
依據一實施樣態，一種半導體裝置包括一基板、一半導體層以及一材料層。半導體層形成於基板上。材料層形成於半導體層上。半導體層及材料層沿著一從基板延伸之垂直方向具有一錐狀輪廓。半導體層之一表面與材料層之一表面為共平面。
依據另一實施樣態，一種半導體裝置之形成方法包括：提供一基板；在基板上形成一多晶矽層；氧化多晶矽層之一部分；以及移除多晶矽層之氧化部分，用於沿著一從基板延伸之垂直方向提供一錐狀輪廓給第一與第二多晶矽層。
參見第1圖，半導體裝置10包括一介電層12，其形成於一矽基板14上。於本實施例中，介電層12係為一氧化物-氮化物-氧化物(ONO)層。一第一多晶矽層16形成於介電層12上，而一第二多晶矽層18形成於第一多晶矽層16上。一個具有一第一部分20a與一第二部分20b之圖案化硬性遮罩層20，係形成於第二多晶矽層18上。
參見第2圖，藉由使用硬性遮罩層20作為遮罩來執行一蝕刻製程，用於建立第一結構22a及第二結構22b。蝕刻製程可能是一非等向性乾蝕刻。結構22a及22b分別包括介電層部分12a及12b、第一多晶矽層部分16a及16b、第二多晶矽層部分18a及18b與硬性遮罩層部分20a及20b。
所顯示的結構22a及22b事實上為例示的，且下述討論係適合於任何型式之半導體結構。舉例而言，第一與第二多晶矽層16及18可能由單一多晶矽層所組成，而介電層12可能被提供作為一ONONO周期性堆疊層或一氧化層。結構22a及22b可能為了包括記憶體裝置之儲存及字元線結構之一些目的而設置。
參見第3圖，從第2圖所顯示之半導體裝置10移除硬性遮罩層20。
參見第4圖，譬如藉由沈積而形成一氧化層24。氧化層24中之一孔洞26係形成於結構22a與22b之間。縮小尺寸及增加半導體裝置之深寬比有助於孔洞26之形成 。
參見第5圖，執行一CoSi預氧化清潔。清潔步驟減少氧化層24。清潔步驟亦使孔洞26露出。在清潔步驟期間，孔洞26之暴露亦可導致孔洞26之尺寸增加。孔洞26之暴露及/或擴大使矽基板14露出。
參見第6圖，執行一Co沈積以分別在結構22a及22b上形成CoSi (鈷矽化物)28a及28b。孔洞26露出矽基板14。因此，當執行Co沈積時，CoSi 28c係形成於結構22a及22b之間。CoSi 28c可作為在結構22a與22b之間的一電橋，藉以在結構22a與22b之間導致不被期望的短路。舉例而言，在結構22a及22b設置於一記憶體裝置中的狀況下，可能形成一字元線短路。雖然說明了一Co沈積，但吾人將明白事實上這僅為例示的，且這個討論係適合於任何型式之金屬矽化物或導電沈積。
現在參考第7圖，在第3圖之半導體裝置10上執行一電漿氧化以提供半導體裝置100。半導體裝置100包括矽基板14。結構122a及122b係形成於矽基板14上。結構122a及122b分別包括介電層部分12a及12b、第一多晶矽層部分16a及16b以及第二多晶矽層部分18a及18b。電漿氧化分別在結構122a及122b中形成氧化物124a及124b。氧化物124a及124b具有一錐狀輪廓。
吾人將明白到可以利用一些方法執行電漿氧化步驟。舉例而言，利用一微波源，電漿氧化可能於400-550℃之溫度下，於<1托(Torr)之壓力下，以1kW~5kW之微波功率，及以0.5~30%之(O2+H2)/(總流量)之氣體流量被執行。關於另一例，利用一RF源，電漿氧化可能於400-550℃之溫度下，於<1托之壓力下，以2kW~5kW之射頻(RF)功率，及以0.5~30%之(O2+H2)/(總流量)之氣體流量被執行。
參見第8圖，移除氧化物124a及124b，藉以留下具有一錐狀輪廓之結構122a及122b。亦即，結構122a及122b之一頂端臨界尺寸(CD)小於結構122a及122b之一底部尺寸。
參見第9圖，譬如藉由沈積而形成一氧化層126。與第4圖所顯示之裝置比較而言，大幅地降低或消除在結構122a與122b之間形成孔洞之風險。結構122a及122b之錐狀輪廓提供改良氧化物填補性能。
參見第10圖，執行一CoSi預氧化清潔。清潔步驟減少氧化層126。
參見第11圖，執行一Co沈積以分別在結構122a及122b形成CoSi (鈷矽化物)128a及128b。與第6圖之裝置比較而言，已抑制在結構122a與122b之間的電橋或短路之形成。舉例而言，在將結構122a及122b設置於一記憶體裝置中的狀況下，已降低或消除字元線短路之問題。
結構122a之一側壁包括第一多晶矽層部分16a之一表面及CoSi 128a之一表面，此兩個表面為共平面。關於結構122a之錐狀輪廓，第一多晶矽層部分16a與CoSi 128a之為共平面部分與矽基板14之一法線向量132形成一非零角度130。
參見第12圖，譬如參考第7圖所說明之電漿氧化輪廓，可基於在電漿氧化步驟期間施加的壓力及偏壓而被控制。第12A圖顯示在電漿氧化期間具有低壓且沒有偏壓之一錐狀氧化輪廓。第12B圖顯示具有較厚底部部分(在電漿氧化期間具有低壓及施加偏壓)之一氧化輪廓。第12C圖顯示具有尖銳轉角(在電漿氧化期間具有高壓且沒有偏壓)之氧化輪廓。第12D圖顯示具有平滑轉角(在電漿氧化期間具有高壓及施加偏壓)之氧化輪廓。第12E圖顯示一參考熱氧化輪廓。換言之，低壓且沒有偏壓電漿氧化可以非等向性地氧化多晶矽層。多晶矽層之頂端部分大幅地轉換成氧化物材料，而多晶矽層之底部部分略轉換成氧化物材料。因此，多晶矽層可以在執行低壓且沒有偏壓電漿氧化之後被修整成成一錐狀輪廓。
雖然以上已說明依據揭露原理之各種實施例，但吾人應理解到它們只是當作例子且並限制的被提出。因此，本發明之廣度與範疇不應受限於上述任何一個例示實施例，但應該只依據申請專利範圍及從這個揭露書發出的它們的等效設計被定義。再者，上述優點及特徵是在說明的實施例中被提供，但不應將這種發證的申請專利範圍之應用限制成達成任何或所有上述優點之製程及結構。
10．．．半導體裝置
12．．．介電層
12a、12b．．．介電層部分
14．．．矽基板
16．．．第一多晶矽層
16a、16b．．．第一多晶矽層部分
18．．．第二多晶矽層
18a、18b．．．第二多晶矽層部分
20．．．硬性遮罩層
20a．．．第一部分/硬性遮罩層部分
20b．．．第二部分/硬性遮罩層部分
22a．．．第一結構
22b．．．第二結構
24．．．氧化層
26．．．孔洞
28a、28b、28c．．．CoSi(鈷矽化物)
100．．．半導體裝置
122a、122b．．．結構
124a、124b．．．氧化物
126．．．氧化層
128a、128b．．．CoSi(鈷矽化物)
130．．．非零角度
132．．．法線向量
第1圖為一種半導體裝置之側剖面圖。
第2圖為一種半導體裝置之側剖面圖。
第3圖為一種半導體裝置之側剖面圖。
第4圖為一種半導體裝置之側剖面圖。
第5圖為一種半導體裝置之側剖面圖。
第6圖為一種半導體裝置之側剖面圖。
第7圖為一種半導體裝置之側剖面圖。
第8圖為一種半導體裝置之側剖面圖。
第9圖為一種半導體裝置之側剖面圖。
第10圖係為一種半導體裝置之側剖面圖。
第11圖為一種半導體裝置之側剖面圖。
第12A圖~第12E圖為氧化輪廓之側剖面圖。
12a、12b．．．介電層部分
14．．．矽基板
16a、16b．．．第一多晶矽層部分
100．．．半導體裝置
122a、122b．．．結構
126．．．氧化層
128a、128b．．．CoSi(鈷矽化物)
130．．．非零角度
132．．．法線向量
Claims (23)
- 一種半導體裝置，包括：
一基板；
一半導體層，形成於該基板上；以及
一材料層，形成於該半導體層上，其中
該半導體層與該材料層沿著一從該基板延伸之垂直方向具有一錐狀輪廓，以及
該半導體層之一表面與該材料層之一表面為共平面。 - 如申請專利範圍第1項所述之半導體裝置，其中該半導體層係為一多晶矽層。
- 如申請專利範圍第1項所述之半導體裝置，其中該材料層係為一半導體層。
- 如申請專利範圍第1項所述之半導體裝置，其中該材料層係為一金屬矽化物層。
- 如申請專利範圍第1項所述之半導體裝置，其中該半導體層與該材料層之共平面的該些表面與該基板之一法線向量形成一非零角度。
- 如申請專利範圍第1項所述之半導體裝置，其中該材料層之一頂端尺寸係小於該半導體層之一底部尺寸。
- 如申請專利範圍第1項所述之半導體裝置，更包括一介電層介於該基板與該半導體層之間。
- 如申請專利範圍第7項所述之半導體裝置，其中該介電層係為一氧化矽層。
- 如申請專利範圍第7項所述之半導體裝置，其中該介電層係為一堆疊層。
- 如申請專利範圍第9項所述之半導體裝置，其中該堆疊層係為一氧化物/氮化物/氧化物(ONO)層。
- 如申請專利範圍第9項所述之半導體裝置，其中該堆疊層係為一氧化物/氮化物/氧化物/氮化物/氧化物(ONONO)層。
- 一種半導體裝置之形成方法，包括：
提供一基板；
於該基板上形成一多晶矽層；
氧化該多晶矽層之一部分；以及
移除該多晶矽層之該氧化部分，以沿著一從該基板延伸之垂直方向提供一錐狀輪廓給該第一與第二多晶矽層。 - 如申請專利範圍第12項所述之方法，其中形成該多晶矽層於該基板上之該步驟包括：
在該基板上形成一第一多晶矽層；以及
在該第一多晶矽層上形成一第二多晶矽層。 - 如申請專利範圍第12項所述之方法，其中該多晶矽層之一側壁與該基板之一法線向量形成一非零角度。
- 如申請專利範圍第12項所述之方法，更包括將該多晶矽層之一頂端區域轉換成一金屬矽化物層。
- 如申請專利範圍第15項所述之方法，其中該剩餘的多晶矽層之一表面與該金屬矽化物之一表面為共平面。
- 如申請專利範圍第15項所述之方法，其中該多晶矽層與該金屬矽化物之共平面的該些表面與該基板之一法線向量形成一非零角度。
- 如申請專利範圍第15項所述之方法，其中該金屬矽化物之一頂端尺寸小於該第一多晶矽層之一底部尺寸。
- 如申請專利範圍第12項所述之方法，更包括：於該基板上形成一介電層，其中該第一多晶矽層形成在該介電層上。
- 如申請專利範圍第19項所述之方法，其中該介電層為一氧化層或一氧化物/氮化物周期性堆疊層。
- 如申請專利範圍第12項所述之方法，其中該氧化該多晶矽層之該部分之步驟為一電漿氧化。
- 如申請專利範圍第21項所述之方法，其中該電漿氧化係在一低壓條件之下執行。
- 如申請專利範圍第12項所述之方法，更包括在該多晶矽層之該氧化部分被移除之後形成一氧化層。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101146018A TW201423906A (zh) | 2012-12-07 | 2012-12-07 | 半導體裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101146018A TW201423906A (zh) | 2012-12-07 | 2012-12-07 | 半導體裝置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201423906A true TW201423906A (zh) | 2014-06-16 |
Family
ID=51394136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101146018A TW201423906A (zh) | 2012-12-07 | 2012-12-07 | 半導體裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TW201423906A (zh) |
-
2012
- 2012-12-07 TW TW101146018A patent/TW201423906A/zh unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000049222A (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN103579074B (zh) | 半导体结构的形成方法 | |
| CN103227101B (zh) | 半导体器件及其制造方法 | |
| JP2008085341A (ja) | 半導体素子のリセスゲートの製造方法 | |
| CN107579036B (zh) | 半导体装置及其制造方法 | |
| JP4221420B2 (ja) | 半導体装置の製造方法 | |
| TW201508925A (zh) | 半導體裝置結構及其形成方法 | |
| CN107039535B (zh) | 电容器件及其形成方法 | |
| TWI647822B (zh) | 三維非揮發性記憶體及其製造方法 | |
| US11257922B2 (en) | Self-aligned contact and method for forming the same | |
| TWI609457B (zh) | 形成接觸洞的方法與具有接觸插塞的半導體結構 | |
| TWI786454B (zh) | 半導體裝置的形成方法 | |
| CN106910741A (zh) | 半导体装置及其制造方法 | |
| US10497786B2 (en) | Manufacturing method of semiconductor device | |
| US7648924B2 (en) | Method of manufacturing spacer | |
| CN106486364B (zh) | 三维晶体管的形成方法 | |
| TW201423906A (zh) | 半導體裝置 | |
| CN108807267B (zh) | 半导体装置及其制造方法 | |
| TWI642093B (zh) | 半導體元件的製造方法 | |
| CN108511337B (zh) | 半导体器件的制备方法 | |
| US20140117356A1 (en) | Semiconductor structure for improved oxide fill in | |
| KR20100003833A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN107623034B (zh) | 一种半导体器件及制备方法、电子装置 | |
| KR20080069761A (ko) | 반도체 소자의 형성 방법 | |
| CN114765184A (zh) | 存储器结构及其制造方法 |