[go: up one dir, main page]

TW201414103A - 高速傳輸介面電路及其設計方法 - Google Patents

高速傳輸介面電路及其設計方法 Download PDF

Info

Publication number
TW201414103A
TW201414103A TW101135996A TW101135996A TW201414103A TW 201414103 A TW201414103 A TW 201414103A TW 101135996 A TW101135996 A TW 101135996A TW 101135996 A TW101135996 A TW 101135996A TW 201414103 A TW201414103 A TW 201414103A
Authority
TW
Taiwan
Prior art keywords
equal
less
trace
transmission interface
circuit board
Prior art date
Application number
TW101135996A
Other languages
English (en)
Inventor
Chih-Wei Tsai
Shu-Jung Wu
Original Assignee
Accton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Accton Technology Corp filed Critical Accton Technology Corp
Priority to TW101135996A priority Critical patent/TW201414103A/zh
Priority to CN201210551792.2A priority patent/CN103716259B/zh
Priority to US13/900,545 priority patent/US9330044B2/en
Publication of TW201414103A publication Critical patent/TW201414103A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

一種高速傳輸介面電路，應用於網路交換器中，高速傳輸介面電路包含：主電路板、連接器以及子電路板。主電路板包含：傳輸埠介面模組以及第一走線。傳輸埠介面模組包含接腳減少延伸附加單元介面。第一走線連接連接器與主電路板。子電路板包含：高解析度多媒體介面模組以及第二走線。高解析度多媒體介面模組俾藉由高解析度多媒體介面訊號線與外部網路裝置連接。第二走線用以連接連接器以及高解析度多媒體介面模組。其中高速傳輸介面電路之傳輸埠介面模組透過連接器及子電路板與外部網路裝置溝通。

Description

高速傳輸介面電路及其設計方法
本揭示內容是有關於一種資料傳輸技術，且特別是有關於一種高速傳輸介面電路及其設計方法。
網際網路隨著時代的進展，已經成為人類溝通的主要媒介之一。在技術的演進下，網路的速度大幅的成長，大量的資料可以藉由網際網路迅速在世界各地交流與傳播。在主機與主機間，常需要藉由網路卡、交換器、網路線的硬體設置，以及各種資料傳輸規格的設定來達到資料輸入與輸出的目的。而不同的硬體設備以及軟體規範，將決定了網路資料傳輸的速度。
在速度需求上升的同時，硬體設備的建制成本也將隨之上升。在傳輸介面中，主機常是藉由附加單元介面(Attachment Unit Interface；AUI)以由其衍生出的技術如延伸附加單元介面(eXtended Attachment Unit Interface；XAUI)來連接到傳輸的電纜訊號線上。近年來更高速的接腳減少延伸附加單元介面(Reduced Pin eXtended Attachment Unit Interface；RXAUI)受到重視，然而應用於接腳減少延伸附加單元介面間的傳輸媒介，直接連接纜線(Direct Attach Cable；DAC)，因價格的因素，使網路系統的硬體建置成本大幅提升。因此，高資料傳輸速度將難以與低成本共存。
因此，如何設計一個新的高速傳輸介面電路及其設計 方法，以使傳輸介面電路兼具高資料傳輸速度與低成本的優點，乃為此一業界亟待解決的問題。
因此，本揭示內容之一態樣是在提供一種高速傳輸介面電路，應用於網路交換器中，高速傳輸介面電路包含：主電路板、連接器以及子電路板。主電路板包含：傳輸埠介面模組以及第一走線。傳輸埠介面模組包含接腳減少延伸附加單元介面(Reduced Pin eXtended Attachment Unit Interface；RXAUI)。第一走線之第一阻抗為100歐姆±10%。連接器透過第一走線與主電路板連接，其中連接器至少於3.125GHz的工作頻率下之插入損耗之範圍係小於或等於0.2dB，且大於0dB。子電路板包含：高解析度多媒體介面(High Definition Multimedia Interface；HDMI)模組以及第二走線。高解析度多媒體介面模組俾藉由高解析度多媒體介面訊號線與外部網路裝置連接。第二走線用以連接連接器以及高解析度多媒體介面模組，其中第二走線之第二阻抗為100歐姆±10%。其中傳輸埠介面模組藉由第一走線，透過連接器、子電路板之第二走線及高解析度多媒體介面模組與外部網路裝置輸出輸出資料及接收輸入資料。
依據本揭示內容一實施例，其中第一走線之第一長度之範圍係小於或等於2英吋(inch)，且大於或等於0.01英吋，第一走線之第一線寬之範圍係小於或等於100密爾(mil)，且大於等於4密爾。第一走線之第一阻抗為100 歐姆±10%。
依據本揭示內容另一實施例，其中第二走線之第二長度之範圍係小於或等於6英吋，且大於或等於0.01英吋，第二走線之第二線寬之範圍係小於或等於100密爾(mil)，且大於等於10密爾。第二走線之第二阻抗為100歐姆±10%。
依據本揭示內容又一實施例，其中連接器至少於3.125GHz的工作頻率下之插入損耗之範圍係小於或等於0.2dB，且大於0dB。
依據本揭示內容再一實施例，其中主電路板之主電路板材料衰減係數(loss tangent)之範圍係小於或等於0.015，且大於或等於0.001，子電路板之子電路板材料衰減係數之範圍係小於或等於0.01，且大於或等於0.001。
依據本揭示內容更具有之一實施例，其中高解析度多媒體介面訊號線至少於3.125GHz的工作頻率下之插入損耗之範圍係小於或等於5.5dB，且大於0dB。
本揭示內容之另一態樣是在提供一種高速傳輸介面電路設計方法，應用於網路交換器，高速傳輸介面電路設計方法包含：提供主電路板；形成傳輸埠介面模組於主電路板上，其中傳輸埠介面模組更包含接腳減少延伸附加單元介面；形成第一走線於主電路板上，以與傳輸埠介面模組相連接，其中第一走線之第一阻抗為100歐姆±10%；提供子電路板；形成高解析度多媒體介面模組於子電路板上，以使高解析度多媒體介面模組藉由高解析度多媒體介面訊號線與外部網路裝置連接；形成第二走線於子電路板上， 以與高解析度多媒體介面模組相連接，其中第二走線之第二阻抗為100歐姆±10%；以及形成連接器，以連接第一走線以及第二走線，其中連接器至少於3.125GHz的工作頻率下之插入損耗之範圍係小於或等於0.2dB，且大於0dB。
依據本揭示內容一實施例，其中第一走線之第一長度之範圍係小於或等於2英吋，且大於或等於0.01英吋，第一走線之第一線寬之範圍係小於或等於100密爾，且大於等於4密爾。
依據本揭示內容另一實施例，其中第二走線之第二長度之範圍係小於或等於6英吋，且大於或等於0.01英吋，第二走線之第二線寬之範圍係小於或等於100密爾，且大於等於10密爾。
依據本揭示內容又一實施例，其中主電路板之主電路板材料衰減係數之範圍係小於或等於0.015，且大於或等於0.001，子電路板之子電路板材料衰減係數之範圍係小於或等於0.01，且大於或等於0.001。
依據本揭示內容更具有之一實施例，其中高解析度多媒體介面訊號線至少於3.125GHz的工作頻率下之插入損耗之範圍係小於或等於5.5dB，且大於0dB。
應用本揭示內容之優點係在於藉由高速傳輸介面電路之設計，可使高解析度多媒體介面模組及高解析度多媒體介面訊號線應用於包含接腳減少延伸附加單元介面之傳輸埠介面模組，而輕易地達到上述之目的。
請參照第1圖。第1圖為本揭示內容一實施例中，一種高速傳輸介面電路1之方塊圖。高速傳輸介面電路1可應用於網路交換器(未繪示)中。網路交換器為主機間傳送封包的中繼裝置，以將自一主機產生的封包轉發至其他主機中。
高速傳輸介面電路1包含：主電路板10、連接器12以及子電路板14。
主電路板10包含：傳輸埠介面模組100以及第一走線102。於一實施例中，主電路板10上的各元件的材料衰減係數(loss tangent)之範圍係小於或等於0.015，且大於或等於0.001。
於本實施例中，主電路板10上的傳輸埠介面模組100為一個媒體存取控制模組(Media Access Control；MAC)，並包含接腳減少延伸附加單元介面(Reduced Pin eXtended Attachment Unit Interface；RXAUI)。
連接器12用以提供將主電路板10及子電路板14相連接的介面。於一實施例中，連接器12可由包含金手指之連接模組及相應之插槽(未繪示)實現，並分別設置於主電路板10及子電路板14上。於一實施例中，連接器12至少於3.125GHz的工作頻率下之插入損耗之範圍係小於或等於0.2dB，且大於0dB。
第一走線102連接連接器12與主電路板10。於一實施例中，第一走線102之第一長度之範圍係小於或等於2英吋(inch)，且大於或等於0.01英吋，第一走線102之第一線寬之範圍係小於或等於100密爾(mil)，且大於等於4 密爾。第一走線102之第一阻抗為100歐姆±10%。
子電路板14包含：高解析度多媒體介面(High Definition Multimedia Interface；HDMI)模組140(於第1圖以HDMI標識)以及第二走線142。於一實施例中，子電路板14上各元件的材料衰減係數之範圍係小於或等於0.01，且大於或等於0.001。於一實施例中，子電路板14上各元件的材料衰減係數可小於主電路板10上的各元件的材料衰減係數。由於子電路板14上的模組主要是用以直接與外部的網路裝置進行溝通，因此可用抗衰減、抗干擾特性較佳，通常成本亦較高的材料實現，以使資料的輸入及輸出不致於受到干擾。而主電路板10則可用抗衰減、抗干擾特性稍弱，但成本較為低廉的材料實現，以使整體高速傳輸介面電路1的成本下降。
於本實施例中，子電路板10上的高解析度多媒體介面模組140藉由高解析度多媒體介面訊號線144與外部網路裝置16連接。於本實施例中，高解析度多媒體介面訊號線144至少於3.125GHz的工作頻率下之插入損耗之範圍係小於或等於5.5dB，且大於0dB。
第二走線142用以連接連接器12以及高解析度多媒體介面模組140。於一實施例中，第二走線142之第二長度之範圍係小於或等於6英吋，且大於或等於0.01英吋，第二走線142之第二線寬之範圍係小於或等於100密爾，且大於等於10密爾。第二走線142之第二阻抗為100歐姆±10%。
主電路板10的傳輸埠介面模組100可因此藉由第一走 線102，透過連接器12、子電路板14之第二走線142及高解析度多媒體介面模組140與外部網路裝置16輸出輸出資料及接收輸入資料。於一實施例中，外部網路裝置16可為另一個高速傳輸介面電路，並可包含如第1圖中的各元件。
於一實施例中，主電路板10上以媒體存取控制模組實現的傳輸埠介面模組100可具有特定範圍的插入損耗容忍度。請參照第2A圖及第2B圖。第2A圖及第2B圖分別為本揭示內容一實施例中，傳輸埠介面模組100至少可以容忍的插入損耗(單位：dB)以及頻率(單位：MHz)的關係示意圖與表格。各頻段與對應的插入損耗容忍度間可有一近似線性的關係。舉例來說，如以媒體存取控制模組實現的傳輸埠介面模組100所採用的晶片為Marvell 98DX4101，則其插入損耗容忍度及頻率的關係如下所示：插入損耗=-4.592x頻率-3.01；0.625≦頻率(GHz)≦1.250；插入損耗=-4.176x頻率-3.53；1.250≦頻率(GHz)≦1.875；插入損耗=-4.112x頻率-3.65；1.875≦頻率(GHz)≦2.500；插入損耗=-4.272x頻率-3.25；2.500≦頻率(GHz)≦3.125；插入損耗=-4.256 x頻率-3.30；3.125≦頻率(GHz)≦3.750；插入損耗=-4.352x頻率-2.94；3.750≦頻率(GHz)≦5.000。
第3A圖及第3B圖分別為本揭示內容一實施例中，傳輸埠介面模組100至多可以容忍的插入損耗(單位：dB)以及頻率(單位：MHz)的關係示意圖與表格。類似地，各頻段與對應的插入損耗容忍度間可有一近似線性的關係。舉例來說，如以媒體存取控制模組實現的傳輸埠介面模組100所採用的晶片為Marvell 98DX4101，則其插入損耗容忍度及頻率的關係如下所示：插入損耗=-4.592 x頻率-18.01；0.625≦頻率(GHz)≦1.250；插入損耗=-4.176 x頻率-18.53；1.250≦頻率(GHz)≦1.875；插入損耗=-4.112 x頻率-18.65；1.875≦頻率(GHz)≦2.500；插入損耗=-4.272 x頻率-18.25；2.500≦頻率(GHz)≦3.125；插入損耗=-4.256 x頻率-18.30；3.125≦頻率(GHz)≦3.750；插入損耗=-4.352 x頻率-17.94；3.750≦頻率(GHz)≦5.000。
在經由上述的設計方式後，高速傳輸介面電路1將可應用成本較低的高解析度多媒體介面的模組及訊號線進行資料的傳輸，並克服其在3.125GHz的頻率下訊號容易衰減的缺點，達到高速度與低成本的傳輸目標。
請參照第4圖。第4圖為本揭示內容一實施例中，一種高速傳輸介面電路設計方法400之流程圖。高速傳輸介 面電路設計方法400可應用於如第1圖所示之高速傳輸介面電路1中，高速傳輸介面電路設計方法400包含下列步驟：於步驟401，提供主電路板10。
於步驟402，形成傳輸埠介面模組100於主電路板上10，其中傳輸埠介面模組100更包含接腳減少延伸附加單元介面。於一實施例中，主電路板10之主電路板材料衰減係數之範圍係小於或等於0.015，且大於或等於0.001。
於步驟403，形成第一走線102於主電路板10上，以與傳輸埠介面模組100相連接，其中第一走線102之第一阻抗為100歐姆±10%。且於一實施例中，第一走線102之第一長度之範圍係小於或等於2英吋，且大於或等於0.01英吋，第一走線102之第一線寬之範圍係小於或等於100密爾，且大於等於4密爾。
於步驟404，提供子電路板14。
於步驟405，形成高解析度多媒體介面模組140於子電路板14上，以使高解析度多媒體介面模組140藉由高解析度多媒體介面訊號線144與外部網路裝置16連接。於一實施例中，子電路板14之子電路板材料衰減係數之範圍係小於或等於0.01，且大於或等於0.001。並且，高解析度多媒體介面訊號線144至少於3.125GHz的工作頻率下之插入損耗之範圍係小於或等於5.5dB，且大於0dB。
於步驟406，形成第二走線142於子電路板14上，以與高解析度多媒體介面模組140相連接，其中第二走線142之第二阻抗為100歐姆±10%。且於一實施例中，第二走線 142之第二長度之範圍係小於或等於6英吋，且大於或等於0.01英吋，第二走線142之第二線寬之範圍係小於或等於100密爾，且大於等於10密爾。
於步驟407，形成連接器12，以連接第一走線102以及第二走線142，其中連接器12至少於3.125GHz的工作頻率下之插入損耗之範圍係小於或等於0.2dB，且大於0dB。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧高速傳輸介面電路
10‧‧‧主電路板
100‧‧‧傳輸埠介面模組
102‧‧‧第一走線
11‧‧‧輸出資料
12‧‧‧連接器
13‧‧‧輸入資料
14‧‧‧子電路板
140‧‧‧高解析度多媒體介面模組
142‧‧‧第二走線
144‧‧‧高解析度多媒體介面訊號線
16‧‧‧外部網路裝置
400‧‧‧高速傳輸介面電路設計方法
401-407‧‧‧步驟
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為本揭示內容一實施例中，一種高速傳輸介面電路之方塊圖；第2A圖及第2B圖分別為本揭示內容一實施例中，傳輸埠介面模組至少可以容忍的插入損耗以及頻率的關係示意圖與表格；第3A圖及第3B圖分別為本揭示內容一實施例中，傳輸埠介面模組至多可以容忍的插入損耗以及頻率的關係示意圖與表格；以及第4圖為本揭示內容一實施例中，一種高速傳輸介面 電路設計方法之流程圖。
1‧‧‧高速傳輸介面電路
10‧‧‧主電路板
100‧‧‧傳輸埠介面模組
102‧‧‧第一走線
11‧‧‧輸出資料
12‧‧‧連接器
13‧‧‧輸入資料
14‧‧‧子電路板
140‧‧‧高解析度多媒體介面模組
142‧‧‧第二走線
144‧‧‧高解析度多媒體介面訊號線
16‧‧‧外部網路裝置

Claims (10)

  1. 一種高速傳輸介面電路，應用於一網路交換器中，該高速傳輸介面電路包含：一主電路板，包含：一傳輸埠介面模組，更包含一接腳減少延伸附加單元介面(Reduced Pin eXtended Attachment Unit Interface；RXAUI)；以及一第一走線，其中該第一走線之一第一阻抗為100歐姆±10%；一連接器，透過該第一走線與該主電路板連接，其中該連接器至少於3.125GHz的工作頻率下之一插入損耗之範圍係小於或等於0.2dB，且大於0dB；以及一子電路板，包含：一高解析度多媒體介面(High Definition Multimedia Interface；HDMI)模組，俾藉由一高解析度多媒體介面訊號線與一外部網路裝置連接；以及一第二走線，用以連接該連接器以及該高解析度多媒體介面模組，其中該第二走線之一第二阻抗為100歐姆±10%；其中該傳輸埠介面模組藉由該第一走線，透過該連接器、該子電路板之該第二走線及該高解析度多媒體介面模組與該外部網路裝置輸出一輸出資料及接收一輸入資料。
  2. 如請求項1所述之高速傳輸介面電路，其中該第一走線之一第一長度之範圍係小於或等於2英吋(inch)， 且大於或等於0.01英吋，該第一走線之一第一線寬之範圍係小於或等於100密爾(mil)，且大於等於4密爾。
  3. 如請求項1所述之高速傳輸介面電路，其中該第二走線之一第二長度之範圍係小於或等於6英吋，且大於或等於0.01英吋，該第二走線之一第二線寬之範圍係小於或等於100密爾，且大於等於10密爾。
  4. 如請求項1所述之高速傳輸介面電路，其中該主電路板之一主電路板材料衰減係數(loss tangent)之範圍係小於或等於0.015，且大於或等於0.001，該子電路板之一子電路板材料衰減係數之範圍係小於或等於0.01，且大於或等於0.001。
  5. 如請求項1所述之高速傳輸介面電路，其中該高解析度多媒體介面訊號線至少於3.125GHz的工作頻率下之一插入損耗之範圍係小於或等於5.5dB，且大於0dB。
  6. 一種高速傳輸介面電路設計方法，應用於一網路交換器中，該高速傳輸運作介面電路設計方法包含：提供一主電路板；形成一傳輸埠介面模組於該主電路板上，其中該傳輸埠介面模組更包含一接腳減少延伸附加單元介面；形成一第一走線於該主電路板上，以與該傳輸埠介面模組相連接，其中該第一走線之一第一阻抗為100歐姆± 10%；提供一子電路板；形成一高解析度多媒體介面模組於該子電路板上，以使該高解析度多媒體介面模組藉由一高解析度多媒體介面訊號線與一外部網路裝置連接；形成一第二走線於該子電路板上，以與該高解析度多媒體介面模組相連接，其中該第二走線之一第二阻抗為100歐姆±10%；以及形成一連接器，以連接該第一走線以及該第二走線，其中該連接器至少於3.125GHz的工作頻率下之一插入損耗之範圍係小於或等於0.2dB，且大於0dB。
  7. 如請求項6所述之高速傳輸介面電路設計方法，其中該第一走線之一第一長度之範圍係小於或等於2英吋，且大於或等於0.01英吋，該第一走線之一第一線寬之範圍係小於或等於100密爾，且大於等於4密爾。
  8. 如請求項6所述之高速傳輸介面電路設計方法，其中該第二走線之一第二長度之範圍係小於或等於6英吋，且大於或等於0.01英吋，該第二走線之一第二線寬之範圍係小於或等於100密爾，且大於等於10密爾。
  9. 如請求項6所述之高速傳輸介面電路設計方法，其中該主電路板之一主電路板材料衰減係數之範圍係小於或等於0.015，且大於或等於0.001，該子電路板之一子電 路板材料衰減係數之範圍係小於或等於0.01，且大於或等於0.001。
  10. 如請求項6所述之高速傳輸介面電路設計方法，其中該高解析度多媒體介面訊號線至少於3.125GHz的工作頻率下之一插入損耗之範圍係小於或等於5.5dB，且大於0dB。
TW101135996A 2012-09-28 2012-09-28 高速傳輸介面電路及其設計方法 TW201414103A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101135996A TW201414103A (zh) 2012-09-28 2012-09-28 高速傳輸介面電路及其設計方法
CN201210551792.2A CN103716259B (zh) 2012-09-28 2012-12-18 高速传输接口电路及其设计方法
US13/900,545 US9330044B2 (en) 2012-09-28 2013-05-23 High-speed data transmission interface circuit and design method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101135996A TW201414103A (zh) 2012-09-28 2012-09-28 高速傳輸介面電路及其設計方法

Publications (1)

Publication Number Publication Date
TW201414103A true TW201414103A (zh) 2014-04-01

Family

ID=50386333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135996A TW201414103A (zh) 2012-09-28 2012-09-28 高速傳輸介面電路及其設計方法

Country Status (3)

Country Link
US (1) US9330044B2 (zh)
CN (1) CN103716259B (zh)
TW (1) TW201414103A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108012100A (zh) * 2017-11-28 2018-05-08 晶晨半导体(上海)股份有限公司 一种改善接口信号的上升沿的方法
CN109274452B (zh) * 2018-08-28 2020-02-18 宁波艾柏瑞信息技术有限公司 一种高速运算分析装置
TWI721791B (zh) * 2020-02-21 2021-03-11 緯穎科技服務股份有限公司 電子裝置
US11481351B2 (en) * 2020-10-22 2022-10-25 Morphix, Inc. Pin connection protocol updating

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323672B1 (en) * 1997-06-25 2001-11-27 Sun Microsystems, Inc. Apparatus for reducing reflections when using dynamic termination logic signaling
JP4479776B2 (ja) * 2007-10-05 2010-06-09 ソニー株式会社 表示装置および送信装置
JP5339573B2 (ja) * 2007-11-15 2013-11-13 ソニー エスパナ，エス．エー． 表示装置、表示装置における番組情報表示方法、受信装置および受信装置における信号送信方法
US7855614B2 (en) * 2008-05-16 2010-12-21 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Integrated circuit transmission lines, methods for designing integrated circuits using the same and methods to improve return loss
CN101710865A (zh) * 2009-12-23 2010-05-19 中兴通讯股份有限公司 一种网络设备中主备快速倒换的方法和装置
JP5515919B2 (ja) * 2010-02-12 2014-06-11 ソニー株式会社 電子機器および接続外部機器のデジタルインタフェース判別方法
CN101860485B (zh) * 2010-06-02 2012-04-11 上海融亿信息技术有限公司 一种网络报文过滤引擎芯片
US20120286588A1 (en) * 2011-05-11 2012-11-15 Nxp B.V. Mems switching circuit
CN102347904B (zh) * 2011-10-21 2015-07-22 杭州华三通信技术有限公司 路由设备及其主卡以及用于该主卡适配接口卡的方法

Also Published As

Publication number Publication date
CN103716259A (zh) 2014-04-09
US9330044B2 (en) 2016-05-03
US20140095756A1 (en) 2014-04-03
CN103716259B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
US20120033369A1 (en) Motherboard with universal series bus connector
US8898365B2 (en) Micro-link high-bandwidth chip-to-chip bus
US10665975B2 (en) Connector and communications device
KR20120011430A (ko) 무선 통신 장치를 위한 유에스비 연결장치
TW201414103A (zh) 高速傳輸介面電路及其設計方法
US20160179733A1 (en) Two-part electrical connector
CN107454816A (zh) 一种降低前置vga线缆干扰的线路系统
CN102751639B (zh) PCIe电气信号传输线缆
CN104994040B (zh) 一种以太网交换机及其应用的端口复用方法
CN107799946A (zh) 一种用于外接rj45网口的连接结构及连接方法
CN204258285U (zh) 网络信号处理电路的防雷击装置
US8456457B2 (en) Printed circuit board
CN109542819A (zh) 一种服务器前置io端口及改善emc性能的实现方法
US20150062856A1 (en) Connection port configuring method and combined circuit board module mounted with multiple connection ports
CN111770626A (zh) 高速信号链路
CN214205970U (zh) 一种优化高速背板传输性能的pcb结构
CN210725503U (zh) 高速信号的pcb组件及包含该组件的电子设备
CN205583104U (zh) 四工器
US12137518B2 (en) Resetting different pair skew of printed circuit board traces
CN212933365U (zh) 主板结构、计算机主机以及计算机
US12207391B2 (en) Hatching ground under a pad in a printed circuit board
CN210297683U (zh) 一种基于cpci架构的短波板卡式接收机
CN105939570B (zh) 印刷电路板pcb和终端
CN116775528A (zh) 互联装置及终端设备
KR200445733Y1 (ko) 고속 디지털 송신 신호 라인