TW201407689A - 高壓空乏型金屬氧化物半導體元件之製造方法 - Google Patents

Abstract

本發明提出一種高壓空乏型金屬氧化物半導體元件之製造方法，包含：提供基板，並於基板中形成第一導電型井區及絕緣結構以定義元件區；於元件區中分別定義漂移區與臨界電壓調整區，並分別植入第二導電型雜質，以形成漂移區與臨界電壓調整區；於該元件區中形成一閘極；以及形成源極與汲極於閘極不同側之元件區中。其中，於定義臨界電壓調整區步驟中，利用光阻形成遮罩，以遮蔽部分漂移區，而於臨界電壓調整區中定義遮蔽區，使得植入第二導電型雜質以形成臨界電壓調整區時，遮蔽區相較於其他部分之臨界電壓調整區具有較低的第二導電型雜質濃度。

Description

高壓空乏型金屬氧化物半導體元件之製造方法

本發明係有關一種高壓空乏型(depletion type)金屬氧化物半導體元件(metal oxide semiconductor,MOS)之製造方法，特別是指一種具有較高崩潰防護電壓之高壓空乏型金屬氧化物半導體元件之製造方法。

第1圖顯示先前技術之高壓空乏型雙擴散汲極金屬氧化物半導體(double diffused drain metal oxide semiconductor,DDDMOS)元件剖視圖，如第1圖所示，於P型矽基板1中形成P型井區11，以及絕緣結構12以定義元件區100，絕緣結構12例如為區域氧化(local oxidation of silicon,LOCOS)結構。於元件區100中，形成閘極13、漂移區14、源極15a、汲極15、本體極16、臨界電壓調整區17。其中，P型井區11可為基板1本身，而漂移區14、源極15a、汲極15、臨界電壓調整區17係由微影技術定義各區域，並分別以離子植入技術，將N型雜質，以加速離子的形式，植入定義的區域內；本體極16亦由微影技術定義區域，並以離子植入技術，將P型雜質，以加速離子的形式，植入定義的區域內。其中，源極15a與汲極15分別位於閘極13兩側下方，漂移區14位於汲極側且部分位於閘極13下方，臨界電壓調整區17部分位於閘極13下方，以使原來為加強型MOS元件調整其臨界電壓，使其成為空乏型MOS元件，而源極15a與本體極16之間，以絕緣結構12隔開。由於臨界電壓調整區17所摻雜之雜質，與漂移區14相同，皆為N型，因此，當此空乏型金 屬氧化物半導體元件操作時，相較於加強型金屬氧化物半導體元件，更容易發生崩潰，尤其是在第1圖中，圓形虛線所標示之範圍，也就是在靠近汲極之閘極邊緣下方，較容易發生能帶-能帶(band-to-band)崩潰，而降低了崩潰電壓，限制元件的應用範圍。

第2圖顯示先前技術之高壓空乏型橫向擴散金屬氧化物半導體(lateral diffused metal oxide semiconductor,LDMOS)元件剖視圖，與第1圖之先前技術相較，第2圖所顯示之高壓空乏型LDMOS元件另具有本體區18，且其閘極13有一部分位於絕緣結構12上。同樣地，本圖所顯示之高壓空乏型LDMOS元件於圖中圓形虛線所標示之範圍，亦有與前述高壓空乏型DDDMOS元件相同的問題，也就是較容易發生能帶-能帶(band-to-band)崩潰，而降低了崩潰電壓，限制元件的應用範圍。

以往解決以上問題的方法，是著眼於調整漂移區14、源極15a、汲極15、或臨界電壓調整區17的植入濃度或擴散範圍，但並不能有效解決問題。此因，電路中並不會單獨只有高壓空乏型金屬氧化物半導體元件，而通常包含加強型金屬氧化物半導體元件。製程上，是先以相同的植入參數製作加強型和空乏型元件的漂移區14、源極15a、與汲極15，之後再植入空乏型元件的臨界電壓調整區17，以將該元件由加強型元件轉變為空乏型元件。換言之，電路中的加強型和空乏型元件，其漂移區14、源極15a、與汲極15之參數是共用的，如果調整空乏型元件的參數，將影響加強型元件的效能。所以，就製作空乏型元件而言，唯一能夠調整的是臨界電壓調 整區17的植入參數，但臨界電壓調整區17的濃度勢必不能太低，否則無法將加強型元件轉變為空乏型元件。因此，在以上限制下，先前技術無法前述解決能帶-能帶崩潰的問題。

有鑑於此，本發明即針對上述先前技術之不足，提出一種高壓空乏型金屬氧化物半導體元件之製造方法，可提高元件操作之崩潰電壓，增加元件的應用範圍。

本發明目的在提供一種高壓空乏型金屬氧化物半導體元件之製造方法。

為達上述之目的，本發明提供了一種高壓空乏型金屬氧化物半導體元件之製造方法，包含：提供一基板，該基板具有一上表面，並於該基板中形成第一導電型井區以及一絕緣結構以定義元件區；於該元件區中分別定義一漂移區與一臨界電壓調整區，並分別植入第二導電型雜質，以於該上表面下形成該漂移區與該臨界電壓調整區；於該元件區中形成一閘極，其位於該上表面上，且部分該漂移區與部分該臨界電壓調整區位於該閘極下方；以及形成一源極與一汲極於該閘極不同側之該上表面下方元件區中，且該汲極與該閘極間由該漂移區隔開，由上視圖視之，該源極與汲極分別連接於該臨界電壓調整區兩側；其中，於定義該臨界電壓調整區步驟中，利用光阻形成一遮罩，以遮蔽部分漂移區，而於該臨界電壓調整區中定義一遮蔽區，使得植入第二導電型雜質以形成該臨界電壓調整區時，該遮蔽區相較於其他部分之臨界電壓調整區具有較低的第二導電型雜質濃度。

在其中一種實施型態中，該第一導電型為P型，且第二 導電型為N型。而在另一種實施型態中，該第一導電型為N型，且第二導電型為P型。

在其中一種實施型態中，該絕緣結構可為一區域氧化結構或一淺溝槽絕緣(shallow trench isolation,STI)結構。

上述空乏型金屬氧化物半導體元件之製造方法中，該崩潰防護區之定義，可由一專屬之光罩定義。

在其中一種實施型態中，該高壓空乏型金屬氧化物半導體元件為一雙擴散汲極金屬氧化物半導體(double diffused drain metal oxide semiconductor,DDDMOS)元件或一橫向擴散金屬氧化物半導體(lateral diffused metal oxide semiconductor,LDMOS)元件。

底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。

請參閱第3A-3D之剖視流程圖，顯示本發明的第一個實施例，本實施例顯示一種高壓空乏型雙擴散汲極金屬氧化物半導體元件10之製造方法。如第3A圖所示，首先提供一基板1，例如但不限於為P型或N型矽基板，接著於基板1中形成第一導電型井區11與絕緣結構12，以定義元件區100，如本圖所示，元件區100定義於絕緣結構12之間，絕緣結構12可以為區域氧化(LOCOS)或淺溝槽絕緣(STI)製程技術所形成，在本實施例中，絕緣結構12例如為LOCOS 結構。另外，第一導電型井區11可為但不限於基板1本身，亦可由微影技術所定義，並由離子植入技術將第一導電型雜質摻雜至所定義之區域形成。接下來，如第3B圖所示，於元件區100中形成漂移區14，係由微影技術所定義，並以離子植入技術，將第二導電型雜質，例如但不限於為N型雜質，以加速離子的形式，如圖中虛線箭號所示意，植入定義的區域內。

接下來，如第3C圖所示，與先前技術不同的是，本實施例形成臨界電壓調整區17時，利用光阻形成遮罩17a，以遮蔽部分漂移區14，而於臨界電壓調整區17中定義遮蔽區17b，再如第3C圖中虛線箭號所示意，以離子植入技術，將第二導電型雜質，例如但不限於為N型雜質，使得形成臨界電壓調整區17時，遮蔽區17b相較於其他部分之臨界電壓調整區17具有較低的第二導電型雜質濃度。其中，遮罩17a的目的是降低第二導電型雜質在部分區域中的濃度，只要能達到此目的，其佈局圖案不侷限必須為第3C圖所示呈單一塊體、而可為任意其他佈局圖案，從上視圖視之例如亦可為多點陣列、複數條狀、中空環狀、或其他規則或不規則形狀等。

再接下來，如第3D圖所示，於元件區100中形成閘極13，以及源極15a、汲極15、與本體極16，即完成了高壓空乏型雙擴散汲極金屬氧化物半導體元件10；其中，閘極13的形成方式與材質有各種作法，為本技術者所熟知，因非本案重點，故不予贅述。其中，由上視圖(未示出)視之，源極15a與汲極15分別位於臨界電壓調整區17兩側上表面11a下方之元件區100中，且汲極15與閘極13間由漂移區14隔開，由 上視圖(未示出)視之，源極15a與汲極15分別連接於臨界電壓調整區17兩側。此外，本體極16亦由微影技術定義區域，並以離子植入技術，將第一導電型雜質，例如但不限於為P型雜質，以加速離子的形式，植入定義的區域內。

第4圖顯示本發明的另一個實施例，本實施例顯示本發明應用於高壓空乏型橫向擴散金屬氧化物半導體元件20之剖面圖，其製造方式與第一實施例類似，於本實施例中，高壓空乏型橫向擴散金屬氧化物半導體元件20包含基板2、井區21、絕緣結構22、閘極23、漂移區24、源極25a、汲極25、本體極26、臨界電壓調整區27、與本體區28。其中，於定義該臨界電壓調整區步驟中，與第一個實施例相同，利用光阻形成遮罩，以遮蔽部分漂移區24，而於臨界電壓調整區27中定義遮蔽區27b，使得植入第二導電型雜質以形成臨界電壓調整區27時，遮蔽區27b相較於其他部分之臨界電壓調整區27具有較低的第二導電型雜質濃度。

第5A-5B圖顯示先前技術與應用本發明之實施例中，由源極至汲極的橫向總和第二導電型雜質濃度示意圖。比較如第5A圖所示之先前技術與第5B圖所示之本發明實施例，可以看出，在本發明實施例中，由圓形虛線所標示之遮蔽區，其總和第二導電型雜質濃度較低。

第5C-5D圖顯示先前技術與應用本發明之實施例中，由源極至汲極的橫向臨界電壓調整步驟所植入之第二導電型雜質濃度示意圖。比較如第5C圖所示之先前技術與第5D圖所示之本發明實施例，可以看出，在本發明實施例中，由圓形虛線所標示之遮蔽區，其臨界電壓調整步驟所植入之第二導電型雜質濃度較低。

第6圖顯示先前技術與應用本發明之實施例中，高壓空乏型金屬氧化物半導體元件於不導通的狀況下，汲極漏電流對應汲極電壓的特性曲線示意圖。比較先前技術與本發明實施例之汲極漏電流特性曲線圖，可以看出本發明優於先前技術之處，應用本發明之實施例於元件不導通時之汲極漏電流明顯低於先前技術，亦可推算出應用本發明之高壓空乏型金屬氧化物半導體元件具有較高的不導通崩潰防護電壓。

以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如深井區等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術。本發明的範圍應涵蓋上述及其他所有等效變化。

1,2‧‧‧基板

10,20‧‧‧高壓空乏型金屬氧化物半導體元件

11,21‧‧‧第一導電型井區

11a‧‧‧上表面

12,22‧‧‧絕緣結構

13,23‧‧‧閘極

14,24‧‧‧漂移區

15,25‧‧‧汲極

15a,25a‧‧‧源極

16,26‧‧‧本體極

17,27‧‧‧臨界電壓調整區

17a‧‧‧遮罩

17b,27b‧‧‧遮蔽區

18,28‧‧‧本體區

100‧‧‧元件區

第1圖顯示先前技術之高壓雙擴散汲極金屬氧化物半導體元件剖視圖。

第2圖顯示先前技術之高壓橫向擴散元件剖視圖。

第3A-3D之剖視流程圖顯示本發明的第一個實施例。

第4圖顯示本發明的另一個實施例。

第5A-5B圖顯示先前技術與應用本發明之實施例的橫向總和第二導電型雜質濃度示意圖。

第5C-5D圖顯示先前技術與應用本發明之實施例的橫向臨界電壓調整步驟所植入之第二導電型雜質濃度示意圖。

第6圖顯示先前技術與應用本發明之實施例中，汲極漏電流 的特性曲線示意圖。

1‧‧‧基板

10‧‧‧高壓空乏型金屬氧化物半導體元件

11‧‧‧第一導電型井區

11a‧‧‧上表面

12‧‧‧絕緣結構

13‧‧‧閘極

14‧‧‧漂移區

15‧‧‧汲極

15a‧‧‧源極

16‧‧‧本體極

17‧‧‧臨界電壓調整區

17b‧‧‧遮蔽區

100‧‧‧元件區

Claims (7)

1. 一種高壓空乏型金屬氧化物半導體元件之製造方法，包含：提供一基板，該基板具有一上表面，並於該基板中形成第一導電型井區以及一絕緣結構以定義元件區；於該元件區中分別定義一漂移區與一臨界電壓調整區，並分別植入第二導電型雜質，以於該上表面下形成該漂移區與該臨界電壓調整區；於該元件區中形成一閘極，其位於該上表面上，且部分該漂移區與部分該臨界電壓調整區位於該閘極下方；以及形成一源極與一汲極於該閘極不同側之該上表面下方元件區中，且該汲極與該閘極間由該漂移區隔開，由上視圖視之，該源極與汲極分別連接於該臨界電壓調整區兩側；其中，於定義該臨界電壓調整區步驟中，利用光阻形成一遮罩，以遮蔽部分漂移區，而於該臨界電壓調整區中定義一遮蔽區，使得植入第二導電型雜質以形成該臨界電壓調整區時，該遮蔽區相較於其他部分之臨界電壓調整區具有較低的第二導電型雜質濃度。
2. 如申請專利範圍第1項所述之高壓空乏型金屬氧化物半導體元件之製造方法，其中部分該遮蔽區位於閘極下方。
3. 如申請專利範圍第1項所述之高壓空乏型金屬氧化物半導體元件之製造方法，其中該第一導電型為P型，且第二導電型為N型。
4. 如申請專利範圍第1項所述之高壓空乏型金屬氧化物半導體元件之製造方法，其中該第一導電型為N型，且第二導電型為P型。
5. 如申請專利範圍第1項所述之高壓空乏型金屬氧化物半導 體元件之製造方法，其中該絕緣結構可為一區域氧化結構或一淺溝槽絕緣結構。
6. 如申請專利範圍第1項所述之高壓空乏型金屬氧化物半導體元件之製造方法，其中該遮蔽區之定義，可由一專屬之光罩定義。
7. 如申請專利範圍第1項所述之高壓空乏型金屬氧化物半導體元件之製造方法，其中該空乏型金屬氧化物半導體元件為一雙擴散汲極金屬氧化物半導體(double diffused drain metal oxide semiconductor,DDDMOS)元件或一橫向擴散金屬氧化物半導體(lateral diffused metal oxide semiconductor,LDMOS)元件。