[go: up one dir, main page]

TW201330275A - 薄膜電晶體以及薄膜電晶體之製造方法 - Google Patents

薄膜電晶體以及薄膜電晶體之製造方法 Download PDF

Info

Publication number
TW201330275A
TW201330275A TW101142733A TW101142733A TW201330275A TW 201330275 A TW201330275 A TW 201330275A TW 101142733 A TW101142733 A TW 101142733A TW 101142733 A TW101142733 A TW 101142733A TW 201330275 A TW201330275 A TW 201330275A
Authority
TW
Taiwan
Prior art keywords
precursor
oxide
thin film
layer
film transistor
Prior art date
Application number
TW101142733A
Other languages
English (en)
Inventor
Tatsuya Shimoda
Takaaki Miyasako
Original Assignee
Japan Science & Tech Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science & Tech Agency filed Critical Japan Science & Tech Agency
Publication of TW201330275A publication Critical patent/TW201330275A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

[課題]實現氧化物適用於通道以及閘極絕緣層之薄膜電晶體之高性能化、或是此種薄膜電晶體之製造程序的簡潔化與節能化。[解決手段]本發明之一薄膜電晶體100，係於問極電極220與通道40之間具備有堆疊氧化物30，其具有：第1氧化物(可含有不可避免之雜質)之層32，係相接於閘極電極20，為由鉍(Bi)與鈮(Nb)所構成；以及，第2氧化物(可含有不可避免之雜質)之層34，係相接於通道40，為選自由鑭(La)與鉭(Ta)所構成之氧化物、由鑭(La)與鋯(Zr)所構成之氧化物、以及由鍶(Sr)與鉭(Ta)所構成之氧化物之群中1種；通道40為由銦(In)與鋅(Zn)所構成之通道用氧化物(可含有不可避免之雜質)。

Description

薄膜電晶體以及薄膜電晶體之製造方法
本發明係關於一種薄膜電晶體以及薄膜電晶體之製造方法。
以往，已揭示有一種目的在於以低驅動電壓來高速地開關，而採用強介電體材料(例如BLT(Bi4-XLaXTi3O12)、PZT(Pb(ZrX,Ti1-X)O3))來作為閘極絕緣層之薄膜電晶體。另一方面，亦揭示有一種目的在於提高載體濃度，而採用氧化物導電性材料(例如銦錫氧化物(ITO)、氧化鋅(ZnO)或LSCO(LaXSr1-XCuO4))來作為通道層之薄膜電晶體(專利文獻1)。
此處，就上述薄膜電晶體的製造方法來看，首先，係藉由電子束蒸鍍法來形成作為閘極電極之Ti及Pt的堆疊膜。再藉由溶膠-凝膠(Sol-Gel)法而於該閘極電極上形成上述BLT或PZT所構成的閘極絕緣層。進一步地，藉由RF濺鍍法而於該閘極絕緣層上形成ITO所構成的通道層。接著，藉由電子束蒸鍍法而於該通道層上形成Ti及Pt，藉以形成源極電極與汲極電極。之後，藉由RIE法及濕蝕刻法(HF與HCl的混合溶液)，則元件區域便會自其他的元件區域分離(專利文獻1)。
先前技術文獻
專利文獻1：日本特開2006-121029號公報
然而，傳統的薄膜電晶體雖存在有幾個藉由複合氧化物來形成閘極絕緣層或通道的例，但能夠實現作為薄膜電晶體的高特性之材料及其適當製造方法的選擇仍不理想。此外，伴隨閘極絕緣膜以及/或是通道分別的高性能化，將此等堆疊時謀求整體性能的提高也為為了達成薄膜電晶體之高性能化待解決之技術課題之一。此外，除了閘極絕緣層以及通道以外，閘極電極、源極電極、或是汲極電極也藉由氧化物來形成之薄膜電晶體的實現上尚留有許多研究開發的空間。
此外，習知技術中，由於真空程序或使用光微影法之程序等需要較長的時間及/或昂貴的設備之程序為一般採行者，因此原物料與製造能源的使用效率非常地差。若採用上述般製造方法的情況，由於為了製造薄膜電晶體而需要較多的處理與較長的時間，因此從工業性乃至量產性的觀點來看並不佳。又，習知技術亦存在有大面積化較為困難之問題。
本發明係藉由解決上述諸問題的至少1個，來實現氧化物至少適用於通道以及閘極絕緣層之薄膜電晶體的高性能化，或此種薄膜電晶體之製造程序的簡潔化與省能源化。其結果，本發明對於工業性乃至量產性優異之薄膜電晶體的提供有很大的貢獻。
本案發明者從許多存在之氧化物當中就能適當發揮閘極絕緣膜或是通道功能之氧化物的選擇與組合進行了努力研究與分析。發現到令人玩味的是，例如即便閘極絕緣層之氧化物性能高的情況下，若其和成為通道之氧化物的配搭性(例如各層間之界面的原子相互擴散程度以及此所造成之界面缺陷密度之差等)不良，則將此等加以堆疊時會有完全無法發揮閘極絕緣層之性能水準的情況、或是完全無法發揮閘極絕緣層或是通道之功能的情況。
但是，本案發明者，經過許多試誤與詳細分析的結果，成功地發現出一種通道層，若將閘極絕緣層與特定氧化物層進行組合而形成特殊的堆疊構造，則該閘極絕緣層之性能可適切地發揮出來。其結果，可實現將該等氧化物適用於通道以及閘極絕緣層之高性能薄膜電晶體。進而，本案發明者也發現到可藉由採用相較於以往可大幅簡化乃至節能化且易於大面積化之程序來製造該等氧化物。此外，當開發出可適用做為薄膜電晶體之閘極電極以及/或是源極電極、汲極電極的氧化物時，其效益更為提高。本發明係基於上述各觀點所創造出來的。
本發明之一薄膜電晶體，係於閘極電極與通道之間具備有堆疊氧化物，該堆疊氧化物具有：第1氧化物(可含有不可避免之雜質)之層，係相接於該閘極電極，為由鉍(Bi)與鈮(Nb)所構成之氧化物、或是由鉍(Bi)與鋅 (Zn)與鈮(Nb)所構成之氧化物；以及，第2氧化物(可含有不可避免之雜質)之層，係相接於該通道，為選自由鑭(La)與鉭(Ta)所構成之氧化物、由鑭(La)與鋯(Zr)所構成之氧化物、以及由鍶(Sr)與鉭(Ta)所構成之氧化物之群中1種。進而，此薄膜電晶體之該通道為通道用氧化物(可含有不可避免之雜質)。
此薄膜電晶體係使得由相接於閘極電極之第1氧化物與相接於通道之第2氧化物之堆疊氧化物具備於閘極電極與通道之間。此處，第1氧化物雖介電係數相對高，但溢漏電流值大、表面平坦性低。另一方面，第2氧化物雖介電係數相對低，但溢漏電流值非常小，表面平坦性優異。進而，依據本案發明者之詳細分析，發現此堆疊氧化物藉由將第1氧化物配置於閘極側、將第2氧化物配置於通道側，可適當發揮出個別的優點。具體而言，第1氧化物此種高電容閘極絕緣物於電晶體特性中有助於汲極電流相對於閘極電壓之陡峭上升、導通電流之增加。再者，第2氧化物之存在有助於低溢漏電流與表面平滑性，從而可降低汲極相對於閘極電壓之關閉電流、增加電場效應遷移度。從而，依據此薄膜電晶體，可實現閘極絕緣層以及通道皆由氧化物所形成之高性能薄膜電晶體。
進而，作為上述薄膜電晶體之其他樣態，閘極電極係選自由鑭(La)與鎳(Ni)所構成之氧化物、由銻(Sb)與錫(Sn)所構成之氧化物、以及由銦(In)與錫(Sn)所構成之氧化物之群中1種的閘極電極用氧化物(可含有不可避免 之雜質)為較佳一樣態。藉此，可實現閘極電極、閘極絕緣層、以及通道全部由氧化物所形成之高性能薄膜電晶體。
上述薄膜電晶體之其他樣態，該薄膜電晶體進一步具備有源極電極以及汲極電極，且該源極電極以及該汲極電極係由銦(In)與錫(Sn)所構成之氧化物(可含有不可避免之雜質)或是由鑭(La)與鎳(Ni)所構成之氧化物(可含有不可避免之雜質)乃為較佳一樣態。藉此，可實現閘極電極、閘極絕緣層、通道、源極電極、以及汲極電極全部由氧化物所形成之高性能薄膜電晶體。
此外，本發明之一薄膜電晶體之製造方法，係於閘極電極層之形成製程(以下也稱為「閘極電極層形成製程」)與形成通道用氧化物(可含有不可避免之雜質)之通道之形成製程(以下也稱為「通道形成製程」)之間包含有下述(1)以及(2)之各製程：(1)第1氧化物形成製程，係藉由將以含鉍(Bi)之前驅體及含鈮(Nb)之前驅體為溶質之前驅體溶液、或是以含鉍(Bi)之前驅體、含鋅(Zn)之前驅體、及含鈮(Nb)之前驅體為溶質之前驅體溶液之第1前驅體溶液於含氧氛圍中加熱，而使得由該鉍(Bi)與該鈮(Nb)、或是由該鉍(Bi)與該鋅(Zn)與該鈮(Nb)所構成的第1氧化物(可含有無法避免之雜質)以相接於閘極電極層的方式來形成；(2)第2氧化物形成製程，係藉由將選自以含鑭(La)之前驅體及含鉭(Ta)之前驅體為溶質之前驅體溶液、以含鑭(La)之前驅體及含有鋯(Zr)之前驅體為溶質之前驅 體溶液、及以含鍶(Sr)之前驅體及含鉭(Ta)之前驅體為溶質之前驅體溶液之群中1種的第2前驅體溶液在含氧氛圍中加熱，而使得由該鑭(La)與該鉭(Ta)、由該鑭(La)與該鋯(Zr)、或是由該鍶(Sr)與該鉭(Ta)所構成的第2氧化物(可含有無法避免之雜質)以相接於通道的方式來形成。
此外，於各製程之間進行基板移動、檢查等無關乎本發明主旨之製程亦無妨。
依據此薄膜電晶體之製造方法，便可藉由不使用光微影法之較簡單的處理(例如噴墨法、網版印刷法、凹版/凸版印刷法或奈米壓印法)來形成第1氧化物及第2氧化物。進而，亦容易大面積化。因此，依據此薄膜電晶體之製造方法，便可提供一種工業性乃至量產性優異之薄膜電晶體的製造方法。
又，作為上述薄膜電晶體之製造方法的其他樣態，更進一步地，閘極電極層之形成製程係將閘極電極用前驅體溶液(以含鑭(La)之前驅體及含鎳(Ni)之前驅體為溶質之前驅體溶液、以含銻(Sb)之前驅體及含錫(Sn)之前驅體為溶質之前驅體溶液、或以含銦(In)之前驅體與含錫(Sn)之前驅體為溶質之前驅體溶液)在含氧氛圍中加熱，藉以形成由該鑭(La)與該鎳(Ni)所構成的氧化物、由該銻(Sb)與該錫(Sn)所構成的氧化物、或由該銦(In)與該錫(Sn)所構成的氧化物亦即閘極電極用氧化物(可含有無法避免之雜質)之製程，此為一較佳樣態。藉此，便可實現閘極電極、閘極絕緣層、以及通道皆由氧 化物所形成之高性能的薄膜電晶體。
又，作為上述薄膜電晶體之製造方法的其他樣態，係於第1氧化物形成製程或是第2氧化物形成製程進一步包含有壓模製程，係在形成第1氧化物或是第2氧化物之前，將使用第1前驅體溶液作為起始材之第1前驅體層或是使用第2前驅體溶液作為起始材之第2前驅體層於含氧雰圍中、80℃以上300℃以下加熱之狀態下施以壓模加工，來對該第1前驅體層或是該第2前驅體層形成壓模構造，此為又一較佳樣態。藉此，便不需真空程序或使用光微影法之程序、或紫外線照射製程等之需要較長的時間及/或昂貴設備之製程。又，由於不需上述各製程，而係藉由較低溫的加熱處理來形成第1氧化物與第2氧化物，因此工業性乃至量產性優異。
此外，上述薄膜電晶體之製造方法又一樣態，於該通道之形成製程係進一步包含有壓模製程，係在形成該通道用氧化物之前，將使用該通道用前驅體溶液作為起始材之通道用前驅體層於含氧雰圍中、80℃以上300℃以下加熱之狀態下施以壓模加工，來對該通道用前驅體層形成壓模構造，此為又一較佳樣態。藉此，真空程序、使用光微影法之程序、或是紫外線照射程序等需要相對長時間以及/或是昂貴設備之程序將變得不必要。此外，由於無須前述程序，能藉由相對低溫之加熱處理來形成閘極電極用氧化物，故於工業性乃至於量產性優異。
此外，上述薄膜電晶體之製造方法之又一其他樣態，該閘極電極層之形成製程係進一步具備有壓模製程，係在形成該閘極電極用氧化物之前，將使用該閘極電極用前驅體溶液作為起始材之閘極電極用前驅體層於含氧雰圍中、80℃以上300℃以下加熱之狀態下施以壓模加工，來對該閘極電極用前驅體層形成壓模構造，此為又一較佳樣態。藉此，真空程序、使用光微影法之程序、或是紫外線照射程序等需要相對長時間以及/或是昂貴設備之程序將變得不必要。此外，由於無須前述程序，能藉由相對低溫之加熱處理來形成閘極電極用氧化物，故於工業性乃至於量產性優異。
再者，上述薄膜電晶體之製造方法之又一其他樣態，係於形成源極電極以及汲極電極之製程進一步具備有壓模製程，係於形成源極電極用氧化物或是汲極電極用氧化物之前，將由源極/汲極電極用前驅體溶液所構成之源極/汲極電極用前驅體層於含氧雰圍中、80℃以上300℃以下加熱之狀態下施以壓模加工，來對該源極/汲極電極用前驅體層形成壓模構造，此為又一較佳樣態。藉此，真空程序、使用光微影法之程序、或是紫外線照射程序等需要相對長時間以及/或是昂貴設備之程序將變得不必要。此外，由於無須前述程序，能藉由相對低溫之加熱處理來形成源極電極用氧化物以及汲極電極用氧化物，故於工業性乃至於量產性優異。
另一方面，本案中「壓模」有時也稱為「奈米壓印」。
依據本發明之一薄膜電晶體，可實現閘極絕緣層以及通道皆由氧化物所形成之高性能薄膜電晶體。此外，依據本發明之一薄膜電晶體之製造方法，由於能以相對簡潔之處理來形成第1氧化物以及第2氧化物，而可提供一種在工業性乃至於量產性優異之薄膜電晶體之製造方法。
以下依據添附圖式來詳加敘述作為本發明實施形態之薄膜電晶體100及其製造方法。此外，在此說明當中，針對所有的圖式，若未特別言及，則對共通的部分便賦予共通的參考符號。又，圖式中，本實施形態之要素並不一定在保持相互的縮小比例之情況下加以記載。再者，為了方便觀看各圖式，乃省略一部分的符號。
<第1實施形態>
圖1A~圖1M係分別顯示本實施形態之薄膜電晶體100的製造方法一過程之剖面示意圖。此外，考慮了文字的容易觀看程度，而使圖1H之後的圖式編號為圖1J。又，本實施形態之薄膜電晶體雖係採用所謂的底部閘極(bottom gate)構造，但本實施形態並未限定於此構造。因此，本發明所屬技術領域中具通常知識者應當可應用通常的技術常識，並參照本實施形態的說明，而藉由改變製程的順序，來形成頂部閘極(top gate)構造。再者，本申請中溫度的表示係表示加熱器之設定溫度。由 於係將圖式予以簡化，因此省略了關於從各電極之引出電極的圖案化記載。
〔薄膜電晶體100之製程〕
(1)閘極電極之形成
於本實施形態，首先，如圖1A所示般，於作為基材之高耐熱玻璃基板(具體而言，康寧(註冊商標)1737)10上以公知的旋塗法來形成閘極電極用前驅體層20a，其中，該閘極電極用前驅體層20a係使用以含鑭(La)之前驅體以及含鎳(Ni)之前驅體為溶質之前驅體溶液(稱為閘極電極用前驅體溶液。以下，對於閘極電極用前驅體溶液亦同)作為起始材。之後，作為預備燒結，係約5分鐘於250℃加熱。此外，此預備燒結係於氧雰圍中或是大氣中(以下也總稱為「含氧雰圍」)進行。之後，作為正式燒結，係使得閘極電極用前驅體層20a於氧雰圍中(例如100體積%，但不限定於此。關於以下之「氧雰圍」亦同)約20分鐘於550℃加熱，如圖1B所示般，於高耐熱玻璃10上形成由鑭(La)與鎳(Ni)所構成之閘極電極用氧化物層20(但可包含有無法避免之雜質。以下亦同)。
此處，於本實施形態，作為上述基材雖採用了高耐熱玻璃，但本實施形態之基材不限定於高耐熱玻璃。例如，也可使用高耐熱玻璃以外之包含絕緣性基板(例如SiO2/Si基板、氧化鋁(Al2O3)基板、STO(SrTiO)基板、於Si基板表面經由SiO2層以及Ti層而形成有 STO(SrTiO)層之絕緣性基板等)、半導體基板(例如Si基板、SiC基板、Ge基板等)的各種基材。
此外，用以形成本實施形態之閘極電極用氧化物層20之含鑭(La)之前驅體的例為醋酸鑭。作為其他的例可採用硝酸鑭、氯化鑭或各種鑭烷氧化物(例如鑭異丙氧化物、鑭丁氧化物、鑭乙氧化物、鑭甲氧乙氧化物)。此外，用以形成本實施形態之閘極電極用氧化物層20之含鎳(Ni)之前驅體的例為醋酸鎳。作為其他的例可採用硝酸鎳、氯化鎳或各種鎳烷氧化物(例如鎳異丙氧化物、鎳丁氧化物、鎳乙氧化物、鎳甲氧乙氧化物)。
進而，本實施形態中，雖係採用鑭(La)與鎳(Ni)所構成的閘極電極用氧化物層20，但閘極電極用氧化物層20未限定於此組成。例如亦可採用由銻(Sb)與錫(Sn)所構成的閘極電極用氧化物層(但可包含有無法避免之雜質。以下亦同。)。此情況下，作為銻(Sb)之前驅體的例可採用醋酸銻、硝酸銻、氯化銻或各種銻烷氧化物(例如銻異丙氧化物、銻丁氧化物、銻乙氧化物、銻甲氧乙氧化物)。又，作為含錫(Sn)之前驅體的例可採用醋酸錫、硝酸錫、氯化錫或各種錫烷氧化物(例如錫異丙氧化物、錫丁氧化物、錫乙氧化物、錫甲氧乙氧化物)。又，亦可採用銦(In)與錫(Sn)所構成的氧化物(但可包含有無法避免之雜質。以下亦同。)。此情況下，作為含銦(In)之前驅體的例可採用醋酸銦、硝酸銦、氯化銦、或各種銦烷氧化物(例如銦異丙氧化物、銦丁氧化物、 銦乙氧化物、銦甲氧乙氧化物)。又，含錫(Sn)之前驅體的例係與上述例相同。
(2)閘極絕緣層之形成
其次，如圖1C所示般，於閘極電極用氧化物層20上，以公知之旋塗法來形成以含鉍(Bi)之前驅體以及含鈮(Nb)之前驅體為溶質之前驅體溶液(稱為第1前驅體溶液。以下，對於第1前驅體之溶液同樣。)作為起始材之第1前驅體層32a。之後，作為預備燒結，係於250℃加熱約5分鐘。於本實施形態，最終為了得到充分的第1氧化物層32之厚度(例如約180nm)，係使得前述以旋塗法形成第1前驅體層32a與預備燒結反覆進行5次。之後，作為正式燒結，係使得第1前驅體層32a於氧雰圍中於550℃加熱約20分鐘，而如圖1D所示般，於閘極電極用氧化物層20上形成由鉍(Bi)與鈮(Nb)所構成之第1氧化物層32(可含有不可避免之雜質。以下亦同。)。此外，由鉍(Bi)與鈮(Nb)所構成之第1氧化物層32也稱為BNO層。
此處，本實施形態之第1氧化物層32所使用之含鉍(Bi)之前驅體之例為辛酸鉍。作為其他例可採用氯化鉍、硝酸鉍、或是各種鉍烷氧化物(例如鉍異丙氧化物、鉍丁氧化物、鉍乙氧化物、鉍甲氧乙氧化物)。此外，本實施形態之第1氧化物層32所使用之含鈮(Nb)之前驅體之例為辛酸鈮。其他例可採用氯化鈮、硝酸鈮、或是各種鈮烷氧化物(例如鈮異丙氧化物、鈮丁氧化物、鈮乙氧化物、鈮甲氧乙氧化物)。
之後，如圖1E所示般，於第1氧化物層32上以公知之旋塗法來形成第2前驅體層34a，其中該第2前驅體層34a係係使用以含鑭(La)之前驅體以及含鉭(Ta)之前驅體為溶質之前驅體溶液(稱為第2前驅體溶液。以下，針對第2前驅體之溶液亦同)作為起始材。之後，作為預備燒結，係於250℃加熱約5分鐘。於本實施形態，最終為了得到充分之第2氧化物層34之厚度(例如約20nm)，係使得前述利用旋塗法形成第2前驅體層34a與預備燒結實施1次。之後，作為正式燒結係使得第2前驅體層34a於氧雰圍中於550℃加熱約15分鐘，而如圖1F所示般，於第1氧化物層32上形成由鑭(La)與鉭(Ta)所構成之第2氧化物層34(可含有不可避免之雜質。以下亦同。)。此外，由鑭(La)與鉭(Ta)所構成之第2氧化物層34也稱為LTO層。
另一方面，本實施形態之薄膜電晶體100，上述第1氧化物層32與第2氧化物層34之堆疊氧化物係當作閘極絕緣層30來使用。此外，本實施形態之第1氧化物層32之鉍(Bi)與鈮(Nb)之原子組成比，當鉍(Bi)為1時鈮(Nb)為1。此外，本實施形態之第2氧化物層34之鑭(La)與鉭(Ta)之原子組成比，當鑭(La)為1時鉭(Ta)為1.5。此外，此時第1氧化物層32之厚度為約160nm，第2氧化物層34之厚度為約20nm。此外，關於第1氧化物層32之鉍(Bi)與鈮(Nb)之原子組成比，當鉍(Bi)為1時只要鈮(Nb)為0.33以上3以下，即可高準確地發揮本實施形態之效果的至少一部分。此外，關於第2氧化 物層34之鑭(La)與鉭(Ta)之原子組成比，當鑭(La)為1時只要鉭(Ta)為0.11以上9以下，即可高準確地發揮本實施形態之效果的至少一部分。
此處，本實施形態之第2氧化物層34所使用之含鑭(La)之前驅體之例為醋酸鑭。其他例方面可採用硝酸鑭、氯化鑭、或是各種鑭烷氧化物(例如鑭異丙氧化物、鑭丁氧化物、鑭乙氧化物、鑭甲氧乙氧化物)。此外，本實施形態之第2氧化物層34所使用之含鉭(Ta)之前驅體之例為鉭丁氧化物。其他例可採用硝酸鉭、氯化鉭、或是其他各種鉭烷氧化物(例如鉭異丙氧化物、鉭丁氧化物、鉭乙氧化物、鉭甲氧乙氧化物)。
進而，本實施形態中，雖採用由鑭(La)與鉭(Ta)所構成的第2氧化物層34，但第2氧化物層34未限定於此組成。例如，亦可採用鑭(La)與鋯(Zr)所構成的第2氧化物層(但可包含有無法避免之雜質。以下亦同。又，亦稱作LZO層。)。此情況下，含鑭(La)之前驅體的例為醋酸鑭。作為其他的例可採用硝酸鑭、氯化鑭或各種鑭烷氧化物(例如鑭異丙氧化物、鑭丁氧化物、鑭乙氧化物、鑭甲氧乙氧化物)。又，含有鋯(Zr)之前驅體的例為鋯丁氧化物。作為其他的例可採用硝酸鋯、氯化鋯或其他各種的鋯烷氧化物(例如鋯異丙氧化物、鋯丁氧化物、鋯乙氧化物、鋯甲氧乙氧化物)。又，亦可採用鍶(Sr)與鉭(Ta)所構成的第2氧化物層(但可包含有無法避免之雜質。以下亦同。又，亦稱作STO層。)。此情況下，含鍶(Sr)之前驅體的例為醋酸鍶。作為其他例可採用硝 酸鍶、氯化鍶或各種鍶烷氧化物(例如鍶異丙氧化物、鍶丁氧化物、鍶乙氧化物、鍶甲氧乙氧化物)。又，含鉭(Ta)之前驅體的例係與上述例相同。
(3)通道之形成
之後，如圖1G所示般，於第2氧化物層34上以公知之旋塗法來形成通道用前驅體層40a，其中該通道用前驅體層40a係使用以含銦(In)之前驅體以及含鋅(Zn)之前驅體為溶質之通道用前驅體溶液(以下，針對通道用前驅體之溶液亦同)作為起始材。之後，作為預備燒結係使得通道用前驅體層40a於250℃加熱約5分鐘。之後，作為正式燒結，係使得通道用前驅體層40a於氧雰圍中，於350℃以上550℃以下加熱約15分鐘，而如圖1H所示般，於第2氧化物層34上形成由銦(In)與鋅(Zn)所構成之通道用氧化物層40(可含有不可避免之雜質。以下亦同。)。此外，由銦(In)與鋅(Zn)所構成之通道用氧化物層40也稱為IZO層。此外，本實施形態之通道用氧化物層40之銦(In)與鋅(Zn)之原子組成比，當銦(In)為1時鋅(Zn)為0.5。此外，通道用氧化物層40之厚度為約20nm。此外，尤其通道用氧化物40當中銦(In)為1時鋅(Zn)的原子組成比為0.25以上1以下之薄膜電晶體，從提高電場效應遷移度的觀點來看為較佳的一樣態。
此處，本實施形態之通道用氧化物層40所使用之含銦(In)之前驅體之例為乙醯丙酮酸銦。其他例可採用硝酸銦、氯化銦、或是各種銦烷氧化物(例如銦異丙氧 化物、銦丁氧化物、銦乙氧化物、銦甲氧乙氧化物)。此外，本實施形態之通道用氧化物層40所使用之含鋅(Zn)之前驅體之例為氯化鋅。其他例可採用硝酸鋅、醋酸鋅、或是各種鋅烷氧化物(例如鋅異丙氧化物、鋅丁氧化物、鋅乙氧化物、鋅甲氧乙氧化物)。
進而，於本實施形態，雖採用了由銦(In)與鋅(Zn)所構成之通道用氧化物層40，但通道用氧化物層不限定於此組成。例如，通道用氧化物即便為選自由鎵(Ga)與鋅(Zn)所構成之氧化物、鋁(Al)與鋅(Zn)所構成之氧化物、鋅(Zn)與錫(Sn)所構成之氧化物、鋅(Zn)與銦(In)與錫(Sn)所構成之氧化物、銦(In)與鎵(Ga)與鋅(Zn)所構成之氧化物、鑭(La)與銦(In)與鋅(Zn)所構成之氧化物、鉿(Hf)與銦(In)與鋅(Zn)所構成之氧化物、鈧(Sc)與銦(In)與鋅(Zn)所構成之氧化物之群中1種，也可發揮本實施形態之至少一部分的效果。此外，含鎵(Ga)、鋅(Zn)、鋁(Al)、銦(In)、或是錫(Sn)之前驅體之例可採用金屬有機酸鹽、金屬無機酸鹽、金屬鹵化物、或是各種金屬烷氧化物。
從而，形成通道用氧化物層40之製程可採用的一樣態為：將使用選自以含銦(In)之前驅體以及含鋅(Zn)之前驅體為溶質之前驅體溶液、以含鎵(Ga)之前驅體以及含鋅(Zn)之前驅體為溶質之前驅體溶液、以含鋁(Al)之前驅體以及含鋅(Zn)之前驅體為溶質之前驅體溶液、以含鋅(Zn)之前驅體以及含錫(Sn)之前驅體為溶質之前驅體 溶液、以含鋅(Zn)之前驅體與含銦(In)之前驅體與含錫(Sn)之前驅體為溶質之前驅體溶液、以含銦(In)之前驅體與含鎵(Ga)之前驅體與含鋅(Zn)之前驅體為溶質之前驅體溶液、以含鑭(La)之前驅體與含銦(In)之前驅體與含鋅(Zn)之前驅體為溶質之前驅體溶液、以含鉿(Hf)之前驅體與含銦(In)之前驅體與含鋅(Zn)之前驅體為溶質之前驅體溶液、以含鈧(Sc)之前驅體與含銦(In)之前驅體與含鋅(Zn)之前驅體為溶質之前驅體溶液所組成群中1種的通道用前驅體溶液作為起始材之通道用前驅體層在含氧雰圍中進行加熱，藉以形成選自由該銦(In)與該鋅(Zn)所構成之氧化物、由該鎵(Ga)與該鋅(Zn)所構成之氧化物、由該鋁(Al)與該鋅(Zn)所構成之氧化物、由該鋅(Zn)與該錫(Sn)所構成之氧化物、由該鋅(Zn)與該銦(In)與該錫(Sn)所構成之氧化物、由該銦(In)與該鎵(Ga)與該鋅(Zn)所構成之氧化物、由該鑭(La)與該銦(In)與該鋅(Zn)所構成之氧化物、由該鉿(Hf)與該銦(In)與該鋅(Zn)所構成之氧化物、由該鈧(Sc)與該銦(In)與該鋅(Zn)所構成之氧化物所組成群中1種的通道用氧化物。此外，一般認為由於最終所得上述各氧化物為非晶質狀氧化物，所以和相接於通道之第2氧化物可得到良好界面狀態，結果可提高電晶體本身之電氣特性。
此外，上述各通道用氧化物之厚度為5nm以上80nm以下之薄膜電晶體，從獲得高電場效應遷移度(μFE)之觀點來看為適宜的一樣態。進而，該厚度為20nm以上40nm以下之薄膜電晶體為更適宜的一樣態。尤其， 只要由銦(In)與鋅(Zn)所構成之通道用氧化物層40之厚度範圍為前述20nm以上80nm以下，可得到1(cm2/Vs)以上之電場效應遷移度(μFE)，只要該厚度為20nm以上40nm以下，可得到5(cm2/Vs)以上之電場效應遷移度(μFE)。
(4)源極電極以及汲極電極之形成
之後，如圖1J所示般，於通道用氧化物層40上以公知光微影法來形成經圖案化之光阻膜90後，於通道用氧化物層40以及光阻膜90上以公知濺鍍法來形成ITO(indium tin oxide)層50。本實施形態之靶材為含有5wt%氧化錫(SnO2)之ITO，係於室溫下形成者。之後，若去除光阻膜90，則如圖1K所示般，於通道用氧化物層40上形成ITO層之汲極電極52以及源極電極54。
之後，於汲極電極52、源極電極54、以及通道用氧化物層40上以公知光微影法來形成經圖案化之光阻膜90後，以光阻膜90、汲極電極52之一部分、以及源極電極54之一部分作為罩體，以公知氬(Ar)電漿之乾式蝕刻法來去除露出之通道用氧化物層40。其結果，藉由形成經圖案化之通道用氧化物層40，來製造薄膜電晶體100。
如上述般，本實施形態之薄膜電晶體100特別值得一提的是閘極電極、閘極絕緣層、通道、源極電極、以及汲極電極皆由金屬氧化物所形成。進而，於本實施形態，由於閘極電極、閘極絕緣層、以及通道皆將各種前驅體之溶液在含氧雰圍中加熱所形成，故相較於以往之 方法可容易達成大面積化，且工業性乃至於量產性可格外提高。
〔薄膜電晶體100之特性〕
其次，發明者針對以上述製造方法所製造之薄膜電晶體100之各種特性進行調查。
〔1.電流-電壓特性〕
圖2係薄膜電晶體100之Vg-Id特性圖。此外，表1顯示了薄膜電晶體100關於次臨界特性(SS)、電場效應遷移度(μFE)、以及堆疊氧化物之閘極絕緣層30的每單位面積之電容(COX)的特性。
如圖2以及表1所示般，對上述第1實施形態之薄膜電晶體100之Vg-Id特性調查結果，可得到電晶體之良好特性。
另一方面，如上述般，本實施形態之薄膜電晶體100特別值得一提的是，將由第1氧化物層32以及第2氧化物層34所形成之堆疊氧化物當作閘極絕緣層30使用這點。本案發明者經過許多試誤後，發現了介電係數非常高(代表性而言，εr值為60以上250以下)之由鉍(Bi)與鈮(Nb)所構成之第1氧化物層32。但是，於本實施形態，發現若於第1氧化物層32上配置屬非晶質狀氧化物之通道層，則所謂的溢漏電流變多(代表性而言，於 1MV/cm下為10-6A/cm2以上)，表面平坦性降低，進而其與通道材料之界面之原子相互擴散變得非常大，故難以獲得電晶體之充分特性。之後，經過更進一步的研究與詳細分析之結果，發現若使得作為單體之溢漏電流非常少(代表性而言，於1MV/cm為10-7A/cm2級數以下)、表面平坦性非常優異、且其與通道材料之界面之原子相互擴散受到抑制之第2氧化物層34介設於第1氧化物層32與通道用氧化物層40之間，則可得到電晶體所需充分的特性。
此外，由第1氧化物層32以及第2氧化物層34所形成之堆疊氧化物的閘極絕緣層30之合成電容以5×10-8F/cm2以上1×10-6F/cm2以下為佳。只要於此範圍內，則電晶體特性中可謀求汲極電流相對於閘極電壓之陡峭的上升、導通電流之增加，且汲極相對於閘極電壓之關閉電流的降低、電場效應遷移度之增加亦成為可能。以前述觀點而言，更佳之合成電容範圍為1×10-7F/cm2以上1×10-6F/cm2以下。此外，基於謀求前述電晶體特性提升之觀點，由第1氧化物層32以及第2氧化物層34所形成之堆疊氧化物的合成介電係數以60以上200以下為佳。
〔2.利用剖面TEM之觀察〕
又，在各種分析過程中，確認了在第1氧化物層32係包含有結晶相及非晶質相。更詳細地來看，可知第1氧化物層32係包含有結晶相、微結晶相及非晶質相。圖3係顯示包含有經由與本實施形態第1氧化物32的 製造製程相同之製程所製作之第1氧化物之堆疊構造的剖面TEM(Transmission Electron Microscopy)相片。如圖3所示，確認了第1氧化物32中係存在有於至少一部分具有結晶構造之區域。更詳細地來看，在第1氧化物32中確認到非晶質相、微結晶相及結晶相。此外，本申請中，「微結晶相」係意指當形成有某一層狀材料的情況下，其結晶相從該層之膜厚方向的上端到下端並非成為一樣地成長之結晶相。又，依據後續發明者等的研究，由於第1氧化物層32係包含有微結晶之非晶質狀，因此雖然第1氧化物層32一般來說係具備有高介電係數，但被認為溢漏電流值會超過薄膜電晶體的適用容許範圍，且第1氧化物層32的表面平坦性低。
另一方面，第2氧化物層34並未確認到特定的結晶構造，而係獲得實質上為非晶質狀的層，此為令人玩味之發現。圖4係顯示經由與本實施形態第2氧化物34的製造製程相同之製程所製作之第2氧化物表面的AFM(Atomic force microscopy)像。如圖4所示，確認到第2氧化物層34不同於具有一定的結晶構造之第1氧化物層32而是非晶質狀。因此，被認為這般的第2氧化物層34會有助於與通道用氧化物層40之良好接合界面(原子相互擴散較少的界面)的形成，其結果，便可降低溢漏電流。又，本實施形態中，由於第1氧化物層32及第2氧化物層34係藉由在未完全地結晶化之狀態所形成，來發揮上述電氣特性，因此本實施形態之閘極絕 緣層30係藉由較低溫的加熱處理所形成，這一點值得特別說明。
<第2實施形態>
本實施形態，除了基材、閘極電極、以及第2氧化物層之鑭(La)與鉭(Ta)之原子組成比不同以外，其餘和第1實施形態同樣。從而，和第1實施形態重複之說明予以省略。
圖1M顯示了本實施形態之薄膜電晶體200構造之剖面示意圖。本實施形態之薄膜電晶體200之閘極電極係由鉑(Pt)層220所形成。此鉑層220係以公知濺鍍法而於作為基材之SiO2/Si基板(亦即矽基板上形成有氧化矽膜之基板)210上所形成者。此外，為了提高鉑(Pt)層220與作為基材之SiO2/Si基板的接著性，於本實施形態，係於SiO2上形成有約10nm厚之TiOX膜(未圖示)。此外，本實施形態之第2氧化物層234之鑭(La)與鉭(Ta)之原子組成比，當鑭(La)為1時則鉭(Ta)為4。
<第3實施形態>
本實施形態除了第2氧化物層不同以外，其餘和第2實施形態同樣。從而，和第1以及第2實施形態重複之說明予以省略。
圖1M也顯示本實施形態之薄膜電晶體300構造之剖面示意圖。本實施形態之第2氧化物層334係由前驅體溶液所形成之鑭(La)與鋯(Zr)所構成的所謂複合氧化物，其中該前驅體溶液係以含鑭(La)之前驅體及含有鋯(Zr)之前驅體為溶質。此外，有關本實施形態之第2氧 化物層334中之鑭(La)與鋯(Zr)的原子組成比，當鑭(La)為3時則鋯(Zr)為7。又，此時之第1氧化物層32的厚度為約160nm，第2氧化物層334的厚度為約20nm。
<第4實施形態>
本實施形態除了第2氧化物層不同以外，其餘和第2實施形態相同。從而，和第1以及第2實施形態為重複之說明予以省略。
圖1M也顯示本實施形態之薄膜電晶體400構造之剖面示意圖。本實施形態之第2氧化物層434係由前驅體溶液所形成之鍶(Sr)與鉭(Ta)所構成的所謂複合氧化物，其中該前驅體溶液係以含鍶(Sr)之前驅體及含鉭(Ta)之前驅體作為之溶質。此外，有關本實施形態的第2氧化物層434中之鍶(Sr)與鉭(Ta)的原子組成比，當鍶(Sr)為1時則鉭(Ta)為1。又，此時的第1氧化物層32的厚度為約160nm，第2氧化物層434的厚度為約20nm。
〔第2乃至第4實施形態之薄膜電晶體200、300、400之特性〕
對上述第2乃至第4實施形態之薄膜電晶體200、300、400之Vg-Id特性進行調查之結果，得到了不遜於第1實施形態之薄膜電晶體100的結果。
圖5係薄膜電晶體200、300、400之Vg-Id特性圖。此外，表2係顯示薄膜電晶體200、300、400之關於次臨界特性(SS)、電場效應遷移度(μFE)、以及堆疊氧化物之閘極絕緣層30的每單位面積之電容(COX)的特性。
此外，即便採用上述各第2氧化物層334、434之情況，溢漏電流值代表性而言於1MV/cm為10-7A/cm2級數以下。尤其，屬LZO層之第2氧化物層334之溢漏電流值代表性而言於1MV/cm為10-8A/cm2級數以下。
此外，當採用屬LTO層之第2氧化物層234之情況，第1氧化物層32與第2氧化物層234之堆疊氧化物的合成比介電係數εr為約123。此外，當採用屬LZO層之第2氧化物層334之情況，第1氧化物層32與第2氧化物層334之堆疊氧化物的合成比介電係數εr為約94。另一方面，當採用屬STO層之第2氧化物層434之情況，第1氧化物層32與第2氧化物層434之堆疊氧化物的合成比介電係數εr為約134而成為高數值，此點特別值得一提。
另一方面，上述各實施形態中之第1氧化物層32係藉由將以含鉍(Bi)之前驅體及含鈮(Nb)之前驅體為溶質之前驅體溶液予以燒結所形成。本申請中如上所述地，將以前驅體溶液作為起始材並將其予以燒結藉以形成第1氧化物層32與其他的氧化物層之方法基於方便 說明起見而亦稱作「溶液法」。藉由該溶液法所形成之第1氧化物層32由於介電損失較小，因此為一種適當的絕緣層。圖6係顯示藉由溶液法所形成之第1氧化物層32的tanδ值之圖表，該tanδ值係表示介電損失相對於頻率(Hz)的比率。此外，圖6亦一併顯示作為本實施形態第1氧化物層32的變形例(「其他實施例1」)之藉由公知的濺鍍法所形成之BNO層，以及作為「其他實施例2」之與第1實施形態同樣地藉由溶液法所形成之鉍(Bi)與鋅(Zn)與鈮(Nb)所構成的複合氧化物(BZNO層)之結果。又，關於此其他實施例2中之複合氧化物的前驅體溶液，含鉍(Bi)之前驅體的例為辛酸鉍。作為其他的例可採用氯化鉍、硝酸鉍或各種鉍烷氧化物。又，含鋅(Zn)之前驅體的例為氯化鋅。作為其他的例可採用硝酸鋅、醋酸鋅或各種鋅烷氧化物(例如鋅異丙氧化物、鋅丁氧化物、鋅乙氧化物、鋅甲氧乙氧化物)。此外，當採用醋酸鋅來作為含鋅(Zn)之前驅體的情況，為了提高鋅的溶解性，因此於醋酸鋅中少量加入添加物單乙醇胺係為一較佳樣態。作為其他的添加物亦可採用二乙基胺乙醇、乙醯丙酮、或二乙醇胺等。又，含鈮(Nb)之前驅體的例為辛酸鈮。作為其他的例可採用氯化鈮、硝酸鈮或各種鈮烷氧化物(例如鈮異丙氧化物、鈮丁氧化物、鈮乙氧化物、鈮甲氧乙氧化物)。
如圖6所示，可得知相較於其他實施例2，本實施形態之第1氧化物層32及藉由濺鍍法所形成之BNO層(其他實施例1)的tanδ值(即介電損失)較少。再者，亦 明白了縱使組成相同，相較於藉由濺鍍法所形成之BNO層(其他實施例1)，藉由溶液法所形成之第1氧化物層32的介電損失更少。
如上所述，藉由溶液法所形成之第1氧化物層32係具備有比介電係數高且介電損失少之特性。進而，由於不需真空裝置等之複雜且昂貴的設備，而可以較短時間來形成，因此對於工業性乃至量產性優異之薄膜電晶體的提供有很大的貢獻。同樣地，藉由溶液法所形成之第2氧化物層34、234、334、434、通道用氧化物40、以及閘極電極用氧化物20、220由於亦不需真空裝置等之複雜且昂貴的設備，而可以較短時間來形成，因此對於工業性乃至量產性優異之薄膜電晶體的提供有很大的貢獻。因此，具備有使用溶液法所形成的第1氧化物層32之薄膜電晶體便可謂言其第1氧化物層32中不含鋅(Zn)且可實現薄膜電晶體的高性能化這一點係相當優異。此外，上述「其他實施例2」中所採用的BZNO膜，從介電損失的觀點來看，雖然劣於第1氧化物層32(即BNO層)，但由於使用BZNO膜之薄膜電晶體的溢漏電流較少，因此BZNO膜亦為可取代BNO層之一例。
<第5實施形態>
於本實施形態，主要於第1實施形態之部分層之形成過程中施以壓模加工這點以外，其餘和第1實施形態同樣。從而，和第1實施形態重複之說明予以省略。
〔薄膜電晶體500之製程〕
圖7A~圖7G分別為本實施形態之薄膜電晶體500之製造方法之一過程的剖面示意圖。此外，為了讓圖式簡潔化，針對從各電極引出之電極的圖案化之記載予以省略。
(1)閘極電極之形成
於本實施形態，首先，於作為基材之SiO2/Si基板(以下也簡稱為「基板」)210上以公知旋塗法來形成閘極電極用前驅體層520a(其使用以含鑭(La)之前驅體以及含鎳(Ni)之前驅體為溶質之前驅體溶液作為起始材)。之後，作為預備燒結，係使得閘極電極用前驅體層520a於大氣中在150℃加熱約5分鐘。藉由此預備燒結可使得閘極電極用前驅體層520a中之溶劑充分蒸發，且可形成可呈現後續塑性變形特性之較佳的凝膠狀態(被認為乃熱分解前之殘存有機鏈之狀態)。為了能以更高準確度來實現前述觀點，預備燒結溫度以80℃以上250℃以下為佳。之後，為了進行閘極電極之圖案化，如圖7A所示般，在加熱至200℃之狀態下，使用閘極電極用模M1，以5MPa之壓力施以壓模加工。其結果，藉由本實施形態之閘極電極用模M1，形成出具備有層厚約100nm~約300nm之厚層部與層厚約10nm~約100nm之薄層部的閘極電極用前驅體層520a。
此外，依據發明者之研究，於上述壓模加工之際，藉由將閘極電極用前驅體層520a以80℃以上300℃以下之範圍內來加熱，則閘極電極用前驅體層520a之塑性變形能力會變高，且可將主溶劑充分去除。從而，對 閘極電極用前驅體層520a施以壓模加工之際，以80℃以上300℃以下之範圍內進行加熱乃為較佳之一樣態。此處，當壓模加工時之加熱溫度未達80℃之情況，由於受到閘極電極用前驅體層520a前驅體層之溫度降低的影響使得各前驅體層之塑性變形能力降低，故壓模構造之成型時的成型實現性、或是成型後之可靠性乃至於安定性會變得欠缺。此外，當壓模加工時之加熱溫度超過300℃之情況，由於為塑性變形能力根源之有機鏈的分解(氧化熱分解)不斷進行，故塑性變形能力會降低。再者，從前述觀點而言，對閘極電極用前驅體層520a進行壓模加工之際，以100℃以上250℃以下之範圍內進行加熱為更佳之一樣態。
之後，藉由對閘極電極用前驅體層520a進行全面蝕刻，而如圖7B所示般，從對應於閘極電極之區域以外的區域來去除閘極電極用前驅體層520a(對閘極電極用前驅體層520a全面之蝕刻製程)。此外，本實施形態之蝕刻製程係使用未採真空程序之濕式蝕刻技術來進行，但利用採電漿之所謂的乾式蝕刻技術來蝕刻亦無妨。此外，也可採用於大氣壓下進行電漿處理之公知技術。
之後，作為正式燒結，係使得閘極電極用前驅體層520a於氧雰圍中於580℃加熱約15分鐘，而如圖7C所示般，於基板210上形成由鑭(La)與鎳(Ni)所構成之閘極電極用氧化物層520(但可包含有無法避免之雜質。以下亦同。)。
(2)閘極絕緣層之形成
其次，於基板210以及經圖案化之閘極電極用氧化物層520上和第1實施形態同樣地形成第1前驅體層32a(使用以含鉍(Bi)之前驅體以及含鈮(Nb)之前驅體為溶質之前驅體溶液作為起始材)。和第1實施形態同樣地進行預備燒結之後，作為正式燒結，係使得第1前驅體層32a於氧雰圍中於550℃加熱約20分鐘。
之後，於第1氧化物層32上和第1實施形態同樣地形成第2前驅體層34a(使用以含鑭(La)之前驅體以及含鉭(Ta)之前驅體為溶質之前驅體溶液作為起始材)。與第1實施形態同樣地進行預備燒結後，作為正式燒結，係使得第2前驅體層34a於氧雰圍中於550℃加熱約15分鐘。其結果，如圖7D所示般，於第1氧化物層32上形成由鑭(La)與鉭(Ta)所構成之第2氧化物層34(可含有不可避免之雜質。以下亦同。)。
另一方面，本實施形態之薄膜電晶體500，上述第1氧化物層32與第2氧化物層34之堆疊氧化物係作為閘極絕緣層30來使用。此外，本實施形態之第1氧化物層32之厚度為約180nm，第2氧化物層34之厚度為約20nm。
(3)通道之形成
之後，於第2氧化物層34上，與第1實施形態同樣地形成通道用前驅體層(使用以含銦(In)之前驅體及含鋅(Zn)之前驅體為溶質之通道用前驅體溶液作為起始材)。之後，與第1實施形態相同地進行預備燒結及 正式燒結。其結果，便會在第2氧化物層34上形成由銦(In)與鋅(Zn)所構成的通道用氧化物層40(可含有無法避免之雜質。以下亦同。)。此外，本實施形態的通道用氧化物層40的厚度為約20nm。
此外，本實施形態中，為了進行通道的圖案化，亦可採用在針對通道用前驅體層之預備燒結後，與閘極電極的圖案化同樣地，使用通道專用的模(未圖示)來施以壓模加工之其他一樣態。亦即，進一步包含有在形成通道用氧化物40之前，先在含氧氛圍中，以加熱至80℃以上300℃以下之狀態施以壓模加工，以對通道用前驅體層形成壓模構造之壓模製程，此為可採用之其他一樣態。又，針對用以形成通道之壓模加工，亦可適用相同於閘極電極的圖案化之較佳加熱溫度範圍或壓力等諸條件。
(4)源極電極以及汲極電極之形成
於本實施形態，之後，採用溶液法之情況下施以壓模加工，以形成由ITO層所構成之源極電極以及汲極電極。具體而言，如以下所述。
首先，於通道用氧化物層40上以公知旋塗法來形成源極/汲極電極用前驅體層550a(係使用以含銦(In)之前驅體以及含錫(Sn)之前驅體為溶質之源極/汲極電極用前驅體溶液(以下針對源極/汲極電極用前驅體之溶液亦同)作為起始材)。
此處，本實施形態之源極/汲極電極用氧化物層550所使用之含銦(In)之前驅體之例可採用醋酸銦、硝酸 銦、氯化銦、或是各種銦烷氧化物(例如銦異丙氧化物、銦丁氧化物、銦乙氧化物、銦甲氧乙氧化物)。此外，本實施形態之源極/汲極電極用氧化物層550所使用之含錫(Sn)之前驅體之例可採用醋酸錫、硝酸錫、氯化錫、或是各種錫烷氧化物(例如錫異丙氧化物、錫丁氧化物、錫乙氧化物、錫甲氧乙氧化物)。
之後，作為預備燒結，係以約5分鐘的時間在大氣中將源極/汲極電極用前驅體層550a於150℃加熱。之後，為了進行源極/汲極電極的圖案化，如圖7E所示，以加熱至200℃之狀態，使用源極/汲極電極用模M2，而在5MPa的壓力下施以壓模加工。
其結果，於將來成為源極電極及汲極電極之區域(圖7F的(a))上形成層厚約100nm~約300nm的源極/汲極電極用前驅體層550a。又，於將來會殘留通道用氧化物層40之區域(圖7F的(b))上形成層厚約10nm~約100nm的源極/汲極電極用前驅體層550a。另一方面，於將來通道用氧化物層40會被去除之區域(圖7F的(c))上形成層厚約10nm~約100nm的源極/汲極電極用前驅體層550a。此外，藉由使用源極/汲極電極用模M2，並在1MPa以上20MPa以下的壓力下施以壓模加工，便可獲得本實施形態之效果的至少一部分。
之後，作為正式燒結，係以約5分鐘的時間在大氣中將源極/汲極電極用前驅體層550a於250℃以上400℃以下進行加熱來形成源極/汲極電極用氧化物層550。
之後，針對源極/汲極電極用氧化物層550的整面，利用氬(Ar)電漿來進行乾蝕刻。其結果，最薄之區域(圖7F的(c))的源極/汲極電極用氧化物層550會最先被蝕刻，之後，露出的通道用氧化物層40會持續地被蝕刻。接著，當第2薄之區域(圖7F的(b))的源極/汲極電極用氧化物層550被蝕刻，且最薄區域(圖7F的(c))處的通道用氧化物層40被蝕刻後，便停止電漿處理。如此地，本實施形態中，係藉由調整上述區域(b)與區域(c)的各層厚度，而在殘留有區域(b)的通道用氧化物層40之狀態下，去除區域(c)的通道用氧化物層40。其結果，如圖7G所示，便可實現通道區域自身的分離，且形成為源極電極554及汲極電極552透過通道區域而被完全地分離。
本實施形態中，再者，係在氮氛圍中，於500℃加熱約15分鐘，藉以製造本實施形態之薄膜電晶體500。由於會因此加熱處理而導致ITO中的氧缺陷，該缺陷會成為導電性的氧缺陷載體，因此便可謀求導電性提升。圖8係本實施形態所製造之薄膜電晶體500之光學顯微鏡所得平面照片。如圖8所示般，藉由本實施形態之壓模製程，可實現次微級數(sub-micro order)(具體來說為約500nm)之通道區域的分離，此值得特別提出說明。又，本實施形態中所形成之源極電極554及汲極電極552的電阻率為10-3Ωcm的級數以下。
此外，本實施形態之蝕刻製程雖係藉由利用氬(Ar)電漿之乾蝕刻來蝕刻，但若採行不使用真空程序之濕蝕刻技術來進行亦無妨。
此外，依據發明者之研究，上述預備燒結之際，若將源極/汲極電極用前驅體層550a於80℃以上250℃以下之範圍內進行加熱，則源極/汲極電極用前驅體層550a之塑性變形能力會變高，且可將主溶劑充分去除。 從而，將源極/汲極電極用前驅體層550a於80℃以上250℃以下之範圍內進行加熱為較佳一樣態。此外，針對前述預備燒結之際的溫度範圍上限以及調整的根據係和關於上述閘極電極用前驅體層520a之預備燒結的根據相同。此外，源極/汲極電極用前驅體層550a之加熱溫度的更佳範圍為100℃以上250℃以下。
如上所述，本實施形態中，係採用針對部份氧化物層施以壓模加工藉以形成壓模構造之「壓模製程」。藉由採用此壓模製程，便不需真空程序或使用光微影法之程序、或紫外線的照射製程等之需要較長的時間及/或昂貴設備之製程。又，本實施形態中，由於源極電極與汲極電極也藉由溶液法來形成，故構成閘極電極、閘極絕緣膜、通道、源極電極及汲極電極元件之所有氧化物層皆以溶液法來形成，這一點值得特別說明。因此，本實施形態之薄膜電晶體500的工業性乃至量產性極為優異。
〔第5實施形態之薄膜電晶體500之特性〕
針對上述第5實施形態之薄膜電晶體500之Vg- Id特性進行調查之結果，可得到電晶體之良好特性。
圖9係薄膜電晶體500之Vg-Id特性圖。此外，表3係顯示薄膜電晶體500關於次臨界特性(SS)、電場效應遷移度(μFE)之特性。此外，圖9之VD係在薄膜電晶體500之源極電極與汲極電極間所施加的電壓(V)。
如圖9以及表3所示般，薄膜電晶體500之ON/OFF比為大約106之級數。如上述般，構成薄膜電晶體500之各層皆為氧化物層，且係採用溶液法以及壓模加工所形成，但確認了可發揮電晶體本身之功能。
<第6實施形態>
於本實施形態，主要係於第5實施形態之閘極絕緣層之形成過程中施以壓模加工，除此以外，係和第5實施形態同樣。從而，和第1或是第5實施形態重複之說明予以省略。
〔薄膜電晶體600之製程〕
圖10A~圖10D分別為本實施形態之薄膜電晶體600之製造方法之一過程的剖面示意圖。此外，為了簡化圖式，針對從各電極所引出之電極的圖案化之記載予以省略。
(1)閘極電極之形成
於本實施形態，係和第5實施形態同樣，首先於作為基材之SiO2/Si基板210上形成閘極電極用前驅體層520a。之後，作為預備燒結，以約5分鐘使得閘極電極用前驅體層520a在80℃以上250℃以下進行加熱。之後，為了進行閘極電極之圖案化，如圖10A所示般，於80℃以上300℃以下加熱之狀態下，使用閘極電極用模M1，以1MPa以上20MPa以下之壓力施以壓模加工。其結果，藉由本實施形態之閘極電極用模M1，形成具備層厚約100~約300nm之厚層部與層厚約10nm~約100nm之薄層部的閘極電極用前驅體層520a。
之後，對閘極電極用前驅體層520a進行全面蝕刻，而從對應於閘極電極區域以外的區域來去除閘極電極用前驅體層520a(對於閘極電極用前驅體層520a全面之蝕刻製程)。之後，和第5實施形態同樣地進行正式燒結，以於基板210上形成由鑭(La)與鎳(Ni)所構成之閘極電極用氧化物層520(但可包含有無法避免之雜質。以下亦同。)。
(2)閘極絕緣層之形成
其次，於基板210以及經圖案化之閘極電極用氧化物層520上，和第1實施形態同樣地形成第1前驅體層632a(使用以含鉍(Bi)之前驅體以及含鈮(Nb)之前驅體為溶質之前驅體溶液作為起始材)。之後，於含氧雰圍中，在加熱至80℃以上250℃以下之狀態下進行預備燒結。
接著，於第1前驅體層632a上，和第1實施形態同樣地形成第2前驅體層634a(使用以含鑭(La)之前驅體以及含鉭(Ta)之前驅體為溶質之前驅體溶液作為起始材)。之後，於含氧雰圍中，在加熱至80℃以上250℃以下之狀態下進行預備燒結。
於本實施形態，對於僅進行了預備燒結之堆疊狀態的第1前驅體層632a以及第2前驅體層634a施以壓模加工。具體而言，為了進行閘極絕緣層之圖案化，如圖10B所示般，在加熱至80℃以上300℃以下之狀態下，使用閘極絕緣層用模M3，以1MPa以上20MPa以下之壓力施以壓模加工。其結果，藉由本實施形態之閘極絕緣層用模M3而形成具備有第1前驅體層632a與第2前驅體層634a(皆具有層厚約100nm~約300nm之厚層部與層厚約10nm~約100nm之薄層部)之堆疊構造的閘極絕緣層用前驅體層630a。
之後，對閘極絕緣層用前驅體層630a進行全面蝕刻，而如圖10C所示般，從對應於閘極絕緣層630之區域以外的區域來去除閘極絕緣層用前驅體層630a(對閘極絕緣層用前驅體層630a全面之蝕刻製程)。此外，本實施形態之閘極絕緣層用前驅體層630a之蝕刻製程雖使用了未採真空程序之濕式蝕刻技術來進行，但以使用電漿之所謂的乾式蝕刻技術來蝕刻亦無妨。
之後，以約20分鐘在550℃進行正式燒結，以於閘極電極用氧化物層520上形成具備有第1氧化物層632與第2氧化物層634之堆疊氧化物之閘極絕緣層 630(但可包含有無法避免之雜質。以下亦同。)。此外，本實施形態之第1氧化物層632之厚度為約50nm~約250nm，第2氧化物層634之厚度為約5nm~約50nm。
(3)通道、源極電極、以及汲極電極之形成
之後，和第5實施形態同樣地，以形成通道用氧化物層40之後，源極電極554以及汲極電極552會經由通道區域而完全分離的方式來形成。其結果，製造出圖10E所示薄膜電晶體600。從而，如上述般，藉由採用溶液法以及壓模製程，由於閘極電極、閘極絕緣層、通道、源極電極、以及汲極電極皆可簡便地圖案化，故本實施形態之薄膜電晶體600在工業性乃至於量產性極為優異。
<第7實施形態>
於本實施形態，主要針對第2實施形態之通道材料採用氧化銦，除此以外，係和第2實施形態同樣。從而，和第1或是第2實施形態重複之說明予以省略。
圖1M亦顯示本實施形態之薄膜電晶體700構造之剖面示意圖。其中，本實施形態之薄膜電晶體700之通道材料如上述般為氧化銦。
於本實施形態之通道形成製程中，首先，於第2氧化物層34上以公知旋塗法來形成通道用前驅體層(使用以含銦(In)之前驅體為溶質之通道用前驅體溶液作為起始材)。之後，作為預備燒結，係使得此前驅體層於250℃加熱約5分鐘。之後，作為正式燒結，係使得此前驅體層於氧雰圍中，於350℃以上550℃以下加熱約15分 鐘，以於第2氧化物層34上形成由氧化銦所構成之通道用氧化物層740。此外，通道用氧化物層740之厚度為約20nm。
此處，本實施形態之通道用氧化物層740所使用之含銦(In)之前驅體之例為乙醯丙酮酸銦。其他例可採用硝酸銦、氯化銦、或是各種銦烷氧化物(例如銦異丙氧化物、銦丁氧化物、銦乙氧化物、銦甲氧乙氧化物)。
此外，對於藉由和本實施形態之通道用氧化物層740為同樣製程所形成之氧化銦層之X光繞射(XRD)進行調查，得到了令人玩味的結果。圖11A顯示藉由和薄膜電晶體700之通道製程為同樣製程所形成之氧化銦層之X光繞射(XRD)結果圖。比較起見，圖11B顯示了藉由和第1實施形態之薄膜電晶體之通道製程為同樣製程所形成之IZO層之X光繞射(XRD)結果。
圖11A中，確認出被認為顯示In2O3(222)之(a)所示波峰與被認為顯示In2O3(400)之(b)所示波峰。從而，可知本實施形態之通道用氧化物層740至少具有結晶性。另一方面，圖11B中，如前述般，由於未確認到波峰，故確認了至少於本測定範圍中為非晶質狀。此外，圖11A之(c)之波峰係源自形成有氧化銦層之基板上的氧化矽(SiO2)之波峰，圖11B之(d)之波峰係源自形成有IZO層之基板(石英)的波峰。
其次，調查本實施形態之薄膜電晶體700之電氣特性。圖12係本實施形態之薄膜電晶體700之Vg-Id特 性圖。此外，表4係顯示薄膜電晶體700有關次臨界特性(SS)、電場效應遷移度(μFE)之特性。
如圖12以及表4所示般，薄膜電晶體700之ON/OFF比為超過107之級數的值。此外，確認了該其他電氣特性對電晶體而言也為良好結果。
從而，薄膜電晶體700即便其構成之一部分的通道為具有結晶性之情況，也可得到良好的電氣特性。
<其他實施形態>
為了適當地達成上述各實施形態之效果，第1前驅體溶液的溶劑較佳為選自乙醇、丙醇、丁醇、2-甲氧乙醇、2-乙氧基乙醇、2-丁氧基乙醇的群之2種醇的混合溶劑。又，第2前驅體溶液的溶劑較佳為選自乙醇、丙醇、丁醇、2-甲氧乙醇、2-乙氧基乙醇、2-丁氧基乙醇的群之1種醇溶劑，或選自醋酸、丙酸、辛酸的群之1種羧酸溶劑。又，通道用前驅體溶液的溶劑較佳為選自乙醇、丙醇、丁醇、2-甲氧乙醇、2-乙氧基乙醇、2-丁氧基乙醇的群之1種醇溶劑，或選自醋酸、丙酸、辛酸的群之1種羧酸溶劑。
進而，為了適當地達成上述各實施形態之效果，閘極電極層用前驅體溶液的溶劑較佳為選自乙醇、丙醇、 丁醇、2-甲氧乙醇、2-乙氧基乙醇、2-丁氧基乙醇的群之1種醇溶劑，或選自醋酸、丙酸、辛酸的群之1種羧酸溶劑。此外，源極/汲極電極用前驅體溶液之溶劑以選自乙醇、丙醇、丁醇、2-甲氧乙醇、2-乙氧基乙醇、2-丁氧乙醇的群1種之醇類溶劑、或是選自醋酸、丙酸、辛酸的群1種的羧酸溶劑為佳。
又，上述各實施形態中，作為溶液法中的正式燒結，只要是用以形成第1氧化物之加熱溫度為450℃以上700℃以下，便可獲得上述各實施形態的至少一部分效果。又，作為溶液法中的正式燒結，只要是用以形成第2氧化物之加熱溫度為250℃以上700℃以下，便可獲得上述各實施形態的至少一部分效果。又，作為溶液法中的正式燒結，只要是用以形成通道用氧化物之加熱溫度為250℃以上700℃以下，便可獲得上述各實施形態的至少一部分效果。
進而，上述各實施形態中，作為溶液法中的正式燒結，只要是用以形成閘極電極用氧化物之加熱溫度為500℃以上900℃以下，便可獲得上述各實施形態的至少一部分效果。此外，作為溶液法中的正式燒結，只要是用以形成源極/汲極電極用氧化物之加熱溫度為450℃以上700℃以下，便可獲得上述各實施形態的至少一部效果。
此外，於上述第5以及第6實施形態中，在幾個氧化物層的形成之際，係進行施以壓模加工之「壓模製程」。此壓模製程中的壓力不限於所代表性地例示之 5MPa。如幾個例子所述，只要此壓模製程中的壓力為1MPa以上20MPa以下的範圍內之壓力，便可獲得上述各實施形態的至少一部分效果。
於上述第5以及第6實施形態中，係針對已獲得高塑性變形能力各前驅體層施以壓模加工。其結果，則縱使是施以壓模加工之際所施加之壓力為1MPa以上20MPa以下的低壓力，但各前驅體層仍會隨著模的表面形狀而變形，從而便可以高精確度來形成期望的壓模構造。又，藉由將該壓力設定為1MPa以上20MPa以下之低壓力範圍，則在施以壓模加工之際模便不易損傷，且亦有利於大面積化。
此處，使上述壓力為「1MPa以上20MPa以下」的範圍內之理由如以下所述。首先，若該壓力小於1MPa的情況，則會有壓力過低而無法將各前驅體層壓模的情況之緣故。另一方面，若該壓力為20MPa，由於可充分地將前驅體層壓模，因此便不須施加其以上的壓力之緣故。從上述觀點來看，上述第5及第6實施形態之壓模製程中，較佳係以2MPa以上10MPa以下的範圍內之壓力來施以壓模加工。
又，用以形成上述各實施形態中的各氧化物層之預備燒結之際，預備燒結溫度最佳為100℃以上250℃以下。此係因為能夠使各種前驅體層中的溶劑更高準確度地蒸發的緣故。又，特別是，之後進行壓模製程的情況下，藉由在上述溫度範圍下進行預備燒結，便可形成能 夠在將來獲得可塑性變形的特性之較適當的凝膠狀態(為熱分解前且殘留有有機鏈之狀態)。
此外，於上述第5以及第6實施形態之壓模製程中，使用事先加熱至80℃以上300℃以下之模(代表性者為閘極電極用模M1、源極/汲極電極用模M2、或是閘極絕緣層用模M3)來施以壓模加工為其他較佳樣態。
使模的較佳溫度為80℃以上300℃以下之理由如以下所述。首先，在未達80℃的情況，會因各前驅體層的溫度降低而導致各前驅體層的塑性變形能力降低。進而，在大於300℃的情況，則會因各前驅體層的固化反應過度進行而導致各前驅體層的塑性變形能力降低。從上述觀點來看，在壓模製程中，更佳係使用已被加熱至100℃以上250℃以下的模來施以壓模加工。
又，上述壓模製程中，較佳係針對壓模面所接觸之各前驅體層的表面預先施以脫模處理，及/或針對其模的壓模面預先施以脫模處理，之後，再針對各前驅體層施以壓模加工。藉由施以上述處理，由於可降低各前驅體層與模之間的摩擦力，因此便可對各前驅體層更加精確度良好地施以壓模加工。此外，可使用於脫模處理之脫模劑可例示界面活性劑(例如氟系界面活性劑、矽系界面活性劑、非離子系界面活性劑等)、含氟類鑽石碳等。
又，在針對上述各實施形態的各前驅體層之壓模製程與正式燒結製程之間包含有以該前驅體層會在施有壓模加工之各前驅體層(例如閘極電極層用前驅體層)當 中層厚最薄的區域處被去除之條件來整體地蝕刻該前驅體層之製程係為一更佳樣態。此係因為能夠較正式燒結各前驅體層後再進行蝕刻，要容易去除不需要的區域之緣故。因此，於上述各實施形態，可取代於正式燒結後進行整面蝕刻的製程，採用前述更佳的一樣態。
如上所述，上述各實施形態的揭示係為了說明該等實施形態而記載，而非用以限定本發明而記載。再者，包含有各實施形態的其他組合之本發明範圍內所存在的變形例亦應包含於申請專利範圍。
10‧‧‧高耐熱玻璃
20,520‧‧‧閘極電極用氧化物層
20a,520a‧‧‧閘極電極用前驅體層
30,630‧‧‧閘極絕緣層
32,632‧‧‧第1氧化物層
32a,632a‧‧‧第1前驅體層
34,234,334,434,634‧‧‧第2氧化物層
34a,634a‧‧‧第2前驅體層
40,740‧‧‧通道用氧化物層
40a‧‧‧通道用前驅體層
50‧‧‧ITO層
52,552‧‧‧汲極電極
54,554‧‧‧源極電極
90‧‧‧光阻膜
210‧‧‧基板
100,200,300,400,500,600,700‧‧‧薄膜電晶體
220‧‧‧鉑層
550‧‧‧源極/汲極電極用氧化物層
550a‧‧‧源極/汲極電極用前驅體層
630a‧‧‧閘極絕緣層用前驅體層
M1‧‧‧閘極電極用模
M2‧‧‧源極/汲極電極用模
M3‧‧‧閘極絕緣層用模
圖1A係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖1B係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖1C係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖1D係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖1E係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖1F係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖1G係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖1H係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖1J係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖1K係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖1L係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖1M係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖2係顯示本發明之第1實施形態之薄膜電晶體之Vg-Id特性圖。
圖3係顯示經過和本發明之第1實施形態之第1氧化物之製程為相同製程所製作之包含第1氧化物的堆疊構造之剖面TEM照片。
圖4係顯示經過和本發明之第1實施形態之第2氧化物之製程為相同製程所製作之第2氧化物表面之AFM像。
圖5係顯示本發明之第2乃至第4實施形態之薄膜電晶體之Vg-Id特性圖。
圖6係顯示本發明之第1乃至第4實施形態之第1氧化物層相對於頻率(Hz)之tanδ值之圖。
圖7A係顯示本發明之第5實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖7B係顯示本發明之第5實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖7C係顯示本發明之第5實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖7D係顯示本發明之第5實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖7E係顯示本發明之第5實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖7F係顯示本發明之第5實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖7G係顯示本發明之第5實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖8係顯示本發明之第5實施形態之薄膜電晶體之利用光學顯微鏡所得平面照片。
圖9係顯示本發明之第5實施形態之薄膜電晶體之Vg-Id特性圖。
圖10A係顯示本發明之第6實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖10B係顯示本發明之第6實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖10C係顯示本發明之第6實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖10D係顯示本發明之第6實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖10E係顯示本發明之第6實施形態之薄膜電晶體之製造方法之一過程的剖面示意圖。
圖11A係顯示藉由和本發明之第7實施形態之薄膜電晶體之通道製程為同樣的製程所形成之氧化銦層之X光繞射(XRD)之結果圖。
圖11B係顯示藉由和本發明之第1實施形態之薄膜電晶體之通道製程為同樣的製程所形成之IZO層之X光繞射(XRD)之結果圖。
圖12係顯示本發明之第7實施形態之薄膜電晶體之Vg-Id特性圖。
10(210)‧‧‧高耐熱玻璃
20(220)‧‧‧閘極電極用氧化物層
30‧‧‧閘極絕緣層
32‧‧‧第1氧化物層
34,234,334,434‧‧‧第2氧化物層
40(740)‧‧‧通道用氧化物層
52‧‧‧汲極電極
54‧‧‧源極電極

Claims (28)

  1. 一種薄膜電晶體，係於閘極電極與通道之間具備有堆疊氧化物，該堆疊氧化物具有：第1氧化物(可含有不可避免之雜質)之層，係相接於該閘極電極，為由鉍(Bi)與鈮(Nb)所構成之氧化物、或是由鉍(Bi)與鋅(Zn)與鈮(Nb)所構成之氧化物；以及，第2氧化物(可含有不可避免之雜質)之層，係相接於該通道，為選自由鑭(La)與鉭(Ta)所構成之氧化物、由鑭(La)與鋯(Zr)所構成之氧化物、以及由鍶(Sr)與鉭(Ta)所構成之氧化物之群中1種；該通道為通道用氧化物(可含有不可避免之雜質)。
  2. 如申請專利範圍第1項之薄膜電晶體，其中該通道用氧化物為非晶質狀。
  3. 如申請專利範圍第1項之薄膜電晶體，其中該通道係選自由銦(In)與鋅(Zn)所構成之氧化物、由鎵(Ga)與鋅(Zn)所構成之氧化物、由鋁(Al)與鋅(Zn)所構成之氧化物、由鋅(Zn)與錫(Sn)所構成之氧化物、由鋅(Zn)與銦(In)與錫(Sn)所構成之氧化物、由銦(In)與鎵(Ga)與鋅(Zn)所構成之氧化物、由鑭(La)與銦(In)與鋅(Zn)所構成之氧化物、由鉿(Hf)與銦(In)與鋅(Zn)所構成之氧化物、由鈧(Sc)與銦(In)與鋅(Zn)所構成之氧化物、以及氧化銦之群中1種的通道用氧化物。
  4. 如申請專利範圍第1至3項中任一項之薄膜電晶體，其中該閘極電極係選自由鑭(La)與鎳(Ni)所構成之氧化物、由銻(Sb)與錫(Sn)所構成之氧化物、以及由銦(In)與錫(Sn)所構成之氧化物之群中1種的閘極電極用 氧化物(可含有不可避免之雜質)。
  5. 如申請專利範圍第1至4項中任一項之薄膜電晶體，係進一步具備有源極電極以及汲極電極；且該源極電極以及該汲極電極係由銦(In)與錫(Sn)所構成之氧化物(可含有不可避免之雜質)或是由鑭(La)與鎳(Ni)所構成之氧化物(可含有不可避免之雜質)。
  6. 如申請專利範圍第1至5項中任一項之薄膜電晶體，其中該第2氧化物為非晶質狀。
  7. 如申請專利範圍第1至6項中任一項之薄膜電晶體，其中該第1氧化物包含有結晶相以及非晶質相。
  8. 如申請專利範圍第1至7項中任一項之薄膜電晶體，其中該堆疊氧化物之合成電容為5×10-8F/cm2以上1×10-6F/cm2以下。
  9. 如申請專利範圍第1至7項中任一項之薄膜電晶體，其中該堆疊氧化物之合成介電係數為60以上200以下。
  10. 如申請專利範圍第1至8項中任一項之薄膜電晶體，其中該通道層之厚度為5nm以上80nm以下。
  11. 如申請專利範圍第1至8項中任一項之薄膜電晶體，其中該第1氧化物係由鉍(Bi)與鈮(Nb)所構成之氧化物(可含有不可避免之雜質)，且該鉍(Bi)為1時則該鈮(Nb)之原子組成比為0.33以上3以下；該第2氧化物係由鑭(La)與鉭(Ta)所構成之氧化物(可含有不可避免之雜質)，且該鑭(La)為1時則該鉭(Ta)之原子組成比為0.11以上9以下。
  12. 如申請專利範圍第1或2項之薄膜電晶體，其中該通道用氧化物係由銦(In)與鋅(Zn)所構成之氧化物，且該銦(In)為1時則該鋅(Zn)之原子組成比為0.25以上1以下。
  13. 一種薄膜電晶體之製造方法，係在閘極電極層之形成製程與形成通道用氧化物(可含有不可避免之雜質)之通道的形成製程之間包含有第1氧化物形成製程及第2氧化物形成製程；該第1氧化物形成製程係藉由將第1前驅體層(為使用以含鉍(Bi)之前驅體及含鈮(Nb)之前驅體為溶質之前驅體溶液、或是以含鉍(Bi)之前驅體、含鋅(Zn)之前驅體、及含鈮(Nb)之前驅體為溶質之前驅體溶液之第1前驅體溶液作為起始材)於含氧氛圍中加熱，而使得由該鉍(Bi)與該鈮(Nb)、或是由該鉍(Bi)與該鋅(Zn)與該鈮(Nb)所構成的第1氧化物(可含有無法避免之雜質)以相接於閘極電極層的方式來形成；該第2氧化物形成製程係藉由將第2前驅體層(使用選自以含鑭(La)之前驅體及含鉭(Ta)之前驅體為溶質之前驅體溶液、以含鑭(La)之前驅體及含有鋯(Zr)之前驅體為溶質之前驅體溶液、及以含鍶(Sr)之前驅體及含鉭(Ta)之前驅體為溶質之前驅體溶液之群中1種的第2前驅體溶液作為起始材)在含氧氛圍中加熱，而使得由該鑭(La)與該鉭(Ta)、由該鑭(La)與該鋯(Zr)、或是由該鍶(Sr)與該鉭(Ta)所構成的第2氧化物(可含有無法避免 之雜質)以相接於通道的方式來形成。
  14. 如申請專利範圍第13項之薄膜電晶體之製造方法，其中該通道用氧化物為非晶質狀。
  15. 如申請專利範圍第13項之薄膜電晶體之製造方法，其中該通道之形成製程係將使用選自以含銦(In)之前驅體以及含鋅(Zn)之前驅體為溶質之前驅體溶液、以含鎵(Ga)之前驅體以及含鋅(Zn)之前驅體為溶質之前驅體溶液、以含鋁(Al)之前驅體以及含鋅(Zn)之前驅體為溶質之前驅體溶液、以含鋅(Zn)之前驅體以及含錫(Sn)之前驅體為溶質之前驅體溶液、以含鋅(Zn)之前驅體與含銦(In)之前驅體與含錫(Sn)之前驅體為溶質之前驅體溶液、以含銦(In)之前驅體與含鎵(Ga)之前驅體與含鋅(Zn)之前驅體為溶質之前驅體溶液、以含鑭(La)之前驅體與含銦(In)之前驅體與含鋅(Zn)之前驅體為溶質之前驅體溶液、以含鉿(Hf)之前驅體與含銦(In)之前驅體與含鋅(Zn)之前驅體為溶質之前驅體溶液、以含鈧(Sc)之前驅體與含銦(In)之前驅體與含鋅(Zn)之前驅體為溶質之前驅體溶液、以及含銦(In)之前驅體所組成群中1種的通道用前驅體溶液作為起始材之通道用前驅體層在含氧雰圍中進行加熱，藉以形成選自由該銦(In)與該鋅(Zn)所構成之氧化物、由該鎵(Ga)與該鋅(Zn)所構成之氧化物、由該鋁(Al)與該鋅(Zn)所構成之氧化物、由該鋅(Zn)與該錫(Sn)所構成之氧化物、由該鋅(Zn)與該銦(In)與該錫(Sn)所構成之氧化物、由該銦(In)與該鎵(Ga)與該鋅(Zn)所構成之氧化物、由該鑭(La)與該銦(In)與該 鋅(Zn)所構成之氧化物、由該鉿(Hf)與該銦(In)與該鋅(Zn)所構成之氧化物、由該鈧(Sc)與該銦(In)與該鋅(Zn)所構成之氧化物、以及氧化銦所組成群中1種的通道用氧化物。
  16. 如申請專利範圍第13至15項中任一項之薄膜電晶體之製造方法，其中用以形成該第1氧化物之加熱溫度為450℃以上700℃以下；用以形成該第2氧化物之加熱溫度為250℃以上700℃；用以形成該通道用氧化物之加熱溫度為250℃以上700℃以下。
  17. 如申請專利範圍第13至16項中任一項之薄膜電晶體之製造方法，其中該閘極電極層之形成製程係將電極層用前驅體層(為使用以含鑭(La)之前驅體及含鎳(Ni)之前驅體為溶質之前驅體溶液、以含銻(Sb)之前驅體及含錫(Sn)之前驅體為溶質之前驅體溶液、或以含銦(In)之前驅體與含錫(Sn)之前驅體為溶質之前驅體溶液之閘極電極用前驅體溶液作為起始材)在含氧氛圍中加熱，藉以形成為由該鑭(La)與該鎳(Ni)所構成的氧化物、由該銻(Sb)與該錫(Sn)所構成的氧化物、或由該銦(In)與該錫(Sn)所構成的氧化物之閘極電極用氧化物(可含有無法避免之雜質)之製程。
  18. 如申請專利範圍第17項之薄膜電晶體之製造方法，其中用以形成該閘極電極用氧化物之加熱溫度為500℃以上900℃以下。
  19. 如申請專利範圍第13至18項中任一項之薄膜電晶體之製造方法，係進一步包含有形成源極電極以及汲極電極之製程；該形成源極電極以及汲極電極之製程係將源極/汲極電極用前驅體層(為使用以含銦(In)之前驅體與含錫(Sn)之前驅體為溶質之前驅體溶液或是含鑭(La)之前驅體與含鎳(Ni)之前驅體為溶質之前驅體溶液之源極/汲極電極用前驅體溶液作為起始材)於含氧雰圍中加熱，藉以形成為由該銦(In)與該錫(Sn)所構成之氧化物、或是由該鑭(La)與該鎳(Ni)所構成之氧化物之源極/汲極電極用氧化物(可含有不可避免之雜質)。
  20. 如申請專利範圍第19項之薄膜電晶體之製造方法，其中用以形成該源極/汲極電極用氧化物之加熱溫度為450℃以上700℃以下。
  21. 如申請專利範圍第13至15項中任一項之薄膜電晶體之製造方法，係於該第1氧化物形成製程或是該第2氧化物形成製程進一步包含有壓模製程，係在形成該第1氧化物或是該第2氧化物之前，將使用該第1前驅體溶液作為起始材之第1前驅體層或是使用該第2前驅體溶液作為起始材之第2前驅體層於含氧雰圍中、80℃以上300℃以下加熱之狀態下施以壓模加工，來對該第1前驅體層或是該第2前驅體層形成壓模構造。
  22. 如申請專利範圍第13至15項中任一項之薄膜電晶體之製造方法，係於該通道之形成製程進一步包含有壓模製程，係在形成該通道用氧化物之前，將使用該通 道用前驅體溶液作為起始材之通道用前驅體層於含氧雰圍中、80℃以上300℃以下加熱之狀態下施以壓模加工，來對該通道用前驅體層形成壓模構造。
  23. 如申請專利範圍第17或18項之薄膜電晶體之製造方法，係於該閘極電極層之形成製程進一步具備有壓模製程，係在形成該閘極電極用氧化物之前，將使用該閘極電極用前驅體溶液作為起始材之閘極電極用前驅體層於含氧雰圍中、80℃以上300℃以下加熱之狀態下施以壓模加工，來對該閘極電極用前驅體層形成壓模構造。
  24. 如申請專利範圍第19或20項之薄膜電晶體之製造方法，係於該形成源極電極以及汲極電極之製程進一步具備有壓模製程，係於形成該源極/汲極電極用氧化物之前，將使用該源極/汲極電極用前驅體溶液作為起始材之源極/汲極電極用前驅體層於含氧雰圍中、80℃以上300℃以下加熱之狀態下施以壓模加工，來對該源極/汲極電極用前驅體層形成壓模構造。
  25. 如申請專利範圍第13至24項中任一項之薄膜電晶體之製造方法，其中該第2氧化物為非晶質狀。
  26. 如申請專利範圍第13至25項中任一項之薄膜電晶體之製造方法，其中該第1氧化物包含有結晶相以及非晶質相。
  27. 如申請專利範圍第13至24項中任一項之薄膜電晶體之製造方法，其中於該壓模製程係以1MPa以上20MPa以下之範圍內的壓力來施以該壓模加工。
  28. 如申請專利範圍第13至24項中任一項之薄膜電晶體之製造方法，其中於該壓模製程係事先使用被加熱至80℃以上300℃以下範圍內之溫度的模來施以該壓模加工。
TW101142733A 2011-11-18 2012-11-16 薄膜電晶體以及薄膜電晶體之製造方法 TW201330275A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011252174A JP5598928B2 (ja) 2011-11-18 2011-11-18 薄膜トランジスタ及び薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
TW201330275A true TW201330275A (zh) 2013-07-16

Family

ID=48429655

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101142733A TW201330275A (zh) 2011-11-18 2012-11-16 薄膜電晶體以及薄膜電晶體之製造方法

Country Status (3)

Country Link
JP (1) JP5598928B2 (zh)
TW (1) TW201330275A (zh)
WO (1) WO2013073601A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148336A1 (ja) * 2013-03-22 2014-09-25 独立行政法人科学技術振興機構 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
JP6238660B2 (ja) * 2013-09-19 2017-11-29 国立大学法人北陸先端科学技術大学院大学 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6508724B2 (ja) 2013-12-16 2019-05-08 国立大学法人北陸先端科学技術大学院大学 半導体素子及びその製造方法、並びに脂肪族ポリカーボネート
JP6241848B2 (ja) * 2014-01-31 2017-12-06 国立研究開発法人物質・材料研究機構 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117619A (ja) * 2007-11-06 2009-05-28 Idemitsu Kosan Co Ltd 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2010258057A (ja) * 2009-04-22 2010-11-11 Konica Minolta Holdings Inc 金属酸化物半導体、その製造方法、及びそれを用いた薄膜トランジスタ
CN102870245B (zh) * 2010-05-07 2015-07-29 独立行政法人科学技术振兴机构 功能设备的制造方法、场效应晶体管和薄膜晶体管

Also Published As

Publication number Publication date
WO2013073601A1 (ja) 2013-05-23
JP2013110175A (ja) 2013-06-06
JP5598928B2 (ja) 2014-10-01

Similar Documents

Publication Publication Date Title
TWI591830B (zh) Thin film transistor and thin film transistor manufacturing method
TWI621142B (zh) Method for manufacturing dielectric layer and dielectric layer, and method for manufacturing solid state electronic device and solid state electronic device
JP5278717B1 (ja) 固体電子装置
JP6033594B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TW201330275A (zh) 薄膜電晶體以及薄膜電晶體之製造方法
JP5615945B2 (ja) 積層キャパシター及び積層キャパシターの製造方法
TWI467612B (zh) Solid electronic devices (1)
TWI610351B (zh) 氧化物層及氧化物層之製造方法、以及具備該氧化物層之電容器、半導體裝置、及微機電系統
TW201327841A (zh) 薄膜電晶體及薄膜電晶體之製造方法
JP6238660B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2016167565A (ja) 導電性材料、固体電子装置、及びエッチングマスク材料、並びに導電性材料の製造方法及びエッチングマスク材料の製造方法