TW201249110A - Phase lock loop circuit - Google Patents
Phase lock loop circuit Download PDFInfo
- Publication number
- TW201249110A TW201249110A TW100117429A TW100117429A TW201249110A TW 201249110 A TW201249110 A TW 201249110A TW 100117429 A TW100117429 A TW 100117429A TW 100117429 A TW100117429 A TW 100117429A TW 201249110 A TW201249110 A TW 201249110A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- phase
- low
- bandwidth
- pass filter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
201249110 六、發明說明: 【發明所屬之技術領域】 ,且特別是有關於 的鎖相迴路電路。 本發明是有關於一種鎖相迴路電路 一種可快速並精確鎖定所需頻率及相位 【先前技術】 鎖相迴路(Phase Lock Loop,PLL)電路的發展過 已久’而至今仍為技術研討之要角,主要因其 ^ 泛並擁有高度發展潛力。簡言之,鎖相迴 ς ^廣 體作用即是使㈣率變動量極低的振i源作為^參^整 經由閉迴路控制系統的回授作用,驅動可變頻率之^的 動作,使魏快速且持續穩定地和錄源達到同相位大 態’即為相位鎖定(Phase Locked)。 此外,目前的鎖相迴路電路很多係採用粗調迴路 ⑹arse tune loop)及微調迴路(fine tune 1〇〇p)共存的雙迴路 ό又计。典型的類比雙迴路鎖相迴路在穩定度的考量下,會 使用大電阻和大電容構成其粗綱路,以產生很低頻的極 點(pole)。此外,對於雙迴路鎖相迴路在鎖定時的穩定度, 則以微調迴路的設計為主要考量。傳統的雙迴路鎖相迴路 架構其壓控振盪器(voltage contr〇i 〇scillat〇r)有低的頻率增 益(frequency gam ; Kvco) ’並因而有低的相位雜訊(phase Noise)和極佳的電源拒斥比(p〇wer supply rejecti〇n如〇, PSRR) 〇 然而’先别技術中的雙迴路鎖相迴路電路因其粗調低 2〇l249li〇 寬是固定且被過度地侷限,故傳統雙迴路鎖 迴路電路的最大缺點是其鎖定反應速度报慢。 【發明内容】 的蚀^%提供—種可快速並精確駭所f頻率及相位 的鎖相迴路電路。 时發明提出一種鎖相迴路電路,其包括相位頻率偵測 ,、粗調低通渡波器模組、壓控振蘯器模組以及回授路徑。 目位頻率_ 比韻w纽回授喊的頻率及相 ^粗調低通缝器模組用於以漸進縮小之献,對指示 •匕較結果之—控制訊號進行低通滤波,而產生據波訊 ^。堅控振藍||模_於以第—壓控振朗益而根據控制 2來產生第-振舰號,並祕以第二壓控振盪增益而 iff、波訊號來產生第二振㈣號,以及依據第一振盡訊 =二第—振盪訊號產生輸出訊號。其巾第二壓控振盡增益 =於第-壓控振蘯增益。回授路徑用於依據輸出訊號而 徒供回授訊號至相位頻率偵測器。 在本發明之-實施例中’上述之壓控鎌顏組包括 -壓控振盪、第二壓控振盪H以及混合器。第一 ,盛器具有第-壓控㈣增益,並_於相位頻率^ 器用以根據控制訊號以產生第—振盪訊號。第二壓控 具有第—壓控振盪增盈,並域至粗調低通濾波器模 =用於根據濾波訊號以產生第二振盪訊號。混合器域 至苐-馳㈣H與第二壓控赌器,用於混合第一振後 201249110 訊號與第一振蓋訊號以產生輸出訊號。 在本發明之-實施例中,上述之粗調低通滤波器 的頻寬係每隔一預設週期縮小一既定值。 、 在本發明之一實施例中,上述之粗調低通遽波器模組 包括第-低通歧器以及頻寬控制器。第—低通遽波器輕 接至壓控減n模組,用於依據頻寬控·號來調整頻 寬’並以調整後的頻絲對控制域進行低韻波,而產 生遽波訊號。頻寬控制制於產生並提供頻寬控制訊號至 第一低通濾波器,以漸進地縮小上述之頻寬。 〇〇在本發明之一實施例中,上述之頻寬控制器包括計時 器以及第二低職波器。計時||用於產生觸發訊號。第二 低通濾波器用於依據觸發訊號來產生頻寬控制訊號。 在本發明之一實施例中,上述之計時器每隔一預設週 期產生觸發訊號,以使第二低通濾波器每隔預設週期產生 頻寬控制訊號以指示第一低通濾波器縮小上述之頻寬。 ▲在本發明之一實施例中,上述之第一低通濾波器包括 可變電阻以及電容。可變電阻耦接於相位頻率偵測器,用 於依據頻寬控制訊號改變其電阻值。電容具有耦接於系統 電壓的第一端,以及耦接至可變電阻以輪出濾波訊號的第 二端。 在本發明之一貫施例中’上述之鎖相迴路電路,更包 括電何果。電何泵耦接至相位頻率偵測器,以依據相位頻 率偵測器之比較結果來產生控制訊號 在本發明之一實施例中,上述之鎖相迴路電路更包括 201249110 迴路濾、波器。迴路濾波器 輸出之控制訊號進行濾、波以提供荷系所 塵控振。 ㈣低麵波ϋ模組與 模組的頻if漸相迴路電路的粗調低通濾波器 疋日卞,其粗調低通·器模組的 =羊鎖 使鎖相迴路電路可以迅速又正二變動的’而 定在特定的頻率。疋將其輪出訊號的頻率鎖 兴與=本Γ月之上述特徵和優點能更明顯雜,下文特 牛貝施例,並配合所附圖式作詳細說明如下。 【實施方式】 於以下貫補巾’在馳㈣電路進行歡的初期, :的粗调低通滤波器模組係被設定為具有較大的頻 見’因此可使輸出訊號的頻率快速地被調整至所預期的頻 率附近。此外’在鎖相迴路電路進行鎖定的末期,該粗調 低通滤波賴組係被奴為具有較小賴寬,目此可使輸 出汛號的頻率準確地被調整成所預期的頻率。結果,此鎖 相迴路電路可以迅速又正確地將錄丨織的辭鎖定在 特定的頻率。 請參考圖1,圖1為本發明第一實施例之鎖相迴路電 路100的功能方塊圖。相位頻率偵測器i丨0(phase frequency detector, PFD)用以比較輸入訊號pref及回授訊號F〇的頻 率及相位,並依據比較結果,產生升壓控制訊號%及降壓 201249110 控制訊號sD。 電荷泵730耦接於相位頻率偵測器110,用以接收產 生升壓控制訊號Su及降壓控制訊號Sd,以產生控制訊號 Sc換5之’控制訊號sc可以指示出輸入訊號Fref及回 授訊號Fo的頻率及相位之比較結果。 此外,依據設計要求,鎖相迴路電路1〇〇可選擇性地 更包括一迴路濾波器740。迴路濾波器740耦接於電荷泵 730,用於對電荷泵73〇所輸出之控制訊號心進行濾波。 粗調低通濾波器模組12〇耦接至相位頻率偵測器 110’用以接收指示相位頻率偵測器11〇的比較結果之控制 訊號Sc。如前所述,於一些實施例中,粗調低通濾波器模 組120是透過電荷泵73〇來耦接至相位頻率偵測器11〇, 故控制訊號Sc由電荷泵730接收而得。而於另一些實施例 中,則可更透過迴路濾波器740來鶴接至相位頻率偵測器 110 ’故控制訊號sc可由迴路濾波器740接收而得。 粗調低通濾波器模組120用於以一漸進縮小之頻寬, 對控制訊號Sc進行低通濾波,而產生濾波訊號Sp。換言 之,當鎖相迴路電路100開始運作後,粗調低通濾波器模 組120的頻寬會被漸進地縮小。 圖1亦顯示粗调低通濾'波器模組120之一細部結構之 實施例。如圖1所示,粗調低通濾波器模組12〇包括第— 低通濾波器124以及頻寬控制器122,其中第一低通濾波 态124的頻寬即為上述粗調低通濾波器模組12〇之被逐漸 縮小的頻寬。第一低通濾波器124耦接至頻寬控制器122, 8 201249110 用於由頻寬控制器122接收一頻寬控制訊號8〜來調整其 頻寬。換S之’在頻寬控制訊號Sw的控制之下,第一低 通濾波器124的頻寬(即粗調低通濾波器模組12〇的頻寬) 會逐漸地被縮小。此外,第一低通濾波器124可接收控制 訊號Sc’以調整後的頻寬來對控制訊號心進行低通濾波, 而產生濾波訊號SF,並將濾波訊號sF提供給壓控振盪模 組 130。 ' 壓控振盪模組130轉接於粗調低通遽波器模組12〇與 電荷泵730(可透過迴路濾波器74〇),用於同時根據控制訊 號Sc與渡波訊號SF來產生一輸出訊號Fout。仔細而言, 壓控振盪模組130根據控制訊號sc,而以第一壓控振盪增 益K1而來產生第一振盪訊號!^。此外,壓控振盪模組13〇 並根據濾波訊號SF,而以第二壓控振盪增益K2來產生第 二振盪訊號。較佳地’第二壓控振盪增益Κ2高於第一 壓控振盪增益Κ1 ’更佳地,第二壓控振盪增益Κ2遠高於 第一壓控振盪增益Κ1。壓控振盪模組13〇再依據第一振盪 訊號Fi與第二振盪訊號f2產生輸出訊號F〇ut。 圖1亦顯示壓控振盪模組130之一細部結構之實施 例。如圖1所示,壓控振盪模組13〇可包括第一壓控振盪 器132、第二壓控振盪器134以及混合器136。第一壓控振 盪器132具有上述的第一壓控振盪增益κΐ,並耦接於相位 頻率偵測器110,用以根據控制訊號Sc以產生第一振盪訊 號Fi。第二壓控振盪器134具有第二壓控振盪增益Κ2 ’ 並耦接至粗調低通濾波器模組120,用於根據濾波訊號Sf 201249110 以產生第二振盪訊號混合器136编接至第一壓 器m與第二壓控振盪器136,餘混合第—振盪^號& 與第二振盪訊號匕以產生輸出訊號Fout。其中,輪出訊號 Fout的頻率等於第—振舰號&的頻率與第 = F2的頻率的總和。 壓控振盪器模组13〇更經由一回授路徑Μ〇搞接至相 位頻率偵測n 11G。回授雜MG可_於壓控振靈器模 組130與相位頻率伯測器11〇之間,用於依據該輸出訊號 Fout而提供回授訊號仏至該相位頻率偵測器。 值得注意的是’在圖i所示之實施例中,輸出訊號F〇ut 與回授訊號Fo是同—個訊號。然而,本發明並不以此為 限。例如,在其他實施例中,回授路徑14〇包含有一至多 個除頻H ’亦即回授職Fg可以是輸出訊號⑽經回授 路徑140的除頻器除頻後產生。 在上述配置下,當輸入訊號Fref的頻率及相位與回授 訊號Fo的頻率及相位不同時,相位頻率偵測器丨會藉 由改變控制訊號Sc的電位,來調整塵控振盪模組wo所產 生的回授§fl號Fo之頻率及相位,進一歩使回授訊號f〇的 頻率及相位趨近於輸入訊號Fref的頻率及相位,並最終使 回授訊號Fo及輸入訊號Fref兩者的頻率及相位相同,而 完成輸出訊號Fout及回授訊號Fo的鎖定。 仔細而言,藉由相位頻率偵測器11〇將輸入訊號Fref 與回授訊號Fo的頻率及相位相比較,可以依據比較結果 來改變控制訊號Sc的電位’並進而利用壓控振盡模組 201249110 改變第-振盡訊號Fi的頻率 粗調低通濾波哭楹細19Λ ^ r田於愿波°礼说〜疋 得,Trg^^d/。^ 120將控制訊號^進行低通濾波而 付亦即濾波訊號sF的電位鱼控制s 某程度的相關。心制#u c的電位之間有 波m辦S 制訊號心的電位被調整時,濾 130 “ί二振ί亦隨之改變,進而可藉由壓控振盡模組 於s 盪域F2的頻率。結果,藉由調整控制訊 率可振_F1與第二振堡 mm進支回授訊號Fo的頻率與相位。重
入,,回授訊號F°的頻率及相位即可趨近於輸 入訊號Fref的艇鱼s干月J 授訊號相位,祕制_峨F_及回 必須瞭解的是’⑽_低通濾波賴組 進縮小之败,因此勒_電路議^ 鎖定在特定的頻率。以下將=== ΐ主 、在鎖相迴路電路⑽鎖定回授訊號F。的頻率 的過,中’其軟的反應速度與_低通濾波器模植㈣ 的紅有關。當粗調低猶波器模組120的頻寬越大時, 鎖相迴路電路100的敎反應速度越慢,但鎖定的頻 確度則H反之’當粗調低通濾波賴組⑽的頻寬越
小時,鎖相迴路電路⑽的鎖定反應速度越快,但卻且有 較高的精確度。 —I 在本實施财’在勒轉電路100職運作後,粗 調低通濾波賴組12G之頻寬係設定為漸進地縮小。如此
S 11 201249110 一來’在鎖相迴路電路1〇〇在對回授訊號F〇進行鎖定的 初期,因粗調低通濾波器模組120有較大的頻寬,回授訊 號Fo的頻率可先被快速地被調整至輸入訊號Fref的頻率 附近。接下來’在鎖相迴路電路1〇〇在對回授訊號F〇進 行鎖定的末期’因粗調低通濾波器模組12〇有較小的頻 寬’回授訊號Fo的頻率可準確地被調整成輸入訊號Fref 的頻率。結果’鎖相迴路電路1〇〇可以迅速又正癌定將回 授訊號Fo鎖定在特定的頻率。 值4寸注思的是,圖1所示之細部結構僅作一範例說明 之用途。其他種種不同之電路均可採用來實現壓控振盪模 組130’只要能夠依據控制訊號心與濾波訊號&而產生兩 個振盪訊號,並再依據此兩個振盪訊號來產生輸出訊號 Fout即可。 請參考圖2,圖2為本發明一實施例之頻寬控制器122 的功能方塊圖。在本實施例中,頻寬控制器122包括計時 器126以及第二低通濾波器128。計時器120用於產生觸 發訊號St。第二低通濾波器128耦接至計時器126,用於 依據觸發訊號St來產生上述的頻寬控制訊號Sw。 轉佳地,計時器126會每隔一預設週期(例如5〇毫秒) 產生觸發訊號St’以使第二低通濾波器128每隔上述的預 設週期控制第一低通濾波器124縮小其頻寬。如此一來, 第一低通濾波器124的頻寬即可逐次地被調低。此外,此 調低操作可一直進行到第一低通濾波器124的頻寬縮小至 一預設的最小頻寬為止。必須暸解的是,上述的預設週期 12 201249110 與隶小頻寬皆可以依實際的需求,而給予不同的設定,且 本發明不以此為限。 為貫現上述的操作方式,於一實施例中,計時器 可配置為每隔一預設週期產生觸發訊號s t,以觸發第二低 通濾波器128每隔預設週期產生頻寬控制訊號Sw。每當第 一低通濾波器124接收到頻寬控制訊號8*時,其頻寬會 縮小一既定值。結果,第一低通濾波器124的頻寬(即粗調 低通濾波器模組12〇的頻寬)每隔一預設週期可縮小一既 定值 ^ 值得/主思的是,計時器126可被重設,以令鎖相迴路 龟路1〇〇重新開始鎖定輸入訊號Fref及回授訊號舉例 而1,在一實施例中,當計時器126接收到重設訊號Rst 時即會發出對應的觸發訊號St,以令第二低通濾波器 產生Ϊ應的頻寬控制訊號Sw,而使第一低通滤波器124 的頻九f灰復成原本尚未縮小的狀態。當計時器被重設 後、,即可再次地觸發第二低通滤波m以縮小第一低 通濾波器124的頻寬。 。。喷參考圖3,圖3是本發明一實施例之第一低通濾波 裔^24之电路圖°第一低通濾波器124包括可變電阻尺及 電,C可嬈電阻R耦接於相位頻率偵測器11〇。電容c 的第-端耦接於第一系統電壓VDD,而電容c的第二端 ^接^可變電阻R以輸出㈣訊號SF。在此配置下,頻寬 二制斋122可傳送頻寬控制訊號Sw至第一低通濾波器 以改變可變電阻R的電阻值,進而縮小第一低通濾 13 1 201249110 波器124的頻寬。換言之,可變電阻R係依據頻寬控制訊 號Sw改變其本身的電阻值。 請參考圖4 ’圖4是本發明另一實施例之第一低通濾 波器124之電路圖。在本實施例中,第一低通濾波器124 包括電阻Ra、多個電容Ca〜Cn以及多個開關s〇〜SN。電 阻Ra耦接於相位頻率偵測器11(^每一電容Ca〜Cn的第 =端耦接於第一系統電壓VDD,電容cA&第二端耦接於 電阻Ra ’而電容CB〜Cn的第二端透過開關SO〜SN耦接 於電阻Ra。在本實施例中,上述的頻寬控制訊號Sw為(N+1)
:元的數位控制訊號,其每一位元用以控制開關s〇〜SN 虽中的其中一個開關。例如:位元Sw[〇]用以控制開關s〇、 位元sw[i]用以控制開關S1、位元Sw[N]用以控制開關
SN。藉由控制開關S〇〜Sn的開啟狀態,即可改變電容cA 〜cn整體的等效電容值,進而改變第一低通濾波器124的 頻寬。 必須瞭解的是,圖3及圖4中的第一低通濾波器124 僅為本發明之鎖相迴路電路可使用的各種第一低通濾波器 1的兩種,本發明並不以此為限。譬如圖3及圖4可以結 合實施。本領域中具有通常知識者應明白第一低通濾波器 亦可以利用其他電路形式實施。 晴參考圖5 ’圖5是本發明一實施例之鎖相迴路電路 的迴路濾波器740之電路圖。在本實施例中,迴路濾波器 74〇具有電阻IU、第一電容以及第二電容C2,以構成電 阻-電容(RC)迴路。第一電容ei和第二電容C2的一端耦 201249110 接於第二系統電壓vss,第一雷 阻幻的-端,而電_的另:2另-端祕於電 路處波杰·的功能在於低通濾波 ^ 訊號Sc,以遽除控制訊號Sc中的高頻雜訊, 控振盪模組U?於運作時的穩定度。必須瞭解的是,^ 中的迴路濾、波ϋ 74G僅為本發明之鎖相迴路電路可使 各種低通纽nm本發明並不以此為限 试 中具有通常知識者應明白本發明各實低^ 遽波器可以以其他電路形式實施。 伙用的低通 …綜上所述’上述實施例的鎖相迴路電路在進行 =日=其粗調低通滤波器模組的頻寬是可動態變動的,並 會被漸進賴料’因此可以魏又正销將其 的頻率鎖定在特定的頻率。 〜 雖然本發明已以實施例揭露如上,然其並_以限定 ,任何所屬技術領域巾具有財知識者,在不脫離 ^明之.精神和範圍内,當可作些許之更動與潤飾,故本 么明之保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1是本發明第一實施例之鎖相迴路電路的功能方塊 範0 圖2為本發明一實施例之頻寬控制器的功能方塊圖。 圖3是本發明一實施例之第一低通濾波器之電路圖。 圖4是本發明另一實施例之第一低通濾波器之電路
S 15 201249110 圖。 圖5是本發明一實施例之鎖相迴路電路的迴路濾波器 之電路圖。 【主要元件符號說明】· 100 :鎖相迴路電路 110 :相位頻率偵測器 120 :粗調低通濾波器模組 122 :頻寬控制器 124 :第一低通濾波器 126 :計時器 128 :第二低通濾波器 130 :壓控振盪模組 132 :第一壓控振盪器 134 :第二壓控振盪器 136 :混合器 140 :回授路徑 730 :電荷泵 740 ··迴路濾波器 C :電容 C1 :第一電容 C2 :第二電容 CA〜Cn :電容 R:可變電阻 16 201249110
Ra、R1 :電阻
Fref :輸入訊號
Fo :回授訊號 F!:第一振盪訊號 F2 :第二振盪訊號 VDD :第一系統電壓 VSS :第二系統電壓 K1 :第一壓控振盪增益 K2 :第二壓控振盪增益 S0〜SN :開關
Sc :控制訊號
Sp :渡、波訊號
St :觸發訊號
Sw .頻寬控制訊號 sw[0]〜SW[N]:頻寬控制訊號Sw的多個位元 Su :升壓控制訊號 SD :降壓控制訊號 Fout :輸出訊號 § 17
Claims (1)
- 201249110 七、申請專利範圍: i 一種鎖相迴路電路,包括: 一相位頻率偵測器,用以比較一輸入訊號及一回授訊 號的頻率及相位; 一粗調低通濾波器模組,用於以一漸進縮小之頻寬, 對指示該比較結果之一控制訊號進行低通濾波,而產生一 濾波訊號; 一壓控振盪器模組,用於以一第一壓控振盪增益而根 據該控制訊號來產生一第一振盪訊號,並用於以一第二壓 控振盪增益而根據該濾波訊號來產生一第二振盪訊號,以 及依據該第一振盪訊號與該第二振盪訊號產生一輸出訊 號,其中該第二壓控振盪增益係高於該第一壓控振盪增 益;以及 一回授路徑,用於依據該輸出訊號而提供該回授訊號 至該相位頻率偵測器。 2.如申請專利範圍第i項所述之鎖相迴路電路,其中 該壓控振盪器模組包括: -第-壓控缝H ’其具有該第—壓控振盪增益,並 2接於該相位鮮侧H,用啸據該控制訊號 第一振盪訊號; -第二壓控振盪器’其具有該第二壓控振i增益,並 吐該粗調低職波賴M,用於根據·波訊號以產 生該第二振盪訊號;以及 -混合器’爐至該第—壓控振盪器與該第二壓控振 201249110 盈器’用於混合該第-振蘆訊號與該第二振盪訊號以產生 該輸出訊號。 ▲ 3.如中請專利範圍第w所述之鎖相迴路電路,其中 该粗調低it叙賴組之該醜係每隔—預闕 、一 既定值。 ' 《如申請專利範圍帛i項所述之鎖相迴路電路,立中 該粗調低通濾波器模組包括: 〃 μ 一第—低铖波器,祕至該壓控㈣11模組,用於 控?咖整該頻寬,並以調整後的該頻寬 來對该控制喊^彳丁低通親,而產生職波訊號丨以及 第裔,用於產生並提供該頻寬控制訊號至該 弟一低通濾波益,以漸進地縮小該頻寬。 ^申請專利範圍第4項所述之鎖相 该頻寬控制器包括: Τ 一計時器’用於產生-觸發訊號;以及 寬㈣^低通紐器,用於依據該觸發訊號來產生該頻 6·如申請專利範圍第5項所述之鎖相迴路電路, :亥計日巧每隔:預設週期產生該觸發訊號,以使該第2 通濾波0每ΡΘ該預設週期產线敏控 =第 一低通濾波器縮小該頻寬》 〜乂扣不5亥弟 7.如申請專職_ 4項崎 該第-低通·器包括: 路’其中 一可變電阻,減於軸位頻率_器,用於依據該 201249110 頻寬控制訊號改變其電阻值;以及 第二至ΐΐ!:第一繼於-系統電®,以及-&鋪至5亥可變電阻以輸出該滤波訊號。 I如申請專利範圍第Μ所述之 =電荷泵,_靖目位賴_,^路’ ^包 率_器之該比較結果來產生該㈣訊號。據該相位頻 9㈤如申請專利範圍第8項所述之鎖相迴路電路 出之Lf、波益’耦接於該電荷泵,用於對該電荷泵所f 出之該控制tfi號紐m提供至該_ 戈所輪 與該壓控錄ϋ模組。 μ«波器模組 20
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100117429A TWI446722B (zh) | 2011-05-18 | 2011-05-18 | 鎖相迴路電路 |
US13/225,541 US8264258B1 (en) | 2011-05-18 | 2011-09-05 | Phase lock loop circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100117429A TWI446722B (zh) | 2011-05-18 | 2011-05-18 | 鎖相迴路電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201249110A true TW201249110A (en) | 2012-12-01 |
TWI446722B TWI446722B (zh) | 2014-07-21 |
Family
ID=46760655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100117429A TWI446722B (zh) | 2011-05-18 | 2011-05-18 | 鎖相迴路電路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8264258B1 (zh) |
TW (1) | TWI446722B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI587634B (zh) * | 2014-12-22 | 2017-06-11 | 英特爾智財公司 | 用於鎖相迴路的粗調選擇 |
TWI640156B (zh) * | 2017-12-26 | 2018-11-01 | 國家中山科學研究院 | Transformer feedback quadrature voltage controlled oscillator |
CN113890534A (zh) * | 2021-12-07 | 2022-01-04 | 江苏游隼微电子有限公司 | 一种自加速锁定锁相环 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9804616B2 (en) * | 2015-02-06 | 2017-10-31 | Stmicroelectronics (Grenoble 2) Sas | Single-shot duty cycle generator for a switched-mode power supply |
DE102019101261A1 (de) * | 2019-01-18 | 2020-07-23 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtungen und Verfahren zum Erzeugen eines breitbandigen Frequenzsignals |
US11139818B1 (en) * | 2020-06-03 | 2021-10-05 | Mediatek Inc. | Fast-locking phase-locked loop and associated fast-locking method thereof |
CN116979960A (zh) * | 2022-04-22 | 2023-10-31 | 罗德施瓦兹两合股份有限公司 | 锁相环电路、电子电路装置和电子设备 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58108832A (ja) * | 1981-12-23 | 1983-06-29 | Toshiba Corp | 信号再生回路 |
US5442593A (en) * | 1993-04-16 | 1995-08-15 | The Charles Stark Draper Laboratory, Inc. | Apparatus and method of nulling discrete frequency noise signals |
US20060012414A1 (en) * | 2004-07-15 | 2006-01-19 | Texas Instruments Incorporated | Circuit and method for generating a polyphase clock signal and system incorporating the same |
US20060141963A1 (en) * | 2004-12-28 | 2006-06-29 | Adrian Maxim | Method and apparatus to reduce the jitter in wideband PLL frequency synthesizers using noise attenuation |
US7098754B2 (en) * | 2005-01-31 | 2006-08-29 | Rf Micro Devices, Inc. | Fractional-N offset phase locked loop |
JP2007124508A (ja) * | 2005-10-31 | 2007-05-17 | Matsushita Electric Ind Co Ltd | Pll過渡応答制御システム及び通信システム |
EP1976126B1 (en) * | 2006-01-26 | 2010-04-21 | Nihon Dempa Kogyo Co., Ltd. | Vco driving circuit and frequency synthesizer |
US7501867B2 (en) * | 2006-09-14 | 2009-03-10 | Rambus, Inc. | Power supply noise rejection in PLL or DLL circuits |
US7786771B2 (en) * | 2008-05-27 | 2010-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase lock loop (PLL) with gain control |
US7973612B2 (en) * | 2009-04-26 | 2011-07-05 | Qualcomm Incorporated | Supply-regulated phase-locked loop (PLL) and method of using |
-
2011
- 2011-05-18 TW TW100117429A patent/TWI446722B/zh not_active IP Right Cessation
- 2011-09-05 US US13/225,541 patent/US8264258B1/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI587634B (zh) * | 2014-12-22 | 2017-06-11 | 英特爾智財公司 | 用於鎖相迴路的粗調選擇 |
TWI640156B (zh) * | 2017-12-26 | 2018-11-01 | 國家中山科學研究院 | Transformer feedback quadrature voltage controlled oscillator |
CN113890534A (zh) * | 2021-12-07 | 2022-01-04 | 江苏游隼微电子有限公司 | 一种自加速锁定锁相环 |
CN113890534B (zh) * | 2021-12-07 | 2022-03-29 | 江苏游隼微电子有限公司 | 一种自加速锁定锁相环 |
Also Published As
Publication number | Publication date |
---|---|
TWI446722B (zh) | 2014-07-21 |
US8264258B1 (en) | 2012-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201249110A (en) | Phase lock loop circuit | |
US6580329B2 (en) | PLL bandwidth switching | |
Yang et al. | Fast-switching frequency synthesizer with a discriminator-aided phase detector | |
US8169265B2 (en) | Phase lock loop circuits | |
JPH10294649A (ja) | 周波数倍加回路 | |
TWI427933B (zh) | 鎖相迴路及其方法 | |
US10840915B2 (en) | Use of a raw oscillator and frequency locked loop to quicken lock time of frequency locked loop | |
US11374580B2 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
TWI329996B (en) | Clock distribution circuit and method thereof | |
CN109586714A (zh) | 使用锁相环和锁频环对压控振荡器进行校准以修整其增益 | |
TW201114188A (en) | Phase locked loop and voltage controlled oscillator thereof | |
US7184503B2 (en) | Multi-loop circuit capable of providing a delayed clock in phase locked loops | |
CN116566387A (zh) | 锁相环电路和时钟发生器 | |
Tang et al. | A low-noise fast-settling PLL with extended loop bandwidth enhancement by new adaptation technique | |
US20070030078A1 (en) | Phase locked loop with scaled damping capacitor | |
US7408418B2 (en) | Phase locked loop circuit having reduced lock time | |
US6911868B1 (en) | Phase-locked loop frequency synthesizer using automatic loop control and method of operation | |
US7233183B1 (en) | Wide frequency range DLL with dynamically determined VCDL/VCO operational states | |
KR20210000894A (ko) | 샘플-홀드 커패시터와 전압제어발진기 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하펌프를 가진 위상고정루프 | |
TWI313972B (en) | Voltage controlled oscillator and phase locked loop circuit having the same | |
KR101720135B1 (ko) | 다중-루프를 갖는 위상 고정 루프 회로 | |
JPS61134126A (ja) | 位相同期型周波数シンセサイザ | |
JP2004235833A (ja) | 位相同期ループ回路 | |
Lagareste et al. | A new PLL architecture: the composite PLL | |
JP3008938B1 (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |