JPS58108832A - 信号再生回路 - Google Patents
信号再生回路Info
- Publication number
- JPS58108832A JPS58108832A JP56206974A JP20697481A JPS58108832A JP S58108832 A JPS58108832 A JP S58108832A JP 56206974 A JP56206974 A JP 56206974A JP 20697481 A JP20697481 A JP 20697481A JP S58108832 A JPS58108832 A JP S58108832A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- output
- phase comparator
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
この発明は、雑音に埋もれた倣弱な原信号を再生する為
に用いられる偏号丹生回路に関するものである。
に用いられる偏号丹生回路に関するものである。
発明の技術的背景
従来、この樟の信号再生１１１１ｗ１には、ＰＬＬ（フ
ェーズΦロックド・ループ）が用いられることが多い。
ェーズΦロックド・ループ）が用いられることが多い。
このＰＬＬは、再生しようとする原信号が雑音によ＃）
変調されているようなものになっていること、再生じよ
うとする原１１号の周波数が２種類以上であり広帯域で
ある場合を′；ＪＪＫしなけれｄならぬこと等から、次
の２粂件が必賢とされる。
変調されているようなものになっていること、再生じよ
うとする原１１号の周波数が２種類以上であり広帯域で
ある場合を′；ＪＪＫしなけれｄならぬこと等から、次
の２粂件が必賢とされる。
まず、第１には、原１８号に雑音が］ｉＬｔされ、ジッ
タを多く含む信号に対処するため、ループフィルタのル
ープ帯域な狭くシ、雑音の影ｌ１１１を少なくでき得る
こと。・第２には、原信号か−の周波数から他の周波数
に遷移しても、周波数引き込みを行いうるように、ＰＬ
Ｌのプルインレンジが十分広いこと。
タを多く含む信号に対処するため、ループフィルタのル
ープ帯域な狭くシ、雑音の影ｌ１１１を少なくでき得る
こと。・第２には、原信号か−の周波数から他の周波数
に遷移しても、周波数引き込みを行いうるように、ＰＬ
Ｌのプルインレンジが十分広いこと。
以上の２条件中、ループ帯域を狭くするとと紘、ループ
フィルタの設計時にこれを行い得るが、−２の条件であ
るプルインレンジを広くするために、位相比較器をエツ
ジトリガ型位相周波数比較器似下ＰＦＣと称す）Ｋする
ことが普通であった。
フィルタの設計時にこれを行い得るが、−２の条件であ
るプルインレンジを広くするために、位相比較器をエツ
ジトリガ型位相周波数比較器似下ＰＦＣと称す）Ｋする
ことが普通であった。
このＰＦＣは、プルインレンジをロックレンジまで広け
させるので、ＰＬＬ全体としても十分広いノルインレン
ジを確保することができる。
させるので、ＰＬＬ全体としても十分広いノルインレン
ジを確保することができる。
ところで、ｉ’ｉ；’ｃＦｉ、亀１図のように、その人
力Ｒと入力８とによシ、その出力Ｑｆ、ｆｆｉ化させる
。
力Ｒと入力８とによシ、その出力Ｑｆ、ｆｆｉ化させる
。
即ち、入力ＲＯ位相が進んで（遅れて）いると、入力凡
の立ち上がりで出力ＱＵ“ＬＯＷ″となり、人力Ｓの立
ち上がシで出力Ｑは“ＨＩＧＨＩＭＰＥ−ＤＡＮＣＥ”
となる。一方、入力凡の位相が遅れて（進んで）いると
、入力Ｓの立上がりで出力Ｑは“）ｉＩＧＨ”となシ、
入力凡の立上がりで出力Ｑは“ＨＩＧＨＩＭＰＥＬ）Ａ
ＮＣＥ”となる。つまシ、Ｐｋ’Ｃの動作においては、
入力凡の位相が入力Ｓに比して進んで（遅れて）いると
判断するか、遅れて（進んで）いると判断するかにより
、その出力Ｑの状態を全く異ならせるのである。すなわ
ち、全＜１ｂ」−の人力Ｂと入力Ｓの状態でも、全く異
なった一力を出すものである。
の立ち上がりで出力ＱＵ“ＬＯＷ″となり、人力Ｓの立
ち上がシで出力Ｑは“ＨＩＧＨＩＭＰＥ−ＤＡＮＣＥ”
となる。一方、入力凡の位相が遅れて（進んで）いると
、入力Ｓの立上がりで出力Ｑは“）ｉＩＧＨ”となシ、
入力凡の立上がりで出力Ｑは“ＨＩＧＨＩＭＰＥＬ）Ａ
ＮＣＥ”となる。つまシ、Ｐｋ’Ｃの動作においては、
入力凡の位相が入力Ｓに比して進んで（遅れて）いると
判断するか、遅れて（進んで）いると判断するかにより
、その出力Ｑの状態を全く異ならせるのである。すなわ
ち、全＜１ｂ」−の人力Ｂと入力Ｓの状態でも、全く異
なった一力を出すものである。
背景技術の問題点 □′□
従って、ＰＦ’Ｃの入力Ｒに対する入力信号中に雑音が
重畳することによって、パルス抜けやパルス過剰（例え
ば、チャタリングによるもの）が存在すると、ＰＦＣは
パルス抜けやパルス過剰があっ喪直後からその出力Ｑ’
を反転する場合がある。
重畳することによって、パルス抜けやパルス過剰（例え
ば、チャタリングによるもの）が存在すると、ＰＦＣは
パルス抜けやパルス過剰があっ喪直後からその出力Ｑ’
を反転する場合がある。
即ち、第２図の破＃Ｐｔで示すようにパルスが抜けて、
入力Ｈに入力がなされると、ＰＦＣは、入力凡の位相が
入力Ｓの位相に対し遅れている時の動作となシ、その出
力Ｑｔ−“ＬＯＷ″とすべきところを“ＨＩＧＨ”とす
る。このように変化した出力Ｑは、ループフィルタ會介
してｖＣＯに伝達される。ｖＣＯにと、りては、出力Ｑ
の急激な変化は、制御電圧の急変として伝えられるので
、ＰＬＬ全体のループがロックはずれの状態にあると見
做され、ロックの取り直しが行なわれる。
入力Ｈに入力がなされると、ＰＦＣは、入力凡の位相が
入力Ｓの位相に対し遅れている時の動作となシ、その出
力Ｑｔ−“ＬＯＷ″とすべきところを“ＨＩＧＨ”とす
る。このように変化した出力Ｑは、ループフィルタ會介
してｖＣＯに伝達される。ｖＣＯにと、りては、出力Ｑ
の急激な変化は、制御電圧の急変として伝えられるので
、ＰＬＬ全体のループがロックはずれの状態にあると見
做され、ロックの取り直しが行なわれる。
また、第３図に示すように、入力Ｂに過剰パルスＰ８が
入力すると、ＰＦＣは、入力Ｂの位相が入力Ｓの位相に
対し進んでいる時の動作となシ、その出力Ｑを“ＨＩＧ
Ｈ”とすべきところを“ＬＯＷ”とする。
入力すると、ＰＦＣは、入力Ｂの位相が入力Ｓの位相に
対し進んでいる時の動作となシ、その出力Ｑを“ＨＩＧ
Ｈ”とすべきところを“ＬＯＷ”とする。
このときも、ＶＣＯにとっては、出力Ｑの急激な変化は
、制御電圧の急変として伝えられるので、ＰＬＬ全体の
ループがロックはずれの状態にあると見做され、−ツク
ｏｙｉｉｔｐ直しが行なわれゐ。
、制御電圧の急変として伝えられるので、ＰＬＬ全体の
ループがロックはずれの状態にあると見做され、−ツク
ｏｙｉｉｔｐ直しが行なわれゐ。
以上１１１Ｈシえような、パルス抜けやチャタリング等
によるパルス過剰は、通例の雑音Ｋｉｉもれている信号
ではよくあることである。しかし、このような信号がＰ
ＬＬＫ入力されると、前述のようにロックの＊ｎ直しの
動作を頻繁に行う仁とになる。すると、ＰＬＬは、実質
的にロック状態を維持することかで龜なくなってしまう
。
によるパルス過剰は、通例の雑音Ｋｉｉもれている信号
ではよくあることである。しかし、このような信号がＰ
ＬＬＫ入力されると、前述のようにロックの＊ｎ直しの
動作を頻繁に行う仁とになる。すると、ＰＬＬは、実質
的にロック状態を維持することかで龜なくなってしまう
。
発明の目的
本発明は、以上述ぺ九欠点に鑑みなされたものである。
それ故、本発明の目的は、雑音に埋もれ良信号を、ジッ
タの少ないロックはずれのない再生信号として取シ出し
得る信号再生回路を提供することである。
タの少ないロックはずれのない再生信号として取シ出し
得る信号再生回路を提供することである。
発明の概要
そこで、本発明では、まずｉｌｌのＰＩ、Ｌに、その位
相比較出力が、２つの入力信号の状態によって一義的に
決定される種類の位相比較器を使用し、この第１Ｃ）Ｐ
ＬＬＫ嬉２のＰＬＬを後置縦続し、第２のＰＬＬＫａ、
ループ帯域が狭くてもプルインレンジが広くできるＰＦ
Ｃを位相比較器として使用して構成した。
相比較出力が、２つの入力信号の状態によって一義的に
決定される種類の位相比較器を使用し、この第１Ｃ）Ｐ
ＬＬＫ嬉２のＰＬＬを後置縦続し、第２のＰＬＬＫａ、
ループ帯域が狭くてもプルインレンジが広くできるＰＦ
Ｃを位相比較器として使用して構成した。
発明の実施例
以下、図画を参照して、本発明の実施例をｌｌ＠する。
第４図は、本発明の詳細な説明するためのブロック図で
ある。
ある。
同図において、ｌは入力端子を示し、雑音に堀れ良信号
が入力される。入力端子ｌから人力された信号は、バン
ドパスフィルタ（以下ＢＰＦと称す）２に入力され、原
偏号に近い周波数成分のみを有する信号とされる。更に
、この信号は、波形整形回踏３に入力されて、波形整形
されて ＄１１１０ＰＬＬ４のロジックレベル信号とさ
れる。
が入力される。入力端子ｌから人力された信号は、バン
ドパスフィルタ（以下ＢＰＦと称す）２に入力され、原
偏号に近い周波数成分のみを有する信号とされる。更に
、この信号は、波形整形回踏３に入力されて、波形整形
されて ＄１１１０ＰＬＬ４のロジックレベル信号とさ
れる。
この信号は、第１・のＰＬＬ４に入力され １１１１０
ＰＬＬ４の出力信号は、籐２のＰＬＬ５の入力信号とな
シ、第２のＰＬＬ５の出力信号は、出力端子６から出力
されるようＫなっている。
ＰＬＬ４の出力信号は、籐２のＰＬＬ５の入力信号とな
シ、第２のＰＬＬ５の出力信号は、出力端子６から出力
されるようＫなっている。
第１ｏＰＬＬ４ｔｉ、位相比較器４】ト、ループフィル
タ社と、ＶＣＯ４３とから々る。波形整形回踏３から出
力された信号は、位相比較器４１０入力凡とされ、ルー
プフィルタ社を介してＶＣＯ４３からａＩ２のＰＬＬ５
へ出力される構成となっている。
タ社と、ＶＣＯ４３とから々る。波形整形回踏３から出
力された信号は、位相比較器４１０入力凡とされ、ルー
プフィルタ社を介してＶＣＯ４３からａＩ２のＰＬＬ５
へ出力される構成となっている。
また、ＶＣＯ４３の出力信号は、位相比較器４１０入力
Ｓとされる。位相比較器４１には、２つの入力信号Ｒ，
Ｓの状態によって、その出力状態が一義的に決定されゐ
種類のものが使用されている。この種の位相比較器とし
ては、いわゆる「ノコギリ波特性」を持つもの、「三角
波特性」を持つものなど種々のものがあるが、−例とし
て、排他論理和Ｎ路を使用した「三角波特性」を持つ位
相比較器の動作を第５Ｎおよび第６図に示す。
Ｓとされる。位相比較器４１には、２つの入力信号Ｒ，
Ｓの状態によって、その出力状態が一義的に決定されゐ
種類のものが使用されている。この種の位相比較器とし
ては、いわゆる「ノコギリ波特性」を持つもの、「三角
波特性」を持つものなど種々のものがあるが、−例とし
て、排他論理和Ｎ路を使用した「三角波特性」を持つ位
相比較器の動作を第５Ｎおよび第６図に示す。
第５図、第６図に示すように、入力Ｒ１入力Ｓが変化す
ると、出力Ｑは図のように変化する。即ち入力８、及び
入力８がイ共（“ＨＩＧＨ”又は共に“ＬＯＷ”ならば
出力Ｑは“ＬＯＷ”、入力Ｒ及び入力Ｓが異なったとき
にのみ出力Ｑａ“ＨＩＧＨ”となる、従って、第５図に
示されるよう・なパルスＰ１の抜けに対しても、第６図
に示されるようなパルスＰ３の過剰に対しても、出力Ｑ
は、一時的に影畳を受けるのみで、ｐｙｃｏ、６合につ
いて第１図で示したような継続的な出力レベルの反転動
作は生じない。
ると、出力Ｑは図のように変化する。即ち入力８、及び
入力８がイ共（“ＨＩＧＨ”又は共に“ＬＯＷ”ならば
出力Ｑは“ＬＯＷ”、入力Ｒ及び入力Ｓが異なったとき
にのみ出力Ｑａ“ＨＩＧＨ”となる、従って、第５図に
示されるよう・なパルスＰ１の抜けに対しても、第６図
に示されるようなパルスＰ３の過剰に対しても、出力Ｑ
は、一時的に影畳を受けるのみで、ｐｙｃｏ、６合につ
いて第１図で示したような継続的な出力レベルの反転動
作は生じない。
一方、この種の位相比較器を使用したＰＬＬはプルイン
レンジが有限であるため、必要なプルインレンジをＭ保
するため）’ＬＬ４のループ帯域は広く選ばれている。
レンジが有限であるため、必要なプルインレンジをＭ保
するため）’ＬＬ４のループ帯域は広く選ばれている。
次に、腑２のＰｌ、Ｌ５は、位相比較器５１と、ループ
フィルタ５２と、ＶＣ０５３とからなる。第１のＰＬＬ
４の出力信号は、入力Ｒとして位相比較器５１に入シ、
位相比較器５１を介してループフィルタ圏に送られ、更
にｖｅｏ５３から出力されるようになっている。また、
ＶＣＯ５３の出力信号は、位相比較器５１の入力Ｓとな
るように構成されている。
フィルタ５２と、ＶＣ０５３とからなる。第１のＰＬＬ
４の出力信号は、入力Ｒとして位相比較器５１に入シ、
位相比較器５１を介してループフィルタ圏に送られ、更
にｖｅｏ５３から出力されるようになっている。また、
ＶＣＯ５３の出力信号は、位相比較器５１の入力Ｓとな
るように構成されている。
そして、ループフィルタ認はＰＬＬ５のループ帯域が狭
くなるように構成し、位相比較器５１はプルインレンジ
を広くするため、ＰＦｅで構成しておく。
くなるように構成し、位相比較器５１はプルインレンジ
を広くするため、ＰＦｅで構成しておく。
次に、本実施例の動作を説明する。今、入力信号が入力
端ｌから入力し、ＢＰＦ２を介して原信号に近い周波数
成分の信号とされ、波形整形囲路３によって＃ＩＬｊｉ
ＩＩＩｌ拳畜れて、例えば、第７図の入力Ｂのようなパ
ルスの抜けや、過剰を含む信号となって第１のＰＬＬ４
に入力される。
端ｌから入力し、ＢＰＦ２を介して原信号に近い周波数
成分の信号とされ、波形整形囲路３によって＃ＩＬｊｉ
ＩＩＩｌ拳畜れて、例えば、第７図の入力Ｂのようなパ
ルスの抜けや、過剰を含む信号となって第１のＰＬＬ４
に入力される。
前述し喪ように、１１１１ｔｌＯＰＬＬ４の位相比較器
４１には、例えば第！Ｓ図、＃Ｉ６図で示したよう表動
に作をする位相比較器が使われておシ、また、そのルー
プ帯域も広く選ばれているので、第１のＰＬＬ４の出力
、すなわちＶＣＯ４３の出力は、多くのジッタを有する
ものの、位相比較器４１の入力Ｒ（正確には入力風の平
均周波数）にロックし良ものとな夛、入力風のように１
パルスの抜は中、過剰を含まない信号となる。この出力
は、第２のＰＬＬ５の位相比較器間の入力風となる（菖
８図）。
４１には、例えば第！Ｓ図、＃Ｉ６図で示したよう表動
に作をする位相比較器が使われておシ、また、そのルー
プ帯域も広く選ばれているので、第１のＰＬＬ４の出力
、すなわちＶＣＯ４３の出力は、多くのジッタを有する
ものの、位相比較器４１の入力Ｒ（正確には入力風の平
均周波数）にロックし良ものとな夛、入力風のように１
パルスの抜は中、過剰を含まない信号となる。この出力
は、第２のＰＬＬ５の位相比較器間の入力風となる（菖
８図）。
第２のＰＬＬ５は、ループ帯域が十分狭く選ばれてお）
、また、その位相比較器５１には、ＰＦＣが使用されて
いるので、その出力、すなわちｖＣＯ聞の出力（位相比
較器５１の入力８にもなる）は、位相比戦器団の入力Ｒ
Ｏ平均周波数（すなわち原信号周波数）に確実にロック
し、かつジッタをほとんど含ま亀いものとなシ、出力端
子６から出力される。このように、ＪｌｌのＰＬＬは、
ループ帯域が広く設定されていて、この出力に含まれて
−るジッタをループ帯域の狭い１１２のＰＬＬで取）去
っている。更に、第１のＰＬＬの位相比較器は、パルス
抜けやパルス過剰に対して、従来のようにはｖＣＯの制
御電圧を急変させないので、ｗ４１のＰＬＬがロックの
取り直し動作を頻繁に行なわなくてよい。このようＶＣ
して、第１Ｃ）ＰＬＬから、ジッタは含むがパルス列の
整った信号を得ておき、第２のＰＬＬは、ループ帯域が
十分狭く選ばれ、かつ位相比較器にはループ帯域が狭く
ても確実にロックを取ることができるＰＦＣを使用して
いる大めジッタは除去されて、かつロックはずれ（Ｄ＆
い信号が再生できる。
、また、その位相比較器５１には、ＰＦＣが使用されて
いるので、その出力、すなわちｖＣＯ聞の出力（位相比
較器５１の入力８にもなる）は、位相比戦器団の入力Ｒ
Ｏ平均周波数（すなわち原信号周波数）に確実にロック
し、かつジッタをほとんど含ま亀いものとなシ、出力端
子６から出力される。このように、ＪｌｌのＰＬＬは、
ループ帯域が広く設定されていて、この出力に含まれて
−るジッタをループ帯域の狭い１１２のＰＬＬで取）去
っている。更に、第１のＰＬＬの位相比較器は、パルス
抜けやパルス過剰に対して、従来のようにはｖＣＯの制
御電圧を急変させないので、ｗ４１のＰＬＬがロックの
取り直し動作を頻繁に行なわなくてよい。このようＶＣ
して、第１Ｃ）ＰＬＬから、ジッタは含むがパルス列の
整った信号を得ておき、第２のＰＬＬは、ループ帯域が
十分狭く選ばれ、かつ位相比較器にはループ帯域が狭く
ても確実にロックを取ることができるＰＦＣを使用して
いる大めジッタは除去されて、かつロックはずれ（Ｄ＆
い信号が再生できる。
発明の詳細
な説明したように、本発明によれば、より雑音に塩れ良
信号から、ジッタの少ない綺麗なロックはずれのない信
号を、広周波数範囲にわ九って再生することができる。
信号から、ジッタの少ない綺麗なロックはずれのない信
号を、広周波数範囲にわ九って再生することができる。
１１１Ｅ乃１１ｉＩＩ３ＩＩＩは従来例を説明する丸め
のタイ建ングチャート、第４図は本発明の詳細な説明す
るためのブロック図、第５図乃至第８図は本発明の実施
例の動作を説明する丸めのタイミングチャートである。 ４・・・第１のＰＬＬ ５・・・第２のＰＬＬ
代理人 ５ｆ′理十 本 １） 崇第１図 第２図 第３図 出力〇−且−−ｒｔ−−ｎ− ＨｉＧＨＩＭＰεＤＡ蘭 −Ｕ′Ｌ」−第５図 第６図 口。 出力Ｑ 第７図 第８図
のタイ建ングチャート、第４図は本発明の詳細な説明す
るためのブロック図、第５図乃至第８図は本発明の実施
例の動作を説明する丸めのタイミングチャートである。 ４・・・第１のＰＬＬ ５・・・第２のＰＬＬ
代理人 ５ｆ′理十 本 １） 崇第１図 第２図 第３図 出力〇−且−−ｒｔ−−ｎ− ＨｉＧＨＩＭＰεＤＡ蘭 −Ｕ′Ｌ」−第５図 第６図 口。 出力Ｑ 第７図 第８図
Claims (1)
- 【特許請求の範囲】 ２つの入力信号の状急によって、□そめ出力状態が一義
的に決定される位相比較器を有し、比較的広いループ帯
域を愕つ縞１（１）ｋ’ｉ、Ｌと、２つの入力毎号の各
々の轡足力向への変化タイミングを検出して動作する位
相周波数比較器含有し、第ｌのＰＬＬより狭いループ帯
域を持つ第２０ＰＬＬとから成り、 ＠ｌ０ＰＬＬＫ第２ｔＺ）ＰＬ、Ｌｉｆｉｌｌｌ縦続ｆ
ｌしたことを％黴とする信号再生ｔｇＪｗ１゜
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56206974A JPS58108832A (ja) | 1981-12-23 | 1981-12-23 | 信号再生回路 |
| CA000417564A CA1180068A (en) | 1981-12-23 | 1982-12-13 | Signal regeneration circuit |
| US06/452,100 US4500851A (en) | 1981-12-23 | 1982-12-22 | Plural phase lock loop signal regeneration circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56206974A JPS58108832A (ja) | 1981-12-23 | 1981-12-23 | 信号再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58108832A true JPS58108832A (ja) | 1983-06-29 |
Family
ID=16532077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56206974A Pending JPS58108832A (ja) | 1981-12-23 | 1981-12-23 | 信号再生回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4500851A (ja) |
| JP (1) | JPS58108832A (ja) |
| CA (1) | CA1180068A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155824A (ja) * | 1986-12-19 | 1988-06-29 | Ricoh Co Ltd | デイジタル位相同期ル−プフイルタ |
| US4916767A (en) * | 1987-02-21 | 1990-04-17 | Keisei Medical Industrial Company Limited | Device for securing detachably filtering sheet to air bed |
| JPH04157924A (ja) * | 1990-10-22 | 1992-05-29 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2561468B1 (fr) * | 1984-03-13 | 1989-10-20 | Thomson Csf | Filtre actif hyperfrequence |
| US4633193A (en) * | 1985-12-02 | 1986-12-30 | At&T Bell Laboratories | Clock circuit synchronizer using a frequency synthesizer controlled by a frequency estimator |
| NL8602819A (nl) * | 1986-11-07 | 1988-06-01 | Philips Nv | Direktmengende synchroonontvanger. |
| US5038115A (en) * | 1990-05-29 | 1991-08-06 | Myers Glen A | Method and apparatus for frequency independent phase tracking of input signals in receiving systems and the like |
| US5124569A (en) * | 1990-10-18 | 1992-06-23 | Star Technologies, Inc. | Digital phase-lock loop system with analog voltage controlled oscillator |
| JP3066690B2 (ja) * | 1993-09-20 | 2000-07-17 | 富士通株式会社 | 位相同期発振回路 |
| AUPM972594A0 (en) * | 1994-11-28 | 1994-12-22 | Curtin University Of Technology | Steered frequency phase locked loop |
| US6111712A (en) * | 1998-03-06 | 2000-08-29 | Cirrus Logic, Inc. | Method to improve the jitter of high frequency phase locked loops used in read channels |
| US6859509B1 (en) | 2000-02-04 | 2005-02-22 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Wide bandwidth phase-locked loop circuit |
| JP2003152694A (ja) * | 2001-11-14 | 2003-05-23 | Mitsubishi Electric Corp | データ・クロック再生装置 |
| JP2004362398A (ja) * | 2003-06-06 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| TWI446722B (zh) * | 2011-05-18 | 2014-07-21 | Novatek Microelectronics Corp | 鎖相迴路電路 |
| CN102594753A (zh) * | 2012-03-09 | 2012-07-18 | 上海交通大学 | 数模混合解调器及解调方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB839422A (en) * | 1957-09-27 | 1960-06-29 | Standard Telephones Cables Ltd | Method of frequency control of an oscillator by frequency analysis by means of a variable frequency divider |
| JPS53927A (en) * | 1977-07-08 | 1978-01-07 | Rca Corp | Color video signal repeater |
| GB2084415A (en) * | 1980-09-12 | 1982-04-07 | Sony Corp | Apparatus for regenerating a clock pulse signal from a stream of data |
| JPS57125528A (en) * | 1981-01-28 | 1982-08-04 | Advantest Corp | Frequency synthesizer |
-
1981
- 1981-12-23 JP JP56206974A patent/JPS58108832A/ja active Pending
-
1982
- 1982-12-13 CA CA000417564A patent/CA1180068A/en not_active Expired
- 1982-12-22 US US06/452,100 patent/US4500851A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155824A (ja) * | 1986-12-19 | 1988-06-29 | Ricoh Co Ltd | デイジタル位相同期ル−プフイルタ |
| US4916767A (en) * | 1987-02-21 | 1990-04-17 | Keisei Medical Industrial Company Limited | Device for securing detachably filtering sheet to air bed |
| US5001794A (en) * | 1987-02-21 | 1991-03-26 | Keisei Medical Industrial Co., Ltd. | Device for securing detachably filtering sheet to air bed |
| JPH04157924A (ja) * | 1990-10-22 | 1992-05-29 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1180068A (en) | 1984-12-27 |
| US4500851A (en) | 1985-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58108832A (ja) | 信号再生回路 | |
| US4365211A (en) | Phase-locked loop with initialization loop | |
| JP2522413B2 (ja) | 位相周波数比較器 | |
| US4527277A (en) | Timing extraction circuit | |
| GB2249004A (en) | Current averaging data separator | |
| GB2330966A (en) | Phase detection apparatus and method | |
| JPS5835428B2 (ja) | 搬送波再生回路 | |
| JPS6348471B2 (ja) | ||
| JPH09238272A (ja) | クロック信号発生装置及び方法 | |
| JP3133288B2 (ja) | タイムベースコレクタ | |
| JP2003023352A (ja) | クロック再生回路 | |
| JPH01291524A (ja) | Ｐｌｌ回路 | |
| JPH0851359A (ja) | デジタル位相比較器 | |
| JPH0767144B2 (ja) | 画像信号用同期回路 | |
| JPH09275396A (ja) | クロック再生回路 | |
| JPS6013333B2 (ja) | 位相同期方式 | |
| JPS5948812A (ja) | デ−タ弁別回路 | |
| JPS6342522A (ja) | 位相同期ル−プ回路 | |
| JPS6212713B2 (ja) | ||
| JPS6188640A (ja) | デイジタル位相同期回路 | |
| JP2573213B2 (ja) | 水平同期信号再生回路 | |
| JPS5910049A (ja) | クロツク再生方式 | |
| JPH02100421A (ja) | Ｖｃｏスイッチングスイープ方式 | |
| JPS62164277A (ja) | クロツク再生装置 | |
| JPH0621808A (ja) | クロック再生回路 |