TW201246881A - Signal calibration method and client circuit and transmission system using the same - Google Patents

Description

201246881 六、發明說明： 【發明所屬之技術領域】 本發明係指-種峨校正方法與_之用戶端電路及傳輸系 統4指-種於用戶端判斷傳輸時間，並據以同步時脈訊號及資料 訊號之校正方法與相關之用戶端電路及傳輸系統。 【先前技術】 蚁者科技的演進，電子資訊產品中，資料的傳輸量越來越大。 在此情況下，高速串列傳輸技術，例如移動產業處職介面（m〇硫 Industry Processor Interface，Μιρι)、行動顯示數位介面（難^ Display Digital Interface > MDDI)^it^ ^K(Universal Serial

Bus USB) ’被廣泛地細n高速傳輸意味著資料傳輸時的 容錯空間變小。 八舉例來說，請參考第i圖’第i圖為先前技術一高速串列傳輸 "面10之示意圖。傳輸介面10包含有一主控端電路1〇〇、傳輸線 110-C、110一D及一用戶端電路120。主控端電路1〇〇包含有傳送器 102一C、102D，分別用來傳送一時脈訊號CLK及一資料訊號DA。 時脈汛號CLK及資料訊號DA透過傳輸線u〇-C、u〇-D傳送至用 戶端電路120。相對地，用戶端電路12〇包含有接收器122—c、122—D 及-處理電路124。接收器122_C、122_D分別用來接收時脈訊號 CLK及資料訊號DA。最後，處理電路124根據時脈訊號CLK，讀 4 201246881

取資料訊號DA。在理想情況中，時齡^ CLK之傳輸時間虚資料 訊號DA之傳輸時間相等’如第μ圖所示。在第2a圖中，時魏 號CLK之上升緣及下降緣為處理· 124讀取資料訊號μ之時 機，且距離資料訊號DA之上升緣及下降緣之最短時間為時段I

Th。-般來說’時段Ts、Th之最佳值與系統特性有關，第2a圖中 Ts=Th之設計僅為一種實施例。 然而在實際應用上，由於傳輸線11〇一c、11〇—D的長度或負載 不對稱、接收器m_c、122_D的負载不對稱、傳送器1〇2 c、職 輸出不對稱、主控端電路刚·戶端電路12G間存在之阻抗不連 續等麵S素，傳輸介面10巾存錢移（skew)，造斜脈訊號CLK 及資料訊號DA到達用戶端電路120的時間不相同。舉例來說，請 參考第2B圖及第2C圖，第迅圖為資料訊號DA領先時脈訊號CLK 之訊號時賴，而第2C圖為㈣訊號DA落後時脈訊號CLK之訊 就時序圖。在第2B圖中，處理電路124根據時脈訊號CLK讀取到 的數據為「_1_」，有別於正確的傳輸結果「1()1()1()1」。類似地， 在第2C gj中’處理電路124根據時脈訊mlk讀取到的數據亦為 錯誤的「0101010」。 當然，第1圖之傳輸介面10僅為方便說明之最簡實施例，實際 上的傳輸介面包含更多的傳輸通道，如第3圖所示。在第3圖中， -傳輸介面3〇巾的雜tfl號CLK與資料喊DAi〜DAn ΡΘ存在領 先或落後的關係’進而導致資料擷取錯誤。在時脈訊號CLK之頻率 201246881 逐漸提升的趨勢下，訊號偏移的容錯空間（時段Ts、Th)越來越窄， 因此，為了維持資料傳輸的正確率，習知的傳輸介面實有改進之必 【發明内容】 因此，本發明之主要目的即在於提供一種訊號校正方法與相關 之用戶端電路及傳輸系統。 本發明揭露一種訊號校正方法，用於同步一傳輸系統中之一時 脈訊號及至少一資料訊號之時序。該訊號校正方法包含有偵測該時 脈訊號與該至少一資料訊號間於該傳輸系統之至少一傳輸時間差； 根據該至少一傳輸時間差，計算該時脈訊號及該至少一資料訊號之 複數個延遲時間；以及根據該複數個延遲時間，分別延遲該時脈訊 號及該至少一資料訊號，以同步該時脈訊號及該至少一資料訊號之 時序。 本發明另揭露一種用戶端電路，用於接收並同步一傳輸系統中 之一時脈訊號及至少一資料訊號。該用戶端電路包含有複數個接收 器，用來接收該時脈訊號及該至少一資料訊號；一校正電路，包含 有一偵測單元，用來偵測該時脈訊號與該至少一資料訊號間於該傳 輸系統之至少一傳輸時間差；以及一運算單元，用來根據該至少— 傳輸時間差，計算該時脈訊號及該至少一資料訊號之複數個延遲時 間；以及複數個時脈延遲單元，用來根據該複數個延遲時間，分別 201246881 延遲該時脈訊號及該至少_倾訊號，以同步辦脈訊號及該至少 一資料訊號之時序。 本叙明另揭露一種傳輸系統，用來傳輸一時脈訊號及至少一資 料矾號。該傳輸系統包含有一主控端電路，包含有複數個傳送器， 分別用來發送該時脈訊號及該至少一資料訊號；複數條傳輸線，分 別用來傳輸該時脈訊號及該至少一資料訊號；一用戶端電路，包含 有複數個接收器，用來接收該時脈訊號及該至少一資料訊號；一校 正電路，包含有一偵測單元，用來偵測該時脈訊號與該至少一資料 訊號間於該傳輸系統之至少一傳輸時間差；以及一運算單元，用來 根據該至少一傳輸時間差，計算該時脈訊號及該至少一資料訊號之 複數個延遲時間；以及複數個延遲單元，用來根據該複數個延遲時 間，分別延遲該時脈訊號及該至少一資料訊號，以同步該時脈訊號 及該至少一資料訊號之時序。 【實施方式】 5月參考第4A圖，第4A圖為本發明實施例一傳輸系統4〇之示 思圖。傳輸系統40用來傳輪一時脈訊號CLK及資料訊號DA1〜 DAm。傳輸系統4〇包含有一主控端電路4〇〇、傳輸線41〇_〇〜41〇仿 及用戶端電路420。主控端電路4〇〇包含有傳送器4〇2_〇〜 402—m，分別用來發送時脈訊號CLK及資料訊號DA1〜DAm。傳 輸線41〇_〇〜410_m分別用來傳輸時脈訊號CLK及資料訊號dai 〜DAm。用戶端電路420包含有接收器422一0〜422_m、一校正電 201246881 路424及延遲單元426—0〜426_m。接收器422_0〜422一m用來接收 時腺訊號CLK及資料訊號DA1〜DAm。校正電路424包含有一偵 測單元4240及一運算單元4242，如第4B圖所示。偵測單元424〇 用來偵測時脈訊號CLK與資料訊號DA1〜DAm間於傳輸系統4〇 之傳輸時間差TD1〜TDm。運算單元4242用來根據傳輸時間差TDi 〜TDm，計算時脈訊號CLK及資料訊號DA1〜DAm之延遲時間 DLY0〜DLYm。最後，延遲單元426一〇〜426_m根據延遲時間dly〇 〜DLYm ’分別延遲時脈訊號CLK及資料訊號DA1〜DAm，以同 步時脈訊號CLK及資料訊號dai〜DAm之時序。 簡單來說，由於用戶端電路420無從得知所接收訊號之偏移 (skew)量為多少，用戶端電路42〇於正式開始擷取資料訊號 DAm刖執行-才父正程序。校正電路424透過比較時脈訊號αχ 及資料訊號DA1〜DAm的傳輸時間差TD1〜TDm，判斷所有訊號 中傳遞最慢者，並延遲其他滅，使偷最,_職之相位得以趕 上其他訊號，以同步所有訊號的時序。與第3圖之傳輸介面3〇比較， 傳輸系統4G的校方式可以_既有娜_齡執行，而不需要 增加系統的冗余工作（overhead) 〇 羊田來說°月參考第5圖，第5圖為偵測單元4240偵測傳輸時 間差TD1〜TDm之示意圖。對於任一筆資料訊號DAx，侧單元 4240延遲資料訊號DAx 一單位時間吖之不同倍數㈣、皿、 ™。在第5圖中，k=19，侧料__械訊號CLK之上 201246881 升緣及下降緣’擷取延遲後資料訊號DAx之數據，以產生一測試結 果Rx。如此一來，偵測單元4240可透過比對測試結果Rx及資料 訊號DAx對應之一正確傳輸結果，決定傳輸時間差TDx〇舉例來 說，在第5圖中，正確傳輸結果為「1010101」，當資料訊號DAx 被延遲2Td〜8Td、18Td、19Td時，測試結果Rx與正確傳輸結果 相符。由於延遲時間為5Td時’時脈訊號CLK之上升緣及下降緣 距離資料訊號DAx之上升緣及下降緣之最短時時段Tsx、Thx最為 對稱’偵測單元4240可判斷資料訊號DAx領先時脈訊號5Td，亦 即傳輪時間差TDx=5Td。同理，透過資料比對，偵測單元4240可 取得所有資料訊號DA1〜DAm與時脈訊號CLK的傳輸時間差TD1 〜TDm ’作為後續判斷所有訊號中傳輸速度最慢者的依據。 當然，偵測單元4240除了延遲資料訊號DA1〜DAm外，亦可 延遲時脈訊號CLK單位時間Td之不同倍數lTd、2Td...、kTd，並 透過傳輸結果比對取得傳輸時間差TD1〜TDm，如第6圖所示，其 過程與第5圖相似，在此不贅述。由第5圖及第6圖可知，單位時 間Td越小’偵測單元4240估計之傳輸時間差TD1〜TDm越精確。 一旦傳輸時間差TD1〜TDm已知，運算單元4242可根據傳輪 時間差TD1〜TDm，判斷時脈訊號CLK及資料訊號DA1〜DAm中 之最慢讯號’及其他訊號領先最慢訊號之領先量，如第7圖所示。 在第7圖中，最慢訊號為資料訊號DA1，且時脈訊號CLK及資料 訊號DA1〜DAm分別領先最慢訊號DLY〇〜DLYm。換言之，延遲 201246881 單元426_0〜426一减DLY0〜DLYm作為延遲時間，並據以分別延 遲時脈訊號CLK及資料訊號DA1〜DAm，可同步時脈訊號clk及 資料訊號DA1〜DAm之時序。 須注意的是，除了設置於於接收器422—〇〜422—m與校正電路 424之間，延遲單元426—〇〜426_m亦可設置於接收器422_〇〜422一m 之前’如第8 _示。另外，本發明亦可應用在以差動訊號傳輸之 -傳輸系統90巾，如第9圖所示。在第9圖中，傳輸同一差動對之 傳輸線匹配’正差動職與負差動訊賴無偏移，因此本發明之訊 號校正方法可直接應用在差動訊號上，其相關細節與傳輸系統明 相似，在此不贅述。 傳輸系統40之操作可歸_—訊舰正流程15()，如第1〇圖 所示。訊號校正流程150包含有下列步驟： 步驟1000 ·開始。 步驟臓：偵測單元4240偵測時脈訊號CLK與資料訊號DA1 〜DAm間於傳輸系統4〇之傳輸時間差τ〇丨〜丁加。 步驟1〇〇4 .運算單兀4242根據傳輸時間差TDi〜TDm，計算 時脈訊號CLK與:轉職DA1〜DAm之延遲時間 DLY0 〜DLYm。 步驟腦：延遲單元426_0〜426〜m根據延遲時間腿〇〜 DLYm，分舰遲時脈訊號CLK與資料訊號驗〜 DAm，以同步時脈訊號CLK與資料訊號DA1〜DAm 201246881 之時序。 步驟1008 :結束。 訊號校正錄15〇之細料參考±雜傳輸祕4Q之說明，在 此不贅述。理論上，執行訊驗正流程⑼—讀可校正傳輸環境 造成之訊聽移。請參考第11A圖，第UA圖為主控端電路指 7Γ工作内谷之不思圖。主控端電路彻可於資料訊號DA1〜DAm 中加入執仃喊校正流程15Q之指示，以於用戶端電路创正式掏 取資料之前’同步訊號時序，以確保資料接收之正確性，如第Μ 圖所示。當然、，考量到不同的應用，訊號傳輸過程中，亦可週期性 ^插、執行職校正流程15G，以確錄贼加穩定，消除隨機 出現的讯號偏移因素，第11Β圖所示。 在先前技術中，非理想的傳輸環境，例如傳輸線長度或負載不 載不對稱、傳送器輸出不對稱等種種因素造成訊 j在傳輸過程中偏移，使得用戶端電路⑽在録資料時產生錯 門#^之下本㈣透過轉傳輸結果’料不同訊制傳輸時 間差TD1〜TDm ’並據以姑遲「相止λα 拉皮* ☆ 4 7 貝先」的訊號，以同步所有訊號的 ^序，進而確保資料讀取之正確性。另外，傳輸系統仙的校正方式 可以利用既錢格_齡執行，科需要增力4⑽冗余工作。 綜上所述，本發明透過比對傳輸結果， 間差，並據以延遲「射^㈣ 个丨“域間傳輸時 豫足遲献」的峨，以同步所有訊號的時序，進而 201246881 確保資料讀取之正確性。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍 所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為先前技術一傳輸介面之示意圖。 號之時· 第2A圖為第1圖之傳輸介面中一時脈訊號及一資料訊 序圖。 第2Β圖為第2Α圖之資料訊號領先時脈訊號時之時序圖。 第2C圖為第2Α圖之資料訊號落 第3圖為先前技術另—傳輸介面及相關訊號之示意圖。 第4Α圖為本發明實施例一傳輸系統之示意圖。 第4Β圖為第4Α圖之傳輪系統中一校正電路之示意圖。 第5圖與第6圖為第犯圖之校正電路中一侧單元延遲 料机號及一時脈訊號之時序圖。 第7圖為第4Α 之時序圖。 圖之傳輸系統中訊號傳輸時間與對應延遲時間 第8圖為第4Α圖之傳輸系統之一變化實施例之示意圖。 第9圖為第4Α圖之傳輸系 之示賴。 ^ 1化貫_及相關差動訊號 第1〇圖為本發明實施例—訊號校正流程之示意圖。 第11Α圖及第11Β圖為坌回^ ® ®之傳輸系統t -主控端電路指 12 201246881 示任務内容之示意圖。 【主要元件符號說明】 CLK CLK+ CLK- DA、DAI、DA2、DAm、DAx DA1+、DA2+、DAm+ DAI- ' DA2- ' DAm- DLYO、DLY 卜 DLY2、DLYm

Ts、Tsl、Ts2、Tsn、Tsx、Tsm、

Th、TM、Th2、Thn、Thx、Thm TD1 > TDm

Td

Rx 10、30 40、90 100、300、400 102 C、102 D、302 C、302 D卜 302 D2、302 Dn、402 0、402 1、 402 2、402 m 110 C、110 D、310 C、310 D 卜 時脈訊號 正時脈訊號 負時脈訊號 資料訊號 正資料訊號 負資料訊號 延遲時間 時段 傳輸時間差 單位時間 測試結果 傳輸介面 傳輸系統 主控端電路 傳送器 傳輸線 13 201246881 310 D2、310 Dn、410 0、410 1、 410 2 、 410 m 120、320、420 122 C、122 D、322 C、322 D 卜 322 D2、322 Dn、422 0、422 卜 422 2 、 422 m 124 、 324 424 4240 4242 426_0、426_1、426_2、426_m 用戶端電路 接收器 處理電路 校正電路 偵測單元 運算單元 延遲單元 14

Claims (1)

1. 201246881 七、申請專利範圍： L I種Γ號校f方法，用於同步—傳輸系統中之—時脈訊號及至 ^一;貝料汛號之時序，該訊號校正方法包含有： 偵測該時脈訊號與該至少一資料訊號間於該傳輸系統之至少一 傳輸時間差； 根據該至f 一傳輸時間差，計算辦脈訊號及該至少-資料訊 號之複數個延遲時間；以及 根據該複數個延遲日_，分別延遲該時脈訊號及該至少一資料 訊號，以同步該時脈訊號及該至少一資料訊號之時序。 2. i _之訊號校正方法’其中_該時脈訊號與該至 少一#料訊號間於該傳輸系統之該至少—傳輸時間差之步驟， 包含有： 對該每-資料訊號，延遲該資料訊號一單位時間之不同倍數， ▲啸據該時脈訊號，產生複數個測試結果；以及 對轉貝料峨，比對該複數個測試結果及一正確傳輸結 果，以決定該至少一傳輸時間差。 3. 項1所述之訊號校正方法，其中_該時脈訊號與該』 資料訊號間於該傳輸系統之該至少—傳輸_差之 包含有： 延遲該時脈訊號-單辦間之不同倍數，雜據該至少一資剩 訊號，產生複數個測試結果；以及 15 201246881 對該每一資料訊號，比對該複數個測試、结果及該資料訊號對應 之一正確傳輸結果，以決定該至少一傳輸時間差。 4. 如請求項1所述之訊號校正方法，其中根據該至少一傳輸時間 差，計算該時脈訊號及該至少一資料訊號之該複數個延遲時間 的步驟，包含有： 根據該至少一傳輸時間差，決定該時脈訊號及該至少一資料訊 號中之一最慢訊號； 計算該時脈訊號及該至少一資料訊號領先該最慢訊號之複數個 領先量，作為該複數個延遲時間。 5. 如請求項1所述之訊號校正方法，其中該時脈訊號及該至少一 資料訊號係差動訊號。 201246881 號’明步該時脈訊號及該 該時脈訊號及該至少一 至少一資料訊號之時序 7. 8. 9. 如請求項6所狀用戶辦路，射該_單元係. —私較不同倍數， 產生複數個測試結果；以及 /I k對该複數個測試結果及該資料訊號對應 -正確傳輸結果，以決定該至少―傳輸時間差。 如請求項6所述之用戶端電路，其中該偵測單元係： 延遲該時脈訊號-單位時間之不同倍數，以根據該至少一資料 訊號，產生複數個測試結果；以及 對搞胃料訊號，比對該複數個測試結果及該資料訊號對應 之-正確傳輸結果，以蚊該至少_傳輸時間差。 如請求項6所述之用戶端電路，其中該運算單元係： 根據泫至少一傳輸時間差，決定該時脈訊號及該至少一資料訊 號中之一最慢訊號； 計算該時脈訊號及該至少一資料訊號領先該最慢訊號之複數個 領先量，作為該複數個延遲時間。 10.如請求項6所述之用戶端電路，其中該時脈訊號及該至少一資 料訊號係差動訊號。 17 201246881 11. 一種傳輸系統，用來傳輸一時脈訊號及至少一資料訊號，兮 輸系統包含有： 一主控端電路，包含有： 複數個傳送器，分別用來發送該時脈訊號及該至少一次 貝料 訊號； 複數條傳輸線’分別用來傳輸該時脈訊號及該至少一資料气號. 一用戶端電路，包含有： '’ 複數個接收器，用來接收該時脈訊號及該至少一資料訊號. 一校正電路，包含有： 一偵測單元’用來偵測該時脈訊號與該至少一資料气 號間於該傳輸系統之至少一傳輸時間差；以及 一運算單元，用來根據該至少一傳輸時間差，計算今 時脈訊號及該至少一資料訊號之複數個延遲時 間；以及 複數個時脈延遲單元，用來根據該複數個延遲時間，分別 延遲5亥時脈訊被及该至少一資料訊號’以同步該時脈 訊號及該至少一資料訊號之時序。 12. 如請求項11所述之傳輸系統，其中該偵測單元係： 對該每一資料訊號，延遲該資料訊號一單位時間之不同倍數， 以根據該時脈訊號，產生複數個測試結果；以及 對該每一資料訊號，比對該複數個測試結果及該資料訊號對應 201246881 之一正確傳輸結果，以決定該至少一傳輸時間差。 13.如請求項11所述之傳輸系統，其中該偵測單元係： 延遲該時脈訊號一單位時間之不同倍數，以根據該至少一資料 訊號，產生複數個測試結果；以及 對3亥每-:貝料机號，比對該複數個測試結果及該資料訊號對應 之-正確傳輸結果，以決定該至少—傳輸時間差。 R如凊求項11所述之傳輸系統，其中該運算單元係： 根據該至少-傳輸時間差，決定該時脈訊號及該至少一資料訊 號中之一最慢訊號； 計算該時脈訊號及該至少一資料訊號領先該最慢訊號之複數個 7貝先量，作為§亥複數個延遲時間。 15.如請求項11所述之傳輸系統，其中該時脈訊號及該至少一資料 訊號係差動訊號。 八、圖式： 19